JP2007027436A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007027436A
JP2007027436A JP2005207814A JP2005207814A JP2007027436A JP 2007027436 A JP2007027436 A JP 2007027436A JP 2005207814 A JP2005207814 A JP 2005207814A JP 2005207814 A JP2005207814 A JP 2005207814A JP 2007027436 A JP2007027436 A JP 2007027436A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
wiring
semiconductor device
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005207814A
Other languages
English (en)
Inventor
Kazumichi Tsumura
一道 津村
Masaki Yamada
雅基 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005207814A priority Critical patent/JP2007027436A/ja
Priority to US11/485,636 priority patent/US7687910B2/en
Publication of JP2007027436A publication Critical patent/JP2007027436A/ja
Priority to US12/719,666 priority patent/US8008186B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

【課題】 比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成された配線とを有し、前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置を提供する。
【選択図】 図１Ｃ

Description

本発明は、半導体装置およびその製造方法に関し、特に、多層配線構造の層間絶縁膜に低比誘電率の絶縁膜を用いた半導体装置およびその製造方法に関する。
近年、半導体集積回路は高集積化の一途をたどっており、回路が微細化するに伴い、半導体デバイスの処理速度や消費電力の観点から、配線抵抗や層間絶縁膜容量への要求が厳しくなってきた。そこで、銅のように抵抗の低い金属を配線材料に用いたり、メチルシロキサンのような比誘電率の低い絶縁膜を配線間及び層間絶縁膜に用いたりして多層配線が作製されるようになっている。
現在、従来困難であった銅配線のパターニングには、埋め込み銅配線技術であるダマシン法が多く用いられている。
一方、絶縁膜としては、メチルシロキサン等のような３．０以下の低い比誘電率を有する有機系絶縁膜が用いられ、これを多層配線へと適用する技術が開発されている。
しかし、低比誘電率絶縁膜が求められる一方で、比誘電率が３．０以下の絶縁膜はエッチング時に生じるダメージに対する耐性が低く、また機械的強度も低いため、ダマシン法により作製する銅多層配線の層間絶縁膜として用いる際には様々な弊害が生じる。
比誘電率の低い絶縁膜は、エッチングの際に表層のメチル基が欠損して分子構造が壊れやすく、損傷を受けて炭素濃度が低下した層（以下ダメージ層と記す）が形成される。このメチル基が欠損したダメージ層に水が吸着し、エッチング後の配線材料埋め込みプロセスあるいはそれ以降の上層配線構造形成プロセスにおける熱処理を行う際に、ダメージ層近傍のビアホール側壁のバリアメタルを酸化させ、配線材料とバリアメタルとの密着性を劣化させ電気的特性の劣化および信頼性の劣化をもたらす。
そこで、この形成されたダメージ層をＨＭＤＳ（ヘキサメチルジシラザン）ガス雰囲気に曝す、もしくはダメージ層にＨＭＤＳ液を塗布して、メチル基が欠損した部分にメチル基等の炭化水素基を再結合させることにより、これを修復する技術が報告されている（例えば、特許文献１参照）。
しかし、比誘電率が低くなるほど膜の受けるダメージの量も大きくなり、修復しきれなくなるおそれがあるため、あまり低い比誘電率の絶縁膜は用いることができないという欠点がある。特許文献１に記載の方法では、比誘電率が約２．７の絶縁膜を用いている。
一方、多層配線に低比誘電率絶縁膜を使用しながらエッチングによるダメージを抑える方法の１つとして、高いエッチング耐性を有する比較的比誘電率の高い絶縁膜を用いて配線を形成した後、この絶縁膜をエッチングにより除去し、比誘電率の低い絶縁膜で埋め直すという技術が報告されている（例えば、特許文献２参照）。
しかし、この技術においては、配線形成後に比較的高い比誘電率を有する絶縁膜をエッチングにより除去する際に、配線下の部分は除去しきれずに残ってしまう。そのため、除去できた部分については低比誘電率の絶縁膜で埋めることができるが、除去できなかった部分には比誘電率の比較的高い絶縁膜が最後まで残ってしまうことになる。
特開２００２−３５３３０８号公報 特開２００３−６８８５１号公報
本発明の目的は、比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成された配線とを有し、前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置を提供する。
また、本発明の一態様は、第１の絶縁膜を形成する工程と、前記第１の絶縁膜に複数の配線を形成する工程と、前記配線の直下の前記第１絶縁膜を残して前記第１絶縁膜を除去して埋め込み溝を形成する工程と、前記配線の直下に残された前記第１の絶縁膜の前記埋め込み溝により表出した部分に生じたダメージを修復する工程と、前記溝に前記第１の絶縁膜より低い比誘電率を有する第２の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置を作製することが可能となる。
〔第１の実施の形態〕
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体装置のデュアルダマシン法による製造工程を示す断面図である。
図１Ａ（ａ）に示すように、半導体基板１上に絶縁膜２が形成され、その上に層間絶縁膜３と、その層間絶縁膜３中に第１の銅配線５がバリアメタル膜４Ａに覆われて形成されており、さらにその上に例えばＳｉＮ膜がバリア絶縁膜６として形成されている。ここで、バリア絶縁膜６は銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐ。
次に、図１Ａ（ｂ）に示すように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７を形成する。ここで、第１の材料はメチル基を含んだＳｉ−ＣＨ３結合を有するメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７の比誘電率は３．０以下である。
次に、図１Ａ（ｃ）に示すように、第１の材料からなる層間絶縁膜７にバリアメタル膜４Ｂ、ビア１３および第２の銅配線１４が形成される。さらに、その上にキャップ層１５を形成してもよい。ここで、キャップ層１５はＣｏＷＢなどの金属を選択的成長させるＣａｐＭｅｔａｌ技術、あるいはＳｉＮ、ＳｉＣＮ、ＳｉＣ等の絶縁膜成膜をリソグラフィなどを用いて形成され、銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐことができる。
次に、図１Ｂ（ｄ）に示すように、第１の材料からなる層間絶縁膜７を第２の銅配線１４をマスクにしてバリア絶縁膜６が露出するまで除去し、埋め込み溝１６を形成する。この時、第２の銅配線１４の下に残った第１の材料からなる層間絶縁膜７の表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ａとなる。
次に、図１Ｂ（ｅ）に示すように、ダメージ層１０Ａに対してＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７のメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ａを形成する。ここで、修復層１２Ａ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７の内部よりも高い炭素濃度を有する。具体的には、修復層１２Ａの表層からその垂直方向に内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有する。その後、封止剤としてＨＭＤＳ液を用いた場合には、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
次に、図１Ｂ（ｆ）に示すように、バリア絶縁膜６およびキャップ層１５上に第２の材料からなる層間絶縁膜１７Ａを堆積させる。ここで、第２の材料は、第１の材料より比誘電率の低い絶縁膜、例えばメチルポリシロキサン系の絶縁膜である。
なお、次の工程において、図１Ｃ（ｇ）に示すように、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを多孔質である第２の材料からなる層間絶縁膜１７Ｂに変えてもよい。ここで、第２の材料からなる層間絶縁膜１７Ｂの比誘電率は２．５以下である。
次に、図１Ｃ（ｈ）に示すように、第２の材料からなる層間絶縁膜１７ＢをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させる。
なお、この平坦化処理は、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変えるための熱処理を行う場合は、その前に行ってもよい。即ち、第２の材料からなる層間絶縁膜１７ＡをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させた後、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変える。本実施形態では第２の材料からなる層間絶縁膜１７Ｂは、前駆体である層間絶縁膜１７Ａを加熱処理による脱水重合反応の促進及び溶媒揮発を行って形成したが、この形成方法には限られない。
なお、この第１の実施の形態に係る第１の材料からなる層間絶縁膜７は請求項１〜６において第１の絶縁膜と定義されるものであり、第２の材料からなる層間絶縁膜１７Ａまたは１７Ｂは請求項１において第２の絶縁膜と定義されるものである。
（第１の実施の形態の効果）
この第１の実施の形態によれば、修復処理により、半導体デバイス動作時の高温状態においてバリアメタル４Ｂの酸化を促すダメージ層１０Ａを修復するため、第２の銅配線１４を形成する際に用いる第１の材料からなる層間絶縁膜７に、エッチングダメージを受けやすい３．０以下という低い比誘電率を有する膜を用いることができる。第１の材料からなる層間絶縁膜７は配線直下に最後まで残るため、低い比誘電率を有する膜を用いることで半導体装置の層間絶縁膜全体の比誘電率を下げることができ、信号遅延を抑制することができる。
また、第１の材料からなる層間絶縁膜７に埋め込み溝を形成する際に、配線幅が狭い場合には、配線直下の層間絶縁膜がエッチングのダメージにより脆くなり、配線を支えきれずに倒壊してしまうおそれがあるが、修復処理を施すことでダメージを回復し、また、Ｗｅｔエッチングへの耐性も強化されるので配線を支えることができるようになる。
〔第２の実施の形態〕
第２の実施の形態に係る半導体装置の製造工程においては、第１の実施の形態に係る半導体装置の製造工程における図１Ａ（ｂ）から（ｃ）の間に、以下に説明する工程が含まれる。その他の工程については第１の実施の形態と同様であるので説明を省略する。
図１Ａ（ｂ）に示されるように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７が形成された後、図２（ａ）に示すように、フッ素系のエッチングガスを用いたドライエッチング法により、第１の材料からなる層間絶縁膜７にビアホール８と配線溝９を形成する。この時、ビアホール８および配線溝９の壁面にあたる第１の材料からなる層間絶縁膜７の表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ｂとなる。
次に、図２（ｂ）に示すように、ビアホール８の底面のバリア絶縁膜６をドライエッチング法によりパターニングし、ビアホール８を第１の銅配線５まで貫通させる。その後、ビアホール８および配線溝９にｗｅｔエッチング処理を施すことで、エッチング堆積物等を除去する。
次に、図２（ｃ）に示すように、ダメージ層１０Ｂに対してＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７のメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ｂを形成する。ここで、修復層１２Ｂ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７の内部よりも高い炭素濃度を有する。封止剤としてＨＭＤＳ液を用いた場合には、その後、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
次に、図１Ａ（ｃ）に示されるように、ＴａＮをスパッタリングした後にＣｕを電解めっきし、ＣＭＰ法等により平坦化することで、バリアメタル膜４Ｂ、ビア１３および第２の銅配線１４が形成される。
（第２の実施の形態の効果）
第１の材料からなる層間絶縁膜７にビアホール８と配線溝９のダメージ層１０Ｂにも修復処理を施すことにより、半導体装置の電気的特性の劣化および信頼性の劣化をより効果的に抑えることができる。
〔第３の実施の形態〕
図３Ａ〜図３Ｄは、本発明の第３の実施の形態に係る半導体装置のシングルダマシン法による製造工程を示す断面図である。
図３Ａ（ａ）に示すように、半導体基板１上に絶縁膜２が形成され、その上に層間絶縁膜３と、その層間絶縁膜３中に第１の銅配線５がバリアメタル膜４Ａに覆われて形成されており、さらにその上に例えばＳｉＮ膜がバリア絶縁膜６Ａとして形成されている。ここで、バリア絶縁膜６Ａは銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐ。
次に、図３Ａ（ｂ）に示すように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７Ａを形成する。ここで、第１の材料はメチル基を含んだＳｉ−ＣＨ３結合を有するメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７Ａの比誘電率は３．０以下である。
次に、図３Ａ（ｃ）に示すように、第１の材料からなる層間絶縁膜７Ａに、バリアメタル膜４Ｃ、ビア１３が形成される。さらにビア１３および第１の材料からなる層間絶縁膜７Ａ上に例えばＳｉＮ膜からなるバリア絶縁膜６Ｂを形成する。
次に、図３Ｂ（ｄ）に示すように、バリア絶縁膜６Ｂの上に第１の材料からなる層間絶縁膜７Ｂを形成する。ここで、第１の材料はメチル基を含んだメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７Ｂの比誘電率は３．０以下である。
次に、図３Ｂ（ｅ）に示すように、第１の材料からなる層間絶縁膜７Ｂに、バリアメタル膜４Ｄおよび第２の銅配線１４が形成される。さらに、その上にキャップ層１５を形成してもよい。
次に、図３Ｂ（ｆ）に示すように、第１の材料からなる層間絶縁膜７Ａ、バリア絶縁膜６Ｂおよび第１の材料からなる層間絶縁膜７Ｂをバリア絶縁膜６Ａが露出するまで除去する。この時、銅配線の下に残った第１の材料からなる層間絶縁膜７Ａの表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ａとなる。
次に、図３Ｃ（ｇ）に示すように、ＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７Ａのメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ａを形成する。ここで、修復層１２Ａ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７Ａの内部よりも高い炭素濃度を有する。具体的には、修復層１２Ａの表層からその垂直方向に内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有する。その後、封止剤としてＨＭＤＳ液を用いた場合には、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
次に、図３Ｃ（ｈ）に示すように、バリア絶縁膜６Ａおよびキャップ層１５上に第２の材料からなる層間絶縁膜１７Ａを堆積させる。ここで、第２の材料は第１の材料よりも比誘電率の低いメチルポリシロキサンである。
なお、次の工程において、図３Ｃ（ｉ）に示すように、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを多孔質である第２の材料からなる層間絶縁膜１７Ｂに変えてもよい。ここで、第２の材料からなる層間絶縁膜１７Ｂの比誘電率は２．５以下である。
次に、図３Ｄ（ｊ）に示すように、第２の材料からなる層間絶縁膜１７ＢをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させる。
なお、この平坦化処理は、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変えるための熱処理を行う場合は、その前に行ってもよい。即ち、第２の材料からなる層間絶縁膜１７ＡをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させた後、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変える。本実施形態では第２の材料からなる層間絶縁膜１７Ｂは、前駆体である層間絶縁膜１７Ａを加熱処理による脱水重合反応の促進及び溶媒揮発を行って形成したが、この形成方法には限られない。
なお、この第３の実施の形態に係る第１の材料からなる層間絶縁膜７Ａは請求項１〜６において第１の絶縁膜と定義されるものであり、第２の材料からなる層間絶縁膜１７Ａまたは１７Ｂは請求項１において第２の絶縁膜と定義されるものである。
なお、上記各実施の形態は一実施例に過ぎず、本発明はこれらに限定されずに、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態では多層構造を有する半導体装置の２層目からの作製を例に説明したが、これらの層数に限られるものではない。また、上記各実施の形態においては、配線用の金属材料としてＣｕを例に挙げて説明したが、本発明においてはこれに限定されず、Ｃｕに代えて例えばＡｌ、Ａｕ、Ａｇ、Ｗ等の他の金属を用いることも可能である。
本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。 本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
符号の説明
１ 半導体基板
３ 層間絶縁膜
５ 第１の銅配線
６、６Ａ、６Ｂ バリア絶縁膜
７、７Ａ、７Ｂ 第１の材料からなる層間絶縁膜
８ ビアホール
９ 配線溝
１０Ａ、１０Ｂ ダメージ層
１１ 封止剤
１２Ａ、１２Ｂ 修復層
１３ ビア
１４ 第２の銅配線
１５ キャップ層
１６ 埋め込み溝
１７Ａ、１７Ｂ 第２の材料からなる層間絶縁膜

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜内に形成された配線とを有し、
    前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置。
  2. 前記第１の絶縁膜は、前記第２の絶縁膜との境界面からその垂直方向に前記第１の絶縁膜の内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の絶縁膜の比誘電率は、前記第１の絶縁膜の比誘電率よりも低いことを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜に複数の配線を形成する工程と、
    前記配線の直下の前記第１絶縁膜を残して前記第１絶縁膜を除去して埋め込み溝を形成する工程と、
    前記配線の直下に残された前記第１の絶縁膜の前記埋め込み溝により表出した部分に生じたダメージを修復する工程と、
    前記埋め込み溝に前記第１の絶縁膜より低い比誘電率を有する第２の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  5. 前記ダメージを修復する工程は、ヘキサメチルジシラザンガスまたはヘキサメチルジシラザン液を用いて行われることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2005207814A 2005-07-15 2005-07-15 半導体装置およびその製造方法 Pending JP2007027436A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005207814A JP2007027436A (ja) 2005-07-15 2005-07-15 半導体装置およびその製造方法
US11/485,636 US7687910B2 (en) 2005-07-15 2006-07-13 Semiconductor device and method of fabricating the same
US12/719,666 US8008186B2 (en) 2005-07-15 2010-03-08 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005207814A JP2007027436A (ja) 2005-07-15 2005-07-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007027436A true JP2007027436A (ja) 2007-02-01

Family

ID=37694939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005207814A Pending JP2007027436A (ja) 2005-07-15 2005-07-15 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7687910B2 (ja)
JP (1) JP2007027436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081348A (ja) * 2007-09-27 2009-04-16 Fujitsu Ltd 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
KR101757520B1 (ko) 2014-10-24 2017-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적회로 구조물 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147751B2 (ja) * 2009-02-06 2013-02-20 パナソニック株式会社 半導体装置の製造方法
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9117822B1 (en) * 2014-04-29 2015-08-25 Globalfoundries Inc. Methods and structures for back end of line integration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003068851A (ja) * 2001-06-12 2003-03-07 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346438B1 (en) * 1997-06-30 2002-02-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
JP3974319B2 (ja) * 2000-03-30 2007-09-12 株式会社東芝 エッチング方法
TW550642B (en) * 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
US7517790B2 (en) * 2002-10-31 2009-04-14 International Business Machines Corporation Method and structure to enhance temperature/humidity/bias performance of semiconductor devices by surface modification
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
JP2005197606A (ja) * 2004-01-09 2005-07-21 Toshiba Corp 半導体装置およびその製造方法
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
US7271089B2 (en) * 2004-09-01 2007-09-18 Micron Technology, Inc. Barrier layer, IC via, and IC line forming methods
JP2006324414A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体装置及びその製造方法
US7615474B2 (en) * 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003068851A (ja) * 2001-06-12 2003-03-07 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081348A (ja) * 2007-09-27 2009-04-16 Fujitsu Ltd 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
KR101757520B1 (ko) 2014-10-24 2017-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적회로 구조물 및 그 제조방법
US9941199B2 (en) 2014-10-24 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation

Also Published As

Publication number Publication date
US8008186B2 (en) 2011-08-30
US7687910B2 (en) 2010-03-30
US20100167523A1 (en) 2010-07-01
US20070026669A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP4864307B2 (ja) エアーギャップを選択的に形成する方法及び当該方法により得られる装置
KR100481905B1 (ko) 복수의 배선층을 갖는 반도체 장치 및 그 제조 방법
JP2008502140A5 (ja)
JP5193542B2 (ja) 半導体装置の製造方法
JP2007027436A (ja) 半導体装置およびその製造方法
JP2006324414A (ja) 半導体装置及びその製造方法
JP2007059434A (ja) 半導体装置の製造方法
JP2005197606A (ja) 半導体装置およびその製造方法
JP2009141334A (ja) 半導体装置
JP2005203672A (ja) 半導体装置の製造方法
JP4716316B2 (ja) 半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP3657576B2 (ja) 半導体装置の製造方法
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
JP2011142219A (ja) 半導体装置及びその製造方法
US7763521B2 (en) Metal wiring and method for forming the same
JP2007188911A (ja) 半導体装置と半導体装置の製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP2004296620A (ja) 半導体装置の製造方法
KR101167198B1 (ko) 반도체 소자의 구리배선 형성방법
JP2007027447A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803