JP2004296620A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】低誘電率膜を用いた半導体装置の歩留まりを向上させる。また、低誘電率膜を用いた半導体装置の製造過程におけるフォトレジスト膜の形成不良を抑制する。また、低誘電率膜を用いた半導体装置の製造過程におけるバリアメタル膜の成膜不良を抑制する。また、低誘電率膜を用いた半導体装置を長期間安定に利用可能とする。
【解決手段】下層配線２５５、銅プラグ２２８を形成し、ＳｉＣＮ膜２１３上にＬ−Ｏｘ膜２１６、ＳｉＯ_２膜２１７をこの順に形成する。フォトレジストをマスクとして、ＳｉＯ_２膜２１７とＬ−Ｏｘ膜２１６をエッチングにより除去する。剥離液によりエッチング残渣を除去したら、熱処理を行った後、Ｔａ／ＴａＮ膜２２０を成膜し、上層配線２７０を形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、層間絶縁膜として梯子型水素化シロキサンまたはＳｉＯＣを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化および高速化に伴い、銅（Ｃｕ）配線とともにいわゆる低誘電率膜を用いることが要求されている。中でも、梯子型水素化シロキサンは、低誘電率で優れた特性を有するため、銅配線と組み合わせることにより半導体装置の性能を向上させることが期待されている。銅配線の形成方法としては、配線間絶縁膜に配線溝を形成した後、銅を埋め込み、その後配線溝外部の不要な部分の銅を化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去するダマシン法が用いられている。
【０００３】
ダマシンプロセスには、配線のみをダマシンプロセスで形成するシングルダマシン法と、配線溝の埋め込みとともに接続孔の埋め込みも行い、接続プラグと配線とを同時に形成するデュアルダマシン法とがある。従来、シングルダマシン法においては、接続プラグをタングステン等の高融点金属で形成していたが、デュアルダマシン法では、配線と同様に接続プラグをも銅含有金属で形成するため、配線構造の低抵抗化を図ることができ、半導体装置の高速化実現に寄与することができる。
【０００４】
ところで、従来のＡｌ配線では、層間絶縁膜としてＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）の塗布法またはＴＥＯＳ（テトラエトキシシリケート）−ＣＶＤ法で形成される膜が用いられていた。ところが、これらの膜は、膜自体の水分含量が大きいため、膜中の水分が半導体装置特性に影響を与えていた。このため、配線間絶縁膜の水分を除去する方法として、ＳＯＧの塗布法またはＴＥＯＳ−ＣＶＤ法で形成される膜を用いる場合に膜中の水分を除去する方法が提案されている（特許文献１）。
【０００５】
一方、ダマシン法により銅含有金属の配線構造を形成する場合、配線間絶縁膜として低誘電率膜を用いることにより、配線間の寄生容量を低減することができる。特に、梯子型水素化シロキサン膜またはＳｉＯＣ膜は優れた特性を有しており、銅配線の配線間絶縁膜として有望な材料である。
【０００６】
ところが、配線間絶縁膜として梯子型水素化シロキサン膜またはＳｉＯＣ膜を用いてダマシン法で銅配線を形成した場合、銅配線の埋め込み不良や、フォトレジスト膜の形成不良が生じる場合があった。
【０００７】
【特許文献１】
特開平５−３４３５３４号公報
【０００８】
【発明が解決しようとする課題】
この原因について本発明者が検討したところ、梯子型水素化シロキサン膜またはＳｉＯＣ膜にウエットプロセスを行った後にバリアメタルを成膜した際に成膜不良が生じ、銅膜の埋め込み不良をもたらすことが明らかになった。また、低誘電率膜形成後にウエットプロセスを行い、その後トレジスト膜のパターニングを行おうとした場合、レジストパターンの形成不良（ポイゾニング）が生じることが明らかになった。そしてこれらの現象は、膜形成後のウエットプロセスによって梯子型水素化シロキサン膜中またはＳｉＯＣ膜中の水分含量が増加することに起因することが確かめられた。
【０００９】
梯子型水素化シロキサン膜またはＳｉＯＣを配線間絶縁膜として用いる場合、前述の特許文献１に記載の膜の場合とは異なり、成膜時の配線間絶縁膜自体の水分含量はその後のプロセスで問題となる大きさではない。一方、膜形成後のレジスト除去の工程にウエットプロセスが採用され、このウエットプロセスによって膜中に水分が浸透することがわかった。特に、ドライエッチング後のウエットプロセスの際に、これらの低誘電率膜は吸水しやすく、吸水して水分含量が増加した状態では、膜の劣化が生じやすいことが明らかになった。
【００１０】
以上のように、梯子型水素化シロキサン膜またはＳｉＯＣを配線間絶縁膜として用いた際のレジストパターンのポイゾニングやバリアメタル膜の成膜不良が生じ、それらがウエットプロセスに起因することは、本発明者の検討の結果、はじめて明らかになった新たな課題である。
【００１１】
本発明は上記事情に鑑みてなされたものであり、その目的は、低誘電率膜を用いた半導体装置の歩留まりを向上させる技術を提供することにある。また、本発明の別の目的は、低誘電率膜を用いた半導体装置の製造過程におけるフォトレジスト膜の形成不良を抑制する技術を提供することにある。また、本発明の別の目的は、低誘電率膜を用いた半導体装置の製造過程におけるバリアメタル膜の成膜不良を抑制する技術を提供することにある。また、本発明のさらに別の目的は、低誘電率膜を用いた半導体装置を長期間安定に利用可能とする技術を提供することにある。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体基板上に梯子型水素化シロキサンまたはＳｉＯＣを含む絶縁膜を形成する工程と、前記絶縁膜をドライエッチングにより選択的に除去することにより凹部を形成する工程と、前記絶縁膜の形成された基板面に対して、水を含む処理液を用いてウエット処理を行う工程と、ウエット処理を行う前記工程の後、前記絶縁膜を加熱して、ウエット処理を行う前記工程で前記絶縁膜中に浸透した水分を除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１３】
本発明は、ウエット処理を行う工程の後、絶縁膜を加熱して絶縁膜中に浸透した水分を除去する工程を含む。梯子型水素化シロキサンまたはＳｉＯＣを含む膜は、前述のようにドライエッチングのウエット処理において水分が浸透しやすい膜であるが、こうすることにより、浸透した水分を簡便かつ確実に除去することができる。このため、ウエット処理後の工程において、浸透した水分が移動することにより生じる膜の劣化が抑制される。またウエット処理後、水分を予め除去することにより、以降の工程において、浸透した水分が凹部の側面や底面から蒸発して、絶縁膜の上層の安定的な形成を阻害することが抑制される。
【００１４】
なお、本発明において、ＳｉＯＣ膜は、Ｓｉ、Ｏ、Ｃ、Ｈを構成元素として含み、ＣＶＤ法により形成することができる。
【００１５】
本発明の半導体装置の製造方法において、前記凹部が配線接続孔または配線溝であってもよい。こうすることにより、接続孔または配線溝を安定的に形成することができる。
【００１６】
本発明の半導体装置の製造方法において、水分を除去する前記工程の後、前記凹部を被覆するバリアメタル膜を形成する工程をさらに含んでもよい。こうすることにより、絶縁膜中に浸透した水分が除去され、バリアメタル膜の形成時または形成後の水分移動または蒸発によりバリアメタル膜の形成不良を抑制することができる。
【００１７】
本発明の半導体装置において、前記絶縁膜を選択的に除去する前記工程により配線溝を形成する工程と、前記配線溝を被覆する前記バリアメタル膜を形成し、前記バリアメタル膜の形成された前記凹部を銅含有金属により埋設することにより、配線を形成する工程と、を含んでもよい。こうすることにより、絶縁膜として梯子型水素化シロキサンまたはＳｉＯＣを用いた際にも、配線溝を安定的に製造することができる。
【００１８】
本発明の半導体装置の製造方法において、水分を除去する前記工程の後、前記絶縁膜の上部にフォトレジストを塗布してフォトレジスト膜を形成し、該フォトレジスト膜のパターニングを行う工程をさらに含んでもよい。本発明に係る製造方法においては、水分を除去する工程の後、凹部の周囲にフォトレジスト膜を形成する。このため、フォトレジスト膜のパターニングを阻害する絶縁膜中の水分が除去されており、確実にパターニングを行うことができる。
【００１９】
たとえば本発明の製造方法をデュアルダマシンプロセスに適用することができる。この場合、最初のウエット処理の後に熱処理を行うことにより、絶縁膜中に浸透した水分が反射防止膜中を拡散して上層のエッチング用のフォトレジスト膜に到達することにより生じるレジストパターンの形成不良を好適に抑制することができる。具体的には、たとえばビアファースト法において、配線溝形成のためのフォトレジスト膜のパターニング等を確実に行うことができる。なお、フォトレジストを塗布する前記工程は、たとえば化学増幅型のフォトレジストを塗布する工程を含んでもよい。
【００２０】
本発明によれば、半導体基板上に金属膜を形成する工程と、前記金属膜上に梯子型水素化シロキサンまたはＳｉＯＣを含む絶縁膜を形成する工程と、前記絶縁膜に所定の開口部を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとして前記絶縁膜を選択的に除去し、前記金属膜に到達する凹部を形成する工程と、前記凹部の形成された基板面に対して、水を含むレジスト剥離液を用いてウエット処理を行う工程と、ウエット処理を行う前記工程の後、前記絶縁膜を加熱して、ウエット処理を行う前記工程で前記絶縁膜中に浸透した水分を除去する工程と、ウエット処理を行う前記工程の後、前記凹部を被覆するバリアメタル膜を形成する工程と、前記バリアメタル膜の形成された前記凹部を銅含有金属により埋設する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２１】
本発明に係る製造方法においては、バリアメタル膜を形成する前に、水分を除去する工程が行われるため、バリアメタルの形成時に絶縁膜に形成された凹部の表面から水分が蒸発することにより生じるバリアメタル膜の形成不良が確実に抑制される。このため、バリアメタル膜上に銅含有金属を埋設する工程についても、銅含有金属膜の成膜性が向上する。よって、配線構造を安定的に形成することができる。
【００２２】
本発明の半導体装置の製造方法において、前記金属膜は金属配線であってもよい。また、前記金属膜は接続プラグであってもよい。本発明においては、水分を除去する工程の後にバリアメタル膜が形成されるため、配線溝または接続プラグを安定的に形成することができる。
【００２３】
本発明の半導体装置の製造方法において、前記レジスト剥離液がアミン化合物を含有する剥離液であってもよい。こうすることにより、化学増幅型のレジスト膜に対するレジスト剥離液がアミン化合物である場合でも、レジスト膜のパターニングを確実に行い、ポイゾニングを抑制することができる。
【００２４】
本発明の半導体装置の製造方法において、水分を除去する前記工程は、前記半導体基板を１５０℃以上の温度で１０分以上３０分以下加熱する工程を含んでもよい。１５０℃以上の温度に加熱することにより、また、１０分以上加熱することにより、絶縁膜中に浸透した水分を確実に除去することができる。また、２５０℃以上とすることにより、より一層確実に水分を除去することができる。また、３０分以下加熱し、また、４５０℃以上の温度とすれば、半導体装置の劣化を抑制し、すぐれた特性を確実に維持することができる。
【００２５】
【発明の実施の形態】
本発明の実施の形態において、配線が形成される配線間絶縁膜は、梯子型水素化シロキサン等の低誘電率材料により構成された低誘電率膜を含む。
【００２６】
以下、梯子型水素化シロキサン膜の構造を説明する。梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ^２以上１．５８ｇ／ｃｍ^２以下、６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイドとよばれるＬ−Ｏｘ^ＴＭ（商標）（以下単にＬ−Ｏｘと示す。）等を例示することができる。なお、Ｌ−Ｏｘをポーラス化した絶縁材料を用いることもできる。
【００２７】
図１８に梯子型水素化シロキサン構造を有するＬ−Ｏｘの構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏｘの物性データを図１９に示す。
【００２８】
Ｌ−Ｏｘが図１８の構造を有することは、図２０に示すＦＴ−ＩＲの観測結果により確認されている。図２０のチャートで特徴的なのは、約８３０ｃｍ^−１に現れるシャープなＳｉ−Ｈ結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また８７０ｃｍ^−１付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【００２９】
Ｌ−Ｏｘは焼成条件によっても物性が変動する。このことを図２１に基づいて説明する。
【００３０】
窒素等の不活性ガス雰囲気、２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。図２１中、Ｒ．Ｉ．は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【００３１】
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ^２を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ^２を超える値を示した。２００℃未満では測定できなかった。
【００３２】
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ^−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
【００３３】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘが安定的に得られることがわかる。
【００３４】
図２２は、従来知られている３次元的なかご型の分子構造をもつ水素化シルセスキオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す（「ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｅｃｈｎｏｌｏｇｙ ｏｕｔｌｏｏｋ １９９８年：ｐ．４３１−４３５」より引用。）。
【００３５】
上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【００３６】
以下、低誘電率層間絶縁膜としてＬ−Ｏｘを用いる半導体装置について、図面を参照して説明する。
【００３７】
（第一の実施の形態）
本実施の形態は、シングルダマシン法で多層配線構造を形成する際に本発明を適用した例である。図１は本実施形態に係る配線構造の構造を示す断面図である。本実施の形態に係る半導体装置は、下層配線２５５が銅プラグ２２８を介して上層配線２７０に接続された構成を有している。
【００３８】
下層配線２５５は積層膜に形成された溝部に設けられている。その溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、梯子型の水素化シロキサンであるＬ−Ｏｘ（日本電気株式会社の商標）膜２０３およびＳｉＯ_２膜２０４からなる積層膜に形成されている。Ｌ−Ｏｘ膜とは、ラダーオキサイドとよばれる梯子型の水素化シロキサンである。下層配線２５５の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。
【００３９】
なお、本実施形態および以下の実施形態において、積層された保護膜は、「上層／下層」のように表す。たとえば、Ｔａ／ＴａＮ膜２０８では、Ｔａ膜が上層となり、ＴａＮ膜が下層となる。
【００４０】
ここで、梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ^３以上１．５８ｇ／ｃｍ^３以下、６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏｘ等を例示することができる。なお、Ｌ−Ｏｘのポーラス化した絶縁材料を用いることもできる。
【００４１】
銅プラグ２２８は、ＳｉＯ_２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ_２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２６に覆われている。
【００４２】
上層配線２７０は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ_２膜２１７からなる積層膜に形成されている。上層配線２７０の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、上層配線２７０の上面にはＳｉＣＮ膜２２２が形成されている。
【００４３】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図２〜図６は本実施形態に係る半導体装置の製造工程を示す断面図である。
【００４４】
まず、図２に示した方法で下層配線２５５までを形成する。半導体素子を有する基板上に成膜された下地絶縁膜２０１上に、第１溝配線の溝部形成のためのエッチングストッパー膜としてＳｉＣＮ膜２０２をプラズマＣＶＤ法により５０ｎｍ成膜する。次に、第１の銅溝配線の層間絶縁膜として低誘電率層間絶縁膜であるＬ−Ｏｘ膜２０３を塗布法により３００ｎｍ成膜する。次に、ＳｉＯ_２膜２０４をプラズマＣＶＤ法により１００ｎｍ成膜する。その後、ＳｉＯ_２膜２０４とＬ−Ｏｘ膜２０３をドライエッチングして、第１溝配線パターン２０７を形成する。
【００４５】
次に、ドライエッチングによりエッチングストッパー膜であるＳｉＣＮ膜２０２のエッチバックを行い、下地半導体素子との導通面を開口し、エッチング残渣除去のためのウエット剥離を行い、第１溝配線パターン２０７を形成する。レジストの剥離液としては、たとえばコリン等のアミン化合物を含む剥離液を用いることができる。また、剥離液に防食剤を含有させることにより、下層配線２５５が露出した際に、大気中の酸化剤と反応することによる腐食を防止することができる。ドライエッチング後のＬ−Ｏｘ膜２０３は吸湿しやすいため、ウエット剥離の工程では、図２（ａ）中に矢印で示したように、Ｌ−Ｏｘ膜２０３中には、水等の剥離液成分が浸透する。
【００４６】
そこで次に、浸透した水分等を蒸発させ、除去するための熱処理を行う（図２（ｂ））。熱処理の条件は、たとえばＨ_２、Ｎ_２、Ａｒ等の不活性ガス中、２５０℃以上４５０℃以下の温度で、１０分以上３０分以下とする。２５０℃以上の温度で１０分以上加熱することにより、Ｌ−Ｏｘ膜２０３中に浸透した水分が確実に除去される。また、４５０℃以下の温度とし、また３０分以下とすることにより、半導体装置の劣化を抑制し、すぐれた特性を確実に維持することができる。
【００４７】
熱処理を行った後、バリアメタルとしてＴａ／ＴａＮ膜２０８を３０ｎｍスパッタリング法により成膜し、つづいて、Ｔａ／ＴａＮ膜２０８の上にＣｕ膜２０９を膜厚１００ｎｍでスパッタリング法により成膜する。本実施形態においては、ウエット剥離後、熱処理を行っているため、バリアメタルの成膜不良が抑制され、均一な膜が全面に形成される。その後、電解メッキ法によりＣｕ膜２０９を７００ｎｍ成膜し、第１溝配線パターン２０７を埋め込んでから、銅のグレインを成長させるためにＮ_２雰囲気で４００℃、３０分の熱処理を行う（図２（ｃ））。
【００４８】
次に、ＳｉＯ_２膜２０４上のＣｕ膜２０９およびＴａ／ＴａＮ膜２０８をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去し、シュウ酸処理、純水リンスを経て、第１の銅溝配線が形成される（図２（ｄ））。なお、防食剤による表面処理を行ってもよい。こうすれば、Ｃｕ表面の酸化が防止される。
【００４９】
そして、Ｃｕ拡散防止膜となるＳｉＣＮ膜２１１（膜厚５０ｎｍ）、層間絶縁膜となるＳｉＯ_２膜２１２（膜厚４００ｎｍ）を順次成膜する。こうして、図３（ａ）の構造が得られる。
【００５０】
次に、成膜したＳｉＯ_２膜２１２上に反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、ビア用レジストパターン２１５を形成する（図３（ｂ））。フォトレジスト２１４としては、化学増幅型が好適に用いられ、たとえばポジ型レジストとする。
【００５１】
さらに、ドライエッチング技術によりビアレジストパターンからＳｉＯ_２膜２１２をエッチングして、ビア用パターンを形成する。その後、アッシングを行い、フォトレジスト２１４と反射防止膜２２５を除去する（図３（ｃ））。次に、ビア底のＳｉＣＮ膜２１１をエッチバックする。次に、剥離液によりエッチング残渣を除去する（図３（ｄ））。
【００５２】
ここで、下層配線２５５とビア用パターンとに目ずれが生じた場合、図３（ｄ）中の右側のビア用パターンに矢印で示したように、剥離液を用いたウエット処理の際に、下層配線２５５の層間絶縁膜であるＬ−Ｏｘ膜２０３が露出し、露出部分から剥離液中の水分等がＬ−Ｏｘ膜２０３中に浸透する。そこで、ビアの形成においても、ウエット処理した後に下層配線２５５の形成の際と同様に、熱処理を施す（図４（ｅ））。こうすれば、Ｌ−Ｏｘ膜２０３中に浸透した水分等が蒸発し、確実に除去されるため、バリアメタルの成膜性が向上する。
【００５３】
その後、スパッタリング法により、バリアメタルとして膜厚３０ｎｍのＴａ／ＴａＮ膜２２６を成膜し、この上にシード用のＣｕ膜（不図示）を形成した後、電解メッキ法によりＣｕ膜２２７を７００ｎｍ成膜し、ビアパターンに埋め込む。その後、グレインを成長させるために４００℃の熱処理を行う（図４（ｆ））。
【００５４】
そして、ＳｉＯ_２膜２１２上のＣｕ膜２２７およびＴａ／ＴａＮ膜２２６をＣＭＰにより除去し、シュウ酸処理、純水リンス処理を行い、銅プラグ２２８を形成する（図４（ｇ））。そして、下層配線２５５を形成した際と同じ工程により第２のＣｕ拡散防止膜としてＳｉＣＮ膜２１３を５０ｎｍ成膜する（図５（ｈ））。
【００５５】
次に、第２の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布、焼成する。このとき、２００℃以上４００℃以下の雰囲気温度で焼成することにより、前述したように優れた特性のＬ−Ｏｘ膜２１６を安定的に形成することができる。Ｌ−Ｏｘ膜２１６の上にＳｉＯ_２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図５（ｉ））。
【００５６】
次に、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ_２膜２１７とＬ−Ｏｘ膜２１６をエッチングする。次に、アッシングによりフォトレジスト２１８と反射防止膜２２５を除去する。次に、全面エッチバックにより、第２のＣｕ拡散防止膜のＳｉＣＮ膜２１３を除去する。次に、剥離液によりエッチング残渣を除去する（図５（ｊ））。このとき、図５（ｊ）中に矢印で示したように、Ｌ−Ｏｘ膜２１６中には、水等の剥離液成分が浸透する。
【００５７】
そこで、前述した下層配線２５５の形成と同様の条件で、ＳｉＯ_２膜２１２中に浸透した水分を除去するための熱処理を行う（図６（ｋ））。熱処理により、Ｌ−Ｏｘ膜中に浸透した水分等が蒸発し、後述するバリアメタル膜の成膜性が向上する。
【００５８】
その後、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜（不図示）を１００ｎｍ成膜する。次に、電解メッキ法によりＣｕ膜を７００ｎｍ成膜し、次いでＣＭＰにより、上層配線２７０を形成する（図６（ｌ））。その後、上層配線２７０表面を、シュウ酸水溶液を用いて洗浄し、銅表面の酸化層を除去し、純水リンスを行い、残存するシュウ酸や不純物を除去する。そして、Ｃｕ拡散防止膜となるＳｉＣＮ膜２２２（膜厚５０ｎｍ）を成膜する（図６（ｍ））。こうして、図１の配線構造が得られる。
【００５９】
以上のように、本実施形態では、剥離液によるウエット処理において低誘電率層間絶縁膜中に浸透した水分が熱処理により除去されるため、バリアメタル膜の成膜不良が抑制され、均一な膜を形成することができる。また、バリアメタル膜の成膜後に低誘電率層間絶縁膜中から水分が移動することによる配線構造の損傷が抑制されるため、信頼性の高い配線構造が得られる。さらに、本実施形態では、シングルダマシン構造を採用しているため、ビアと上層配線の間にバリアメタル膜が介在する構造となるため、ストレスマイグレーション耐性が向上する。
【００６０】
（第二の実施形態）
本実施形態は、デュアルダマシン法で多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるビアファースト法で配線およびビアを形成する方法を例として説明する。本実施形態において、第一の実施形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００６１】
図７は本実施形態に係る配線構造の構造を示す断面図である。この配線構造は、下層配線２５５がビアプラグを介して上層配線２６０に接続された構成を有する。
【００６２】
下層配線２５５は積層膜に形成された溝部に設けられている。この溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、Ｌ−Ｏｘ膜２０３およびＳｉＯ_２膜２０４からなる積層膜に形成されている。下層配線２５５の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。
【００６３】
ビアプラグは、ＳｉＯ_２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ_２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２０に覆われている。
【００６４】
上層配線２６０は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＯ_２膜２１２、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ_２膜２１７からなる積層膜に形成されている。上層配線２６０の側面はＴａ／ＴａＮ膜２２０に覆われ、上層配線２６０の上面にはＳｉＣＮ膜２２２が形成されている。
【００６５】
次に、図７の配線構造の製造方法について説明する。図８〜図１２は、図７の配線構造の製造工程を示す断面図である。なお、すでに述べた実施の形態と同様な工程については、その詳細な説明は省略する。
【００６６】
まず、半導体素子を有する基板上に成膜された下地絶縁膜２０１上に、ＳｉＣＮ膜２０２、Ｌ−Ｏｘ膜２０３、ＳｉＯ_２膜２０４をこの順に成膜する。その後、ＳｉＯ_２膜２０４とＬ−Ｏｘ膜２０３をドライエッチングして、第１溝配線パターン２０７を形成する（図８（ａ））。
【００６７】
次に、ドライエッチングによりＳｉＣＮ膜２０２のエッチバックを行い、下地半導体素子との導通面を開口し、エッチング残渣除去のためのウエット剥離を行い、第１溝配線パターン２０７を形成する。そして、第一の実施形態と同様にして熱処理を行い、Ｌ−Ｏｘ膜２０３中に浸透した剥離液成分を蒸発させ、除去する（図８（ｂ））。次いで、バリアメタルとしてＴａ／ＴａＮ膜２０８、Ｃｕ膜２０９をこの順にスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ膜２０９を７００ｎｍ成膜し、第１溝配線パターン２０７を埋め込んでから、銅のグレインを成長させるためにＮ_２雰囲気で４００℃、３０分の熱処理を行う（図８（ｃ））。
【００６８】
次に、ＳｉＯ_２膜２０４上のＣｕ膜２０９およびＴａ／ＴａＮ膜２０８をＣＭＰにより除去し、シュウ酸処理、純水リンスを行う。純水リンスについて、防食剤を含む液体によって表面処理してもよい。これにより、Ｃｕ表面に防食剤が付着して酸化が防止されるため好ましい。以上のようにして、第１の銅溝配線が形成される（図８（ｄ））。
【００６９】
その後、ＳｉＣＮ膜２１１、ＳｉＯ_２膜２１２、ＳｉＣＮ膜２１３を順次成膜する。その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ_２膜２１７を成膜する。つづいて反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジストにビア用レジストパターン２１５を形成する（図９（ｅ））。
【００７０】
次に、ビア用レジストパターン２１５を用いてドライエッチングを行い、ＳｉＣＮ膜２１１の上部に到達する孔を形成する（図９（ｆ））。その後、アッシングと剥離液処理により、フォトレジスト２１４、反射防止膜２２５およびレジスト残渣を除去する。
【００７１】
この剥離液によるウエット処理により、Ｌ−Ｏｘ膜２１６中に剥離液中の成分が浸透し、膜中の水分含量が増加する。この状態のまま、後述する配線溝形成のためのフォトレジスト膜を形成した場合、レジスト膜の化学増幅を膜中の水分が妨害し、レジストパターンの形成不良が生じる。そこで、本実施形態においては、上述の条件で熱処理を行い、Ｌ−Ｏｘ膜２１６中の水分を蒸発、除去する（図１０（ｇ））。こうすることにより、配線溝のレジストパターン（図１０（ｈ）を用いて後述するフォトレジスト２１８）が精度よく形成され、製造工程での歩留まりが向上する。
【００７２】
次に、再び反射防止膜２２５を塗布、焼成し、その上にフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジストに第２溝配線用レジストパターン２１９を形成する（図１０（ｈ））。
【００７３】
つづいて、第２溝配線用レジストパターン２１９から、ＳｉＯ_２膜２１７、Ｌ−Ｏｘ膜２１６、および反射防止膜２２５をエッチングストッパー膜となるＳｉＣＮ膜２１３までエッチングする。その後、アッシングを行い、第２溝配線用のフォトレジスト２１８および反射防止膜２２５を除去し、エッチングによりビア底のＳｉＣＮ膜２１１を除去する。次に、剥離液によりエッチング残渣を除去する（図１１（ｉ））。そして、Ｌ−Ｏｘ膜２１６中に浸透した剥離液成分を除去するための熱処理を行う（図１１（ｊ））。
【００７４】
その後、電解メッキ法によりＣｕ膜を７００ｎｍ成膜した後、ＣＭＰを行い、図１１（ｋ）に示すように、上部配線２６０およびビアプラグを構成する銅膜を形成する。
【００７５】
次に、第１の銅溝配線と同様にして、シュウ酸処理、純水リンスを行い、ＳｉＣＮ膜２２２を成膜する（図１２（ｌ））。以上により、図７の配線構造が得られる。
【００７６】
本実施形態では、デュアルダマシンプロセスにおいて、ビアホール形成後のウエット処理の後、熱処理を行った後に第２の銅溝配線のフォトレジストの化学増幅を行っている。従来のプロセスでは、この熱処理を行っていなかったため、Ｌ−Ｏｘ膜２１６中に浸透した水分が反射防止膜２２５中を経由してフォトレジスト２１８中に浸透し、レジストパターンの形成不良を生じていたが、本実施形態では、これが効果的に防止され、配線構造製造の歩留まりが上昇する。また、バリアメタル膜の成膜性にも優れ、安定的に使用可能な配線構造が得られる。
【００７７】
（第三の実施形態）
図７の配線構造は、デュアルダマシン法のうち、いわゆるトレンチファースト法によっても作製することができる。そこで、以下、トレンチファースト法により形成される銅配線構造について図１３、図１４を参照して説明する。なお、本実施形態において、第一または第二の実施形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００７８】
まず、第二の実施形態と同様にして、図８（ａ）〜図８（ｄ）の工程により、第１の銅溝配線を形成する（図８（ｄ））。次に、第二の実施形態と同様にして、ＳｉＣＮ膜２１１、ＳｉＯ_２膜２１２、ＳｉＣＮ膜２１３を順次成膜する。その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ_２膜２１７を成膜する。つづいて反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジストに第２溝配線用レジストパターンを形成する（図１３（ｅ））。
【００７９】
次に、第２溝配線用レジストパターンを用いてドライエッチングを行い、ＳｉＣＮ膜２１３の上部に到達する孔を形成する（図１３（ｆ））。その後、アッシングと剥離液処理により、フォトレジスト２１４、反射防止膜２２５およびレジスト残渣を除去する。
【００８０】
この剥離液によるウエット処理により、Ｌ−Ｏｘ膜２１６中に剥離液中の成分が浸透し、膜中の水分含量が増加する。本実施形態においても、この状態のまま、後述するビア形成のためのフォトレジスト膜を形成した場合、レジスト膜の化学増幅を膜中の水分が妨害し、レジストパターンの形成不良が生じる。そこで、本実施形態においては、上述の条件で熱処理を行い、Ｌ−Ｏｘ膜２１６中の水分を蒸発、除去する（図１４（ｇ））。こうすることにより、ビアホールのレジストパターンが精度よく形成され、製造工程での歩留まりが向上する。
【００８１】
次に、再び反射防止膜２２５を塗布・焼成し、その上にフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジストにビア用レジストパターン２１５を形成する（図１４（ｈ））。そして、以降の工程は、図１１〜図１２を用いて前述したプロセスにより、図７の配線構造が得られる。
【００８２】
このように、トレンチファースト法の場合にも、第２銅溝配線形成後のウエット処理の後、熱処理を行った後にビアホールのフォトレジストの化学増幅を行っているため、ポイゾニングやバリアメタル膜の成膜不良が効果的に防止される。
【００８３】
以上、本発明を実施形態に基づき説明した。これらの実施形態は例示であり様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８４】
たとえば、Ｌ−Ｏｘ膜２０３またはＬ−Ｏｘ２１６膜の上部にそれぞれＳｉＯ_２膜２０４、ＳｉＯ_２膜２１７をそれぞれ形成した。これらの膜は設けなくてもよいが、ＳｉＯ_２膜を設けることにより低誘電率層間絶縁膜と拡散防止膜との密着性が向上し、好ましい。
【００８５】
また、バリアメタル膜としてＴａＮおよびＴａがこの順に積層したＴａ／ＴａＮ膜を用いた。他の材料として、たとえばＴｉ、Ｗ、Ｔａ等の高融点金属を含んでもよい。好ましいバリアメタル膜としては、たとえば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔｎ、ＴｎＮ等が例示される。また、ＴｎＮおよびＴｎがこの順に積層したＴｎ／ＴｎＮ膜としてもよい。
【００８６】
また、拡散防止膜としては、種々のものを用いることができるが、たとえばＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、またはＳｉＯＮを用いることが好ましい。このような誘電率の低い材料を用いることにより、配線間容量を低減することができる。
【００８７】
また、以上の実施形態においては、下層配線２５５と上層配線２７０との間に形成される層間絶縁膜を、Ｌ−Ｏｘ膜２０３またはＬ−Ｏｘ２１６膜とした。Ｌ−Ｏｘ膜は前述のように低誘電率膜として好ましく用いられるが、他の材料として、ＳｉＯＣ膜を用いてもよい。ＳｉＯＣ膜は、Ｓｉ、Ｏ、Ｃ、Ｈを構成元素として含み、ＣＶＤ法により形成することができる。
【００８８】
【実施例】
（実施例１）
本実施例では、第二の実施形態に記載の方法により、ビアファースト法により下層配線と上層配線とがビアで接続された二層銅配線構造を作製した。そして、図１０（ｈ）における第２溝配線用レジストパターン２１９の形成状態を、図１０（ｇ）における熱処理の有無で比較した。
【００８９】
図１５は、図１０（ｈ）のプロセスで形成された第２溝配線用レジストパターン２１９の上面を観察したＳＥＭ（走査型電子顕微鏡）写真である。図１５（ａ）は、図１０（ｇ）における熱処理を施さずに第２溝配線用レジストパターン２１９を形成した試料であり、図１５（ｂ）は、熱処理を行った後に第２溝配線用レジストパターン２１９を形成した試料である。
【００９０】
図１５（ａ）より、図１０（ｇ）の工程での熱処理を行わないと、第２溝配線用レジストパターン２１９のポイゾニングが生じていることがわかる。これに対し、図１５（ｂ）より、図１０（ｇ）の工程でＬ−Ｏｘ膜２１６中の水分を蒸発、除去することにより、フォトレジスト２１８のパターニングが精密に行われ、第２溝配線用レジストパターン２１９のポイゾニングが防止されていることがわかる。
【００９１】
（実施例２）
本実施例では、第三の実施形態に記載の方法により、トレンチファースト法により下層配線と上層配線とがビアで接続された二層銅配線構造を作製した。そして、図１４（ｈ）におけるビア用レジストパターン２１５の形成状態を、図１４（ｇ）における熱処理の有無で比較した。
【００９２】
図１６は、図１４（ｈ）のプロセスで形成されたビア用レジストパターン２１５の上面を観察したＳＥＭ写真である。図１６（ａ）は、図１４（ｇ）における熱処理を施さずにビア用レジストパターン２１５を形成した試料であり、図１６（ｂ）は、熱処理を行った後にビア用レジストパターン２１５を形成した試料である。
【００９３】
図１６（ａ）より、図１４（ｇ）の工程での熱処理を行わないと、ビア用レジストパターン２１５のポイゾニングが生じていることがわかる。これに対し、図１６（ｂ）より、図１４（ｇ）の工程でＬ−Ｏｘ膜２１６中の水分を蒸発、除去することにより、フォトレジスト２１８のパターニングが精密に行われ、ビア用レジストパターン２１５のポイゾニングが防止されていることがわかる。
【００９４】
実施例１および実施例２の結果より、低誘電率層間絶縁膜を用いたデュアルダマシンプロセスにおいて、レジスト膜のパターニングを行う前に熱処理を施すことにより、Ｌ−Ｏｘ膜中の水分等が除去され、レジストパターンのポイゾニングが抑制され、精密なパターニングが可能となることが明らかになった。
【００９５】
（実施例３）
本実施例では、第一の実施形態に記載の配線構造を作製し、図４（ｇ）における銅プラグ２２８の側面および底面に形成されるＴａ／ＴａＮ膜２２６の成膜性について検討を行った。
【００９６】
図１７は、下層配線上に形成されたビアプラグの断面を観察したＴＥＭ（透過型電子顕微鏡）写真である。図１７（ａ）は、図３（ｄ）における熱処理を施さずにビアプラグを形成した試料であり、図１７（ｂ）は、熱処理を行った後にビアプラグを形成した試料である。なお、図３（ｄ）では、一つの下層配線２５５上に二つの銅プラグ２２８が形成された様子を示しているが、本実施例では、図１７（ａ）および図１７（ｂ）に示したように、二つのビアプラグをそれぞれ異なる下層配線上に形成した。
【００９７】
図１７（ａ）より、図３（ｄ）の工程での熱処理を行わないと、バリアメタル膜が均一に成膜されず、側面に成膜不良が生じていることがわかる。これに対し、図１７（ｂ）より、図３（ｄ）の工程でＬ−Ｏｘ膜中の水分を蒸発、除去することにより、バリアメタル膜が均一に成膜されていることがわかる。
【００９８】
本実施例より、低誘電率層間絶縁膜を用いたダマシンプロセスにおいて、剥離液を用いたウエットプロセスの後に熱処理を施すことにより、バリアメタル膜の成膜性が向上することが明らかになった。
【００９９】
【発明の効果】
以上説明したように本発明によれば、低誘電率膜を用いた半導体装置の歩留まりを向上させることができる。また、本発明によれば、低誘電率膜を用いた半導体装置の製造過程におけるフォトレジスト膜の形成不良を抑制することができる。また、本発明によれば、低誘電率膜を用いた半導体装置の製造過程におけるバリアメタル膜の成膜不良を抑制することができる。また、本発明によれば、低誘電率膜を用いた半導体装置を長期間安定に利用可能とすることができる。
【図面の簡単な説明】
【図１】本実施形態に係る配線構造の構造を示す断面図である。
【図２】本実施形態に係る配線構造の製造工程を示す断面図である。
【図３】本実施形態に係る配線構造の製造工程を示す断面図である。
【図４】本実施形態に係る配線構造の製造工程を示す断面図である。
【図５】本実施形態に係る配線構造の製造工程を示す断面図である。
【図６】本実施形態に係る配線構造の製造工程を示す断面図である。
【図７】本実施形態に係る配線構造を示す断面図である。
【図８】本実施形態に係る配線構造の製造工程を示す断面図である。
【図９】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１０】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１１】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１２】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１３】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１４】本実施形態に係る配線構造の製造工程を示す断面図である。
【図１５】実施例の配線構造のＳＥＭ写真を示す上面図である。
【図１６】実施例の配線構造のＳＥＭ写真を示す上面図である。
【図１７】実施例の配線構造のＴＥＭ写真を示す断面図である。
【図１８】梯子型水素化シロキサン構造を有するＬ−Ｏｘ（商標）の構造を示す図である。
【図１９】Ｌ−Ｏｘの物性データを示す図である。
【図２０】Ｌ−ＯｘのＦＴ−ＩＲの観測結果を示す図である。
【図２１】Ｌ−Ｏｘの物性を説明するための図である。
【図２２】従来知られている３次元的な構造をもつ水素化シルセスキオキサン構造のＨＳＱ （Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す図である。
【符号の説明】
２０１ 下地絶縁膜
２０２ ＳｉＣＮ膜
２０３ Ｌ−Ｏｘ膜
２０４ ＳｉＯ_２膜
２０７ 第１溝配線パターン
２０８ Ｔａ／ＴａＮ膜
２０９ Ｃｕ膜
２１１ ＳｉＣＮ膜
２１２ ＳｉＯ_２膜
２１３ ＳｉＣＮ膜
２１４ フォトレジスト
２１５ ビア用レジストパターン
２１６ Ｌ−Ｏｘ膜
２１７ ＳｉＯ_２膜
２１８ フォトレジスト
２１９ 第２溝配線用レジストパターン
２２０ Ｔａ／ＴａＮ膜
２２２ ＳｉＣＮ膜
２２５ 反射防止膜
２２６ Ｔａ／ＴａＮ膜
２２７ Ｃｕ膜
２２８ 銅プラグ
２５５ 下層配線
２６０ 上層配線
２７０ 上層配線

Claims (11)

1. 半導体基板上に梯子型水素化シロキサンまたはＳｉＯＣを含む絶縁膜を形成する工程と、
   前記絶縁膜をドライエッチングにより選択的に除去することにより凹部を形成する工程と、
   前記絶縁膜の形成された基板面に対して、水を含む処理液を用いてウエット処理を行う工程と、
   ウエット処理を行う前記工程の後、前記絶縁膜を加熱して、ウエット処理を行う前記工程で前記絶縁膜中に浸透した水分を除去する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、前記凹部が配線接続孔または配線溝であることを特徴とする半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、水分を除去する前記工程の後、前記凹部を被覆するバリアメタル膜を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記絶縁膜を選択的に除去する前記工程により配線溝を形成する工程と、
   前記配線溝を被覆する前記バリアメタル膜を形成し、前記バリアメタル膜の形成された前記凹部を銅含有金属により埋設することにより、配線を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
5. 請求項１乃至４いずれかに記載の半導体装置の製造方法において、水分を除去する前記工程の後、前記絶縁膜の上部にフォトレジストを塗布してフォトレジスト膜を形成し、該フォトレジスト膜のパターニングを行う工程をさらに含むことを特徴とする半導体装置の製造方法。
6. 請求項５に記載の半導体装置の製造方法において、フォトレジストを塗布する前記工程は、化学増幅型のフォトレジストを塗布する工程を含むことを特徴とする半導体装置の製造方法。
7. 半導体基板上に金属膜を形成する工程と、
   前記金属膜上に梯子型水素化シロキサンまたはＳｉＯＣを含む絶縁膜を形成する工程と、
   前記絶縁膜に所定の開口部を有するレジスト膜を形成する工程と、
   前記レジスト膜をマスクとして前記絶縁膜を選択的に除去し、前記金属膜に到達する凹部を形成する工程と、
   前記凹部の形成された基板面に対して、水を含むレジスト剥離液を用いてウエット処理を行う工程と、
   ウエット処理を行う前記工程の後、前記絶縁膜を加熱して、ウエット処理を行う前記工程で前記絶縁膜中に浸透した水分を除去する工程と、
   水分を除去する前記工程の後、前記凹部を被覆するバリアメタル膜を形成する工程と、
   前記バリアメタル膜の形成された前記凹部を銅含有金属により埋設する工程と、
   を含むことを特徴とする半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法において、前記金属膜が金属配線であることを特徴とする半導体装置の製造方法。
9. 請求項７に記載の半導体装置の製造方法において、前記金属膜が接続プラグであることを特徴とする半導体装置の製造方法。
10. 請求項７乃至９いずれかに記載の半導体装置の製造方法において、前記レジスト剥離液がアミン化合物を含有する剥離液であることを特徴とする半導体装置の製造方法。
11. 請求項１乃至１０いずれかに記載の半導体装置の製造方法において、水分を除去する前記工程は、前記半導体基板を１５０℃以上の温度で１０分以上３０分以下加熱する工程を含むことを特徴とする半導体装置の製造方法。

Images