JP2004349572A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の層間絶縁膜の劣化を抑制するとともに、配線やプラグ等を構成する金属膜の劣化を抑制し、高い信頼性を有する半導体装置を提供する。
【解決手段】第１Ｃｕ配線１０９の表面をシリコンを含んだガスに曝し、シリコン変質層１１０を形成する。シリコンを含むガスとしては、例えば、モノシラン等を窒素等の不活性ガスで希釈したものが用いられる。次に第１Ｃｕ配線１０９表面をＷＦ_６を含むガスに暴露する。これにより、第１Ｃｕ配線１０９を構成するＣｕの一部がタングステンにより置換され、Ｓｉ含有タングステン膜１３０が形成される。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜中に金属膜を設けた構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（比誘電率Ｋ＝４．３程度）から低誘電率化した材料に変更し、配線間容量を低減する検討が精力的に行われている。低誘電率絶縁材料として、比誘電率３程度のＨＳＱ、ＭＳＱ、芳香族含有有機樹脂材料などがあるが、さらに低誘電率化させるために、膜中に微細な空孔（ポア）を導入したりモノマーの分子構造を空隙のある構造とすることで膜の密度を下げた、ポーラス材料の開発が検討されている（特許文献１）。こうしたポーラス材料の中には、比誘電率を２．２程度まで下げたものも報告されている。このような材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
【０００３】
しかしながら、こうしたポーラス膜を半導体プロセスに用いた場合、種々の課題が生じる。以下、こうした課題について、ダマシンプロセスによる銅配線形成工程を例に挙げて説明する。
【０００４】
図４５〜図４６は、代表的な銅配線形成工程を示す。まず、図４５（ａ）に示すように、不図示のシリコン基板上に、ＳｉＯ_２膜１０１、ＳｉＣＮ膜１０２、第１無機シロキサン膜１０３、第１ＳｉＯ_２膜１０４および反射防止膜１０５をこの順で成膜する。その上に、配線溝エッチング用の第１フォトレジスト１０６を形成する。そして、第１フォトレジスト１０６をマスクとして、例えばフルオロカーボン系のエッチングガスを用いて、第１ＳｉＯ_２膜１０４、第１無機シロキサン膜１０３およびＳｉＣＮ膜１０２をドライエッチングする。このとき、図４５（ｂ）に示すように、第１無機シロキサン膜１０３の配線溝側壁に劣化層５０１が形成されることがある。これは、エッチングガスであるフルオロカーボン系のガスが第１無機シロキサン膜１０３の空隙に侵入し、第１無機シロキサン膜１０３に化学的に作用することによるものと考えられる。
【０００５】
その後、配線溝を覆うように第１バリアメタル１０７および第１Ｃｕ１０８を成膜し（図４６（ａ））、つづいて所定の温度でアニールを行う（図４６（ｂ））。このとき、第１無機シロキサン膜１０３中に層間膜ボイド５０２が発生することがある。また、第１バリアメタル１０７のカバレッジが十分に良好とならず、第１バリアメタル１０７を介して第１Ｃｕ１０８を構成する銅が外方へ拡散し、第１無機シロキサン膜１０３および第１ＳｉＯ_２膜１０４の界面にＣｕ膜はみだし５０３が発生することがある。以上のように、従来の銅配線形成プロセスでは、低誘電率材料からなる層間絶縁膜がプロセス中に劣化するという問題があった。
【０００６】
一方、特許文献２のＦＩＧ．１Ｅ、１Ｆ、１Ｇには、ダマシンプロセスを用いて犠牲膜中に銅配線を形成した後、犠牲膜をエッチバックにより除去する工程が記載されている。また、エッチバックに際し、銅配線表面に、Ｎｉ−Ｐ、Ｃｏ−Ｗ−Ｐ等の膜を形成してもよいことが記載されている（明細書第６カラム、第１０行〜第２１行）。これらの金属膜は、代表的な無電解めっき膜であり、特にＣｏ−Ｗ−Ｐは銅配線のキャップメタルとして広く知られている（たとえば非特許文献１）。
【０００７】
しかしながら、こうした金属膜を保護膜として用いた場合、保護膜とバリアメタルとの間の密閉性が充分に得られず、これらの隙間から銅配線中に水分が浸入したり、逆に銅配線から絶縁膜中に銅が拡散することがあった。この点については後述する。
また、Ｃｏ−Ｗ−Ｐのキャップメタルを形成した場合、ＣＭＰ工程でキャップメタルに損傷が生じることが懸念される。たとえば特許文献２のＦｉｇ．５の工程の後、基板全面にＬｏｗ−ｋ膜を成膜し、当該Ｌｏｗ−ｋ膜をＣＭＰにより平坦化するとき、メタルキャップであるＣｏ−Ｗ−Ｐで研磨を停止するプロセス、またはＬｏｗ−ｋ膜とあわせてＣｏ−Ｗ−Ｐも研磨して除去し、Ｃｕを露出するプロセスが採用されるが、メタルキャップの硬度が低いため、メタルキャップまたはＣｕ膜にスクラッチが入ってしまうことがあり、極端な場合、はがれが入ってしまうことがあった。
【０００８】
【特許文献１】
特開２００２−７５９８３ 要約
【特許文献２】
米国特許第６，４１３，８５２
【非特許文献１】
半導体・集積回路技術 第６１回シンポジウム講演論文集 第１３〜１８ページ、”無電解ＣｏＷＰキャップを適用したＣｕ配線のプロセスインテグレーションおよびその配線特性”、ソニー（株）堀越ら、２００１年１月１３日・１４日
【０００９】
【発明が解決しようとする課題】
本発明は上記事情に鑑みなされたものであって、半導体装置の層間絶縁膜の劣化を抑制するとともに、配線やプラグ等を構成する金属膜の劣化を抑制し、高い信頼性を有する半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によれば、半導体基板上に犠牲膜を形成する工程と、該犠牲膜中に金属膜を形成する工程と、前記金属膜の表面を改質して保護層を形成する工程と、前記保護層をマスクとして前記犠牲膜をエッチバックする工程と、前記金属膜を埋め込むように絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
本発明によれば、犠牲膜中に金属膜を形成した後、金属膜周囲の犠牲膜をエッチバックにより除去し、次いで金属膜を埋め込むように絶縁膜を形成する。このため、エッチング等の加工をすることなく金属膜周囲の絶縁膜を形成することができ、金属膜周囲の絶縁膜の膜質を良好にすることができる。ここで、上記絶縁膜は、比誘電率が低い等、層間絶縁膜として犠牲膜よりも好ましい性状を有するものを選択することが好ましい。たとえば、上記絶縁膜を、比誘電率２．６以下の膜、特にポーラス構造の膜としたとき、本発明の効果がより顕著となる。こうした膜を用いると、層間絶縁膜としての性状は良好になる反面、エッチング工程や成膜工程で損傷を受けやすいことが多いところ、本発明によれば、このような絶縁膜の損傷を有効に抑制することができる。
【００１２】
本発明の半導体装置の製造方法において、前記絶縁膜を形成する工程の後、前記保護層をストッパー膜として前記絶縁膜を化学的機械研磨する工程を実施してもよい。かかる構成によれば、研磨耐性の高い保護層がＣＭＰストッパーとなるため、スクラッチの発生を抑制できる。
本発明の半導体装置の製造方法において、前記犠牲膜を選択的に除去して凹部を形成した後、該凹部の側面および底面にバリアメタル膜を形成し、該バリアメタル膜上に前記金属膜を形成する構成とすることができる。
【００１３】
この構成によれば、上記効果にくわえ、バリアメタル膜の成膜性の向上およびバリアメタル膜成膜時における絶縁膜の損傷の抑制を図ることができる。従来のダマシンプロセスでは、絶縁膜を選択的にエッチングして配線溝等を形成する際に絶縁膜が損傷を受けたり、配線溝等にバリアメタル膜を良好なカバリッジで形成することが困難な場合があった。上記構成によれば、犠牲膜中に設けた凹部にバリアメタル膜および金属膜を成膜し、次いで犠牲膜を除去した後、金属膜を埋め込むように絶縁膜を形成する。このため、エッチングやバリアメタル膜の成膜等の加工を受けることなく絶縁膜を形成することができる。これにより、凹部形工程、バリアメタル膜および金属膜の成膜工程の各工程において発生し得る絶縁膜の損傷を有効に防止することができる。また、犠牲膜としてバリアメタル膜の成膜に適した下地材料を選択することにより、バリアメタル膜の成膜性を向上させることもできる。たとえば、犠牲膜を非ポーラス膜とし、絶縁膜をポーラス膜とした場合、最終的にはポーラス構造の絶縁膜とし、配線間容量低減を図ることができる上、プロセスの過程においては、非ポーラス膜が金属膜周囲に配され、凹部形成工程やバリアメタル膜の成膜工程における層間膜の損傷を抑制することができる。
【００１４】
本発明の半導体装置の製造方法において、前記半導体基板上にエッチング阻止膜を形成する工程をさらに含み、該エッチング阻止膜上に前記犠牲膜を形成した後、前記エッチング阻止膜が露出するまで前記犠牲膜を選択的に除去して前記凹部を形成し、前記保護層をマスクとして前記犠牲膜をエッチバックした後、前記エッチング阻止膜を除去し、次いで前記絶縁膜を形成する構成とすることができる。
【００１５】
この構成によれば、エッチング阻止膜を設けることにより凹部の深さを精密に制御でき、金属膜の厚みを正確に制御することができる。その一方、このエッチング阻止膜は最終的に除去されるため、層間膜の低誘電率化を図る上で有利である。エッチング阻止膜は、一般に比誘電率が高いため、構造中に残存した場合、寄生容量の増大をもたらす原因となる。上記構成によれば、プロセス途中でエッチング阻止膜を有効に活用し、最終構造ではエッチング阻止膜を残さず、寄生容量低減を図ることができる。
【００１６】
本発明の半導体装置の製造方法において、前記保護層を形成する工程は、前記金属膜の表面に、前記金属膜を構成する金属とは異なる異種元素を導入する工程を含む構成とすることができる。
【００１７】
こうすることにより、金属膜の表面を効果的に変質することができる。異種元素としては、たとえばシリコンやゲルマニウム等を挙げることができる。シリコンを導入する方法としては、たとえばモノシラン（ＳｉＨ_４）をプラズマガスとして金属膜表面にプラズマ照射する方法等が挙げられる。
【００１８】
本発明の半導体装置の製造方法において、前記異種元素を導入する工程の後、前記金属膜を構成する金属を、該金属と異なる異種金属に置換する工程をさらに含む構成とすることができる。
【００１９】
この構成によれば、金属膜表面に、安定な保護膜を確実に形成することができる。従来、金属膜上にメタルキャップを設ける試みは種々行われてきた。しかしながら、従来のメタルキャップ形成技術では、金属膜上への選択性が充分でなかったり、金属膜の密閉性能が充分でない場合が多かった。これに対して上記構成は、金属膜表面にシリコンを導入した後、この領域を異種金属に置換する方法を採用するため、金属密閉性能に優れる保護膜を選択性良く金属膜上に形成することができる。異種金属としては、たとえばタングステン、クロム、モリブデン等の周期表第６Ａ族の金属元素を挙げることができる。こうした金属を選択することにより、保護膜の安定性を高め、犠牲膜のエッチバック時に金属膜の損傷を有効に抑制することができる。特にタングステンを用いた場合、金属膜の抵抗や金属膜と他の部材とのコンタクト抵抗の上昇を抑制しつつ保護膜の安定性を高めることができ、好ましい。
【００２０】
本発明の半導体装置の製造方法において、前記金属膜を前記異種金属に置換する工程は、フッ化タングステンを含む雰囲気中に前記金属膜の表面を曝す構成とすることができる。
【００２１】
この構成によれば、金属膜の表面を選択的にタングステンに置換することができる。また、金属膜の側面にバリアメタル膜を設けた場合においては、バリアメタル膜は、金属膜および保護沿うのそれぞれの側面に接して形成された構造が得られる。こうした構造は、金属の密閉性に優れ、（ｉ）金属膜を構成する金属の絶縁膜中への拡散、および、（ｉｉ）絶縁膜中の水分が金属膜中へ拡散することによる酸化領域の発生の両方を効果的に抑制することができる。
【００２２】
本発明の半導体装置の製造方法において、前記異種元素はシリコンである構成とすることができる。こうすることにより、金属の密閉性能に優れる保護膜を得ることができる。
【００２３】
異種元素を導入する工程は、シリコン含有化合物ガスに前記金属膜を曝す工程を含む構成とすることができる。この方法によれば、金属膜中にシリコンを確実に導入することができる。また、異種元素を導入する工程は、前記異種元素と前記金属膜を構成する金属との合金を形成する工程を含む構成とすることができる。こうした合金を形成することにより、保護性能に優れた保護膜を形成することができる。
【００２４】
本発明において、「金属膜」は銅膜または銅を主成分とする膜とすることができる。
【００２５】
本発明の半導体装置の製造方法において、前記犠牲膜をエッチバックする工程は、薬液を用いたウエットエッチング、あるいは、ドライエッチングにより実現することができる。このうち、ドライエッチングを用いた場合、前記金属膜の側壁に前記犠牲膜を残存させてサイドウォールを形成してもよい。さらに、このサイドウォールは、前記金属膜底部において、前記金属膜上部よりも幅広に形成されている構成とすることができる。こうすることにより、配線のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）耐性の向上、および多層配線構造の組み立てでのボンディング耐性を向上することができる。
【００２６】
本発明における金属膜は、たとえば金属配線またはビアプラグを構成するものとする。こうすることにより、配線間寄生容量の小さい、高速動作性、信頼性に優れた配線構造を実現することができる。
【００２７】
本発明の半導体装置の製造方法において、前記絶縁膜はポーラス膜である構成とすることができる。金属膜を埋め込む絶縁膜としてポーラス膜を用いると、絶縁膜の比誘電率を低減でき金属膜間の寄生容量を減少させることができる。ところが、こうしたポーラス膜を用いた場合、エッチングや成膜等のプロセスによる損傷が問題となる。本発明によれば、こうした損傷を受けることなく金属膜の周囲にポーラス膜を形成することができる。
【００２８】
さらに本発明によれば、半導体基板と、該半導体基板上に形成された絶縁膜と、該絶縁膜中に埋設された金属膜と、該金属膜の底面および側面を覆うバリアメタル膜とを備え、前記金属膜の表面に、前記金属膜の構成金属と該構成金属以外の金属元素とを含む金属化合物膜が設けられ、前記バリアメタル膜は、前記金属膜および前記金属化合物膜の側面に接して形成されていることを特徴とする半導体装置が提供される。
【００２９】
本発明によれば、金属膜表面に、保護膜として機能する金属化合物膜が形成されている。そして、この金属化合物膜の側面に接してバリアメタル膜が形成されている。このため、金属膜を確実に密閉した構造体が実現され、金属膜およびその周囲の絶縁膜の品質を良好にし、高い信頼性の半導体装置を実現することができる。ここで、前記金属化合物膜は、さらにシリコンを含む構成とすることができる。また、前記金属元素はタングステンである構成とすることができる。さらに、前記金属化合物膜は、銅、タングステンおよびシリコンを含む膜とすることができる。また、金属化合物膜上に、さらにタングステン膜またはＳｉ含有タングステン膜を形成してもよい。こうすることにより、金属膜の密閉性がより良好となり、金属元素の拡散や金属膜中への水分の侵入を効果的に防止できる。
【００３０】
また本発明によれば、半導体基板と、該半導体基板上に形成された第一の絶縁膜と、該第一の絶縁膜中に埋設された金属膜と、該金属膜の側面に設けられ、前記第一の絶縁膜とは異なる第二の絶縁膜からなるサイドウォールとを備え、前記サイドウォールの幅が、前記金属膜底部において、前記金属膜上部よりも幅広に形成されていることを特徴とする半導体装置が提供される。第一の絶縁膜は第二の絶縁膜よりも低い比誘電率を有する構成とすることができる。本発明によれば、金属膜周辺の電界集中を緩和し、金属膜を含む構造体の耐久性を顕著に向上させることができる。
以上述べた本発明に係る半導体装置およびその製造方法において、金属膜の表面にＳｉ含有タングステン膜を設けた場合、上記した効果にくわえ、ＣＭＰプロセスにおけるスクラッチ防止効果が得られる。すなわち、金属膜を覆うように絶縁膜を形成した後、当該絶縁膜をＣＭＰするときに、Ｓｉ含有タングステン膜がＣＭＰストッパーとなり、スクラッチ不良の発生を抑制できる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、以下の説明および図面において同一符号を付した箇所は同じ部材、材料を表しており、説明を適宜省略する。
【００３２】
（第一の実施の形態）
図１は、本実施形態に係る多層配線構造の断面図である。図１の配線構造では、シリコン基板上に、ＳｉＯ_２膜１０１、第１無機シロキサン膜１０３、第１ＳｉＣＮ膜１１２、第２ＳｉＯ_２膜１１３、第２無機シロキサン膜１１５および第３ＳｉＣＮ膜１２４がこの順で積層してなる絶縁膜が形成されている。第１無機シロキサン膜１０３中には、第１Ｃｕ配線１０９が埋設されている。その上部の第２無機シロキサン膜１１５中には、第２Ｃｕ配線１２１ｂが埋設されている。第１Ｃｕ配線１０９および第２Ｃｕ配線１２１ｂはビアプラグ１２１ａを介して電気的に接続されている。本実施形態では、ビアプラグ１２１ａおよび第２Ｃｕ配線１２１ｂが、いわゆるデュアルダマシンプロセスにより一体に形成されている。
【００３３】
第１Ｃｕ配線１０９の上部にはＳｉ含有タングステン膜１３０が形成され、第２Ｃｕ配線１２１ｂの上部にはＳｉ含有タングステン膜１３２が形成されている。本実施形態では、これらのＳｉ含有タングステン膜は、タングステン、シリコンのほか、銅を構成元素として含む。このような膜を設けているため、銅配線の変質を抑制すると共に、層間絶縁膜中への銅の拡散が防止され、信頼性の高い銅配線構造が得られる。以下、この配線構造の形成プロセスについて図面を参照して説明する。
【００３４】
まず図２（ａ）のように、シリコン基板（不図示）上に、３０ｎｍ〜１００ｎｍのＳｉＣＮ膜１０２、１５０ｎｍ〜３００ｎｍの第１無機シロキサン膜１０３および５０ｎｍ〜２００ｎｍの第１ＳｉＯ_２膜１０４をこの順で積層する。第１無機シロキサン膜１０３としては、ＨＳＱ（ハイドロジェンシルセスキオキサン）や、梯子型水素化シロキサン等を用いることができる。これらの膜は、例えば塗布法により成膜することができる。
【００３５】
つづいて、図２（ｂ）に示すように、第１ＳｉＯ_２膜１０４上に反射防止膜１０５を形成し、さらにその上に所定の形状にパターニングされた第１フォトレジスト１０６を形成する。
【００３６】
つづいて、第１フォトレジスト１０６をマスクとして、第１ＳｉＯ_２膜１０４、第１無機シロキサン膜１０３およびＳｉＣＮ膜１０２を選択的にドライエッチングし、図３（ａ）に示すように配線溝を形成する。ＳｉＣＮ膜１０２はエッチング阻止膜として機能する。エッチング後、第１フォトレジスト１０６を、アッシングおよび剥離液によるウェット処理により、除去し、図３（ａ）の状態とする。
【００３７】
その後、配線溝を埋め込むように基板全面に第１バリアメタル１０７を成膜する。バリアメタルは、例えばＴｉ、Ｗ、Ｔａ等の高融点金属を含むものとすることができる。好ましいバリアメタルとしては、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等が例示される。特に、ＴａＮおよびＴａが積層したタンタル系バリアメタルが好ましく用いられる。バリアメタル膜厚はそれぞれ５０ｎ〜１５０ｎｍの範囲で形成される。バリアメタル膜は、原子層堆積法（ＡＬＤ）、スパッタリング法、ＣＶＤ等の方法によって形成することができる。微細な配線幅に対して成膜をする場合はＡＬＤが好ましい。ＡＬＤによれば、狭い幅の配線溝に対しても良好なカバレッジで成膜することが可能である。ＡＬＤの膜厚は５オングストローム〜１５オングストロームの範囲で形成される。なお、Ｔａ系バリアメタルをＭＯＣＶＤにより形成する場合、原料ガスとしてはペンタエトキシタンタル等を用いることができる。
【００３８】
次に、図３（ｂ）に示すように全面に第１Ｃｕ１０８をめっき法により形成した後、第１Ｃｕ１０８をＣＭＰ（化学的機械的研磨）して基板全面を平坦化し、配線溝外部の銅を除去し、図４（ａ）に示すように第１Ｃｕ配線１０９を形成する。第１Ｃｕ配線１０９の配線幅は０．１２μｍである。タングステンＣＶＤ装置内で、ＣｕＣＭＰの表面のＣｕＯ膜を除去するために２００〜４００℃で加熱されたチャンバー内でＨ_２またはＮＨ_３のような水素原子を含むガスを用いたプラズマ処理を行う。また、不活性ガスなどを加えてもよい。
【００３９】
つづいて第１Ｃｕ配線１０９の表面を同じＷ−ＣＶＤチャンバーで２００〜４００℃の温度で、シリコンを含んだガスに曝し、図４（ｂ）に示すようにシリコン変質層１１０、すなわち、銅シリサイド層を形成する。シリコンを含むガスとしては、例えば、モノシラン、ジシラン、トリシラン、またはテトラシランを窒素等の不活性ガスで希釈したものが用いられる。このように、シリコンを含むガスを不活性ガスで希釈することにより、シリサイド化の速度を緩めることができ、シリサイド膜の膜厚を所望の厚みに制御することができる。シリサイド膜の平均膜厚は、たとえば５ｎｍ以上３０ｎｍ以下とすることができる。これにより、後のＳｉ含有タングステン膜の形成を好適に行うことが可能となる。なお、シリサイド化は、イオン注入により行うこともできる。本実施形態では、モノシラン（ＳｉＨ_４）を含むガスを用い、第１Ｃｕ配線１０９表面にシリコンを導入する。前記シリコンを含んだガスに曝す前にプラズマ処理を行わなくてもよいがプラズマ処理を行うほうがＣｕＯ層を還元する必要がないため、安定したＣｕシリサイド層が得られるため、行ったほうが望ましい。
【００４０】
同じくタングステンＣＶＤ装置内で２００〜４００℃の温度に曝された状態で次に第１Ｃｕ配線１０９表面をＷＦ_６を含むガスに暴露する。これにより、第１Ｃｕ配線１０９を構成するＣｕの一部がタングステンにより置換され、この結果、シリコン変質層１１０をＳｉ含有タングステン膜１３０に転換する。このＳｉ含有タングステン膜１３０は、銅、タングステンおよびシリコンを構成元素として含む。このＳｉ含有タングステン膜は、１０オングストローム〜１５０オングストロームの範囲で形成される。図４（ｃ）はこの状態を示す図である。さらにＷＦ_６＋ＳｉＨ_４ガスによる成膜を行い、Ｓｉ含有タングステン膜を形成してキャップ膜の膜厚を厚くしてもよい。
【００４１】
つづいて、図５（ａ）のように、Ｓｉ含有タングステン膜１３０をマスクとして、銅膜周辺の絶縁膜をエッチバックし、ＳｉＣＮ膜１０２を露出させる。その後さらにエッチングを進行させ、下地材のＳｉＯ_２膜１０１の一部をエッチングし、図５（ｂ）の状態とする。これらのエッチングは、ドライエッチングでもウェットエッチングでもよい。
【００４２】
次に、第１Ｃｕ配線１０９を埋め込むように基板全面に第１Ｌｏｗ−ｋ膜１１１を形成する（図６（ａ））。第１Ｌｏｗ−ｋ膜１１１としては、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビ−ベンゾシクロブテン（ＢＣＢ）、ＳｉＯＣまたはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、パリレン、サイトップ、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）、梯子型水素化シロキサン等のラダーオキサイド等、種々のものを用いることができる。なお、梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から比誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。こうした膜材料の具体例としてＬ−Ｏｘ（商標）等を例示することができる。これらの膜をポーラス化したものも好ましく用いられる。ポーラス膜を用いた場合、溝形成等の加工時にエッチングガスが膜中に侵入して膜質を低下させることがあった。本実施形態のプロセスによれば、加工をすることなく配線間絶縁膜としてポーラス膜を形成できるので、信頼性の高い配線構造を形成することができる。
図５（ｂ）にもどり、ウエットエッチングは、たとえば、薬液としてフッ酸／フッ化アンモニウム＝１／３０の混合液を用い室温で処理を行うことができる。図４８は各種絶縁膜のエッチング速度を示したものである。ここで使用しているプラズマＣＶＤ法によるＳｉＯ_２（以下、ｐ−ＳｉＯ_２と略記）とＬ−Ｏｘは、エッチングストップ層で用いるｐ−ＳｉＣＮに比べほぼエッチレート比が無限大となり、１０秒程度でマージンをもった充分な形状を得ることができた。
【００４３】
その後、基板全面をＣＭＰにより平坦化し、図６（ｂ）の状態とする。ここのＣＭＰ工程において、メタルマスクであるＳｉ含有タングステン膜１３０で確実にストップし、さらにそのＳｉ含有タングステン膜はスクラッチやはがれを抑制することができる。つづいて、図７に示すように、第１Ｃｕ配線１０９上に、３０ｎｍ〜１００ｎｍの第１ＳｉＣＮ膜１１２、２００ｎｍ〜４００ｎｍの第２ＳｉＯ_２膜１１３、３０ｎｍ〜１００ｎｍ第２ＳｉＣＮ膜１１４、１５０ｎｍ〜３００ｎｍの第２無機シロキサン膜１１５、５０ｎｍ〜２００ｎｍの第３ＳｉＯ_２膜１１６および第２反射防止膜１１７をこの順で形成し、さらにその上に所定の形状にパターニングされた第２フォトレジスト１１８を形成する。
【００４４】
その後、第２フォトレジスト１１８をマスクとして、第１ＳｉＣＮ膜１１２の上部に達するホールを形成した後、第２フォトレジスト１１８を除去し、形成したホール内に第２反射防止膜１１７を埋め込む。そしてその上に、配線溝エッチング用の第３フォトレジスト１４０を形成する（図８（ａ））。
【００４５】
次に、第３フォトレジスト１４０をマスクとして第３ＳｉＯ_２膜１１６および第２無機シロキサン膜１１５をドライエッチングし、配線溝を形成する（図８（ｂ））。
【００４６】
つづいて、配線溝エッチングとはドライエッチングガスを変えて、ホール底部の第１ＳｉＣＮ膜１１２を除去し（図９（ａ））、つづいて第２バリアメタル１１９および第２Ｃｕ膜１２０を成膜する（図９（ｂ））。第２バリアメタル１１９の材料は、第１バリアメタル１０７について説明したものと同様のものを用いることができる。
【００４７】
その後、ＣＭＰにより平坦化を行い、図１０のように第１Ｃｕ配線１０９および第２Ｃｕ配線１２１が連結した多層配線構造を得る。
【００４８】
次に、図４で示したのと同様のプロセスにより、第２Ｃｕ配線１２１表面にシリコンを導入し、シリコン変質層１２２を形成した後（図１１（ａ））、ＷＦ_６含有ガスに暴露することによって、シリコン変質層１２２をＳｉ含有タングステン膜１３２に転換する（図１１（ｂ））。つづいて、Ｓｉ含有タングステン膜１３２をマスクとして第３ＳｉＯ_２膜１１６および第２無機シロキサン膜１１５を除去し（図１２（ａ））、その後、基板全面に第２Ｌｏｗ−ｋ膜１２３を２００ｎｍ〜５００ｎｍで成膜する（図１２（ｂ））。第２Ｌｏｗ−ｋ膜１２３としては、第１Ｌｏｗ−ｋ膜１１１の例示として挙げたものを用いることができる。
【００４９】
つづいて基板表面をＣＭＰにより平坦化して図１３のような配線構造を得る。その後、Ｓｉ含有タングステン膜１３２上に第３ＳｉＣＮ膜１２４を成膜して、図１に示す配線構造を完成する。
【００５０】
本実施形態では、図４等に示すように、銅シリサイドからなるシリコン変質層１１０を形成した後、このシリコン変質層１１０にタングステン含有ガスに接触させ、Ｓｉ含有タングステン膜１３０を形成している。選択タングステンの成膜方法として、ＳｉＨ_４還元のほか、水素還元があるが、本実施形態では、Ｓｉ含有タングステン形成の前処理として銅膜へシリコンを導入している。こうすることにより、銅膜に対するタングステン含有膜成長の選択性が良好となる。また、膜中の銅がタングステンへ円滑に置き換わり、タングステン含有膜を安定的に形成することができる。
【００５１】
本実施形態によれば、いったん配線溝を犠牲膜中に形成した後、バリアメタルを成膜しているため、配線溝のエッチングガスやバリアメタルの成膜ガスが層間絶縁膜中に侵入することを防止できる。層間絶縁膜としてポーラス膜（多孔質膜）を採用する場合、こうした問題が顕著になるが、本実施形態によれば、かかる問題が有効に解決され、銅配線および層間絶縁膜を安定に作製することができる。
【００５２】
また本実施形態によれば、銅配線の上部に好適な形態でＳｉ含有タングステン膜が形成されるため、高品質の銅配線構造を歩留まりよく得ることができる。このＳｉ含有タングステン膜は、いったん銅をシリサイド化した後、銅をタングステンに置換する形で形成したものであるため、構造上銅の密封性に優れ、銅の酸化防止を抑制すると共に、絶縁膜中への銅の拡散を防止することができる。さらに、Ｓｉ含有タングステンがドライエッチング耐性に優れるため、ビアホール形成工程におけるホール内の汚染の問題が解消され、この点からも歩留まり向上に寄与する。以下、これらの点について、従来のプロセスと対比して説明する。
【００５３】
図１４および図１５に、従来技術の項で説明した特許文献１や特許文献２に記載されている選択めっき膜を設けた配線構造を示す。図１４はＣＭＰでリセス（バリアメタルの高さとＣｕの高さの段差が生じること）無しのＣＭＰの形状に無電解めっきを行った配線の断面図である。第１Ｃｕ配線１０９の底面および側面が第１バリアメタル１０７で覆われており、第１バリアメタル１０７および第１Ｃｕ配線１０９の表面に選択めっき膜１６０が形成されている。一方、図１５はＣＭＰでリセスが生じた場合に無電解めっきを成膜した配線の断面図である。ＣＭＰの条件の選択によりリセスの程度を調整することができる。図１５において、第１Ｃｕ配線１０９の表面に選択めっき膜１６０が形成されている。選択めっきは、無電解めっきプロセスにより作製することができ、通常、成膜前に触媒液を使用して行う。Ｃｕ用の触媒液はＣｕ表面に付着するように設計されているため、Ｃｕ上にのみ成膜がなされる。なお、バリアメタル膜の第１バリアメタル１０７上では、めっき膜は充分に密着しない。
【００５４】
ここで、たとえば、図１５で形成された構造を上記実施の形態に適用した場合、第１バリアメタル１０７と選択めっき膜１６０との間の密閉性が充分でないため、第１Ｌｏｗ−ｋ膜１１１の塗布・焼成で発生した水分が第１Ｃｕ配線１０９に浸入し、図１６に示すように銅の酸化領域１６２が発生する。
【００５５】
また、図１４や図１５に示す構造は、上記実施の形態のように絶縁膜を除去するプロセス以外のプロセスに適用した場合にも、配線の信頼性低下をもたらすことがある。図１７および図１８はこうした事情を説明する図である。これらは、図１７、図１８のようなマッシュルーム構造の選択めっき膜１６０が形成されると、その上に第１ＳｉＣＮ膜１１２を形成した場合、選択めっき膜１６０の端部に空隙１６４が形成される。この場合、後工程で２００℃〜４５０℃の範囲の熱処理が加わると、第１バリアメタル１０７、第１Ｃｕ配線１０９および選択めっき膜１６０の界面近傍でＣｕはみ出し部１６６が発生する（図１８）。
【００５６】
これに対し、上記実施の形態における図４のプロセスにより第１Ｃｕ配線１０９上部にＳｉ含有タングステン膜１３０を形成した場合、以上のような不具合が発生しない構造体が得られる（図１９）。すなわち、第１Ｃｕ配線１０９（図１９（ａ））上にシリコン変質層１１０を形成した後（図１９（ｂ））、これをＳｉ含有タングステン膜１３０に変換することにより、第１バリアメタル１０７およびＳｉ含有タングステン膜１３０によって第１Ｃｕ配線１０９を密閉した構造体が得られる（図１９（ｃ））。この配線構造では、図１４、図１５の構造で問題となるＣｕの密封性に優れ、銅のはみ出しを効果的に抑制することができる。
【００５７】
また、図１４や図１５に示す選択めっきプロセスでは、充分な選択性が得られず、層間絶縁膜上にメタルが付着することがあった。図４７はこうした状態を示す図であり、図中、第１ＳｉＯ_２膜１０４上に選択メタルくずれ５０６が付着している。
【００５８】
図２０はＬｏｗ−ｋ膜を塗布焼成し、その後メタルキャップマスクであるＳｉ含有タングステン膜１３０でＣＭＰをストップする。ここで、本実施形態で示したプロセスによれば、メタルキャップがＳｉ含有タングステン膜で構成されているため、ＣＭＰによるスクラッチ発生を効果的に抑制することができる。その理由は、従来例のようなＣｏ−Ｗ−ＰなどのＣｏをメインとした材料よりも膜硬度が高いからである。Ｗのバルクの硬度はビッカーズ硬度で３４３０ＭＮｍ^−２、それに対しＣｏのバルクの硬度は１０４３ＭＮｍ^−２と約３倍の硬さがあることでもわかる。その後、第１ＳｉＣＮ膜１１２を形成した状態を示す断面図である。また、図２１は、その後にプラズマＣＶＤによるＳｉＯ_２を形成した後の断面図である。これらの状態において、いずれもＣｕはみ出し不良は発生しない。またその後擬似的に４００℃程度の熱処理をかけてもＣｕはみ出し不良は発生しない。
【００５９】
さらに、本実施形態で示したプロセスによれば、メタルキャップの組成がシリコン濃度１０ａｔｍ％以下のＳｉ含有タングステンで構成されるため、ホールエッチングの際、ホール内のデポ物を低減することができる。図２１の状態から、図２２のようにビアホール１６０を形成するためのエッチングを行う場合、エッチングガスとして通常、フロロカーボン系ガスが用いられる。このとき、たとえば特許文献２記載のＣｏ−Ｗ−Ｐなどのコバルトが含有されるメタルキャップを使用した場合、図２３に示すように、エッチング後に蒸気圧の非常に高いコバルトの弗化物が１３４がビアホール１６０内に付着する。このデポ物は剥離しにくく、残った場合はビアの埋設不良が発生し、ビア歩留まりが大幅に低下してしまう。これに対して本実施形態のようにＳｉ含有タングステンを形成するプロセスでは、メタルキャップをアタックしても、そのメタル弗化物であるＷＦ_６またはＳｉＦ_４の蒸気圧が低く、エッチングデポ物がほとんど発生しない。このため、本実施形態によるプロセスでは、ビアホール内の清浄度を高めることができ、この点からもプロセスの歩留まりを向上させることができる。
【００６０】
（第２の実施の形態）
本実施形態は、シングルダマシン構造に本発明を適用した例である。以下、図面を参照して本実施形態に係るプロセスについて説明する。
【００６１】
はじめに、図２４（ａ）に示すように、第１Ｃｕ配線１０９上に第１ビアプラグ２０１が接続した構造体を作成する。すなわち、不図示のシリコン基板上に、ＳｉＯ_２膜１０１、第１Ｌｏｗ−ｋ膜１１１、第１ＳｉＣＮ膜１１２、第２ＳｉＯ_２膜１１３および第２ＳｉＣＮ膜１１４が積層してなる多層膜を形成し、この多層膜中に、第１Ｃｕ配線１０９およびその上に接続する第１ビアプラグ２０１が埋設された構造体を形成する。第１Ｃｕ配線１０９の上部には、Ｓｉ含有タングステン膜１３０が形成されている。Ｓｉ含有タングステン膜１３０の形成工程は、第１の実施の形態で既に説明したとおりである。
【００６２】
図２４（ａ）の状態から、第１の実施の形態における図４の工程と同様にして、第１ビアプラグ２０１表面にシリコンプラズマ処理を施してシリコン変質層２０２を形成し（図２４（ｂ））、つづいて、ＷＦ６含有ガスに暴露することによってシリコン変質層２０２をＳｉ含有タングステン膜２３０に転換する（図２４（ｃ））。
【００６３】
つづいて、第１ビアプラグ２０１の周囲の絶縁膜をエッチングにより除去し、図２５の状態とする。ここで、エッチングは、ドライエッチングおよびウェットエッチングのいずれを採用することも可能である。
【００６４】
次に、基板全面に第２Ｌｏｗ−ｋ膜２０３を形成し（図２６（ａ））、ＣＭＰによる平坦化を施すことにより図２６（ｂ）に示す構造を得る。
【００６５】
その後、第１の実施の形態における図４から図５に示す工程と同様にして、第２Ｃｕ配線２０４、第３選択タングステン膜２０５および第３Ｌｏｗ−ｋ膜２０６からなる上層配線層を形成する（図２７）。
【００６６】
本実施形態によれば、下層配線、ビアプラグおよび上層配線が接続した構造体において、比誘電率の高いエッチング阻止膜を設けない構造を実現することができる。すなわち、各配線および接続プラグを形成した後、いったん周囲の絶縁膜を除去し、次いで低誘電率膜を成膜するプロセスをとる為、配線およびプラグ形成工程に用いられたエッチング阻止膜を除去することができ、隣接配線間の寄生容量を効果的に低減することができる。また、下層配線とビアプラグとの間およびビアプラグと上層配線との間に、それぞれＳｉ含有タングステン膜が介在するため、ストレスマイグレーションおよびエレクトロマイグレーションに対する耐性が顕著に向上する。
【００６７】
（第３の実施の形態）
本実施形態では、シングルダマシン構造による多層配線構造の他の例を示す。まず、図２８に示すように、第１Ｃｕ配線１０９および第２Ｃｕビアプラグ膜３０４が、Ｓｉ含有タングステン膜１３０を介して接続した構造を形成する。第１Ｃｕ配線１０９は第１Ｌｏｗ−ｋ膜１１１中に設けられ、第２Ｃｕビアプラグ膜３０４は第１ＳｉＣＮ膜１１２、第１ＳｉＯＣ膜３０１および第２ＳｉＯ_２膜３０２からなる積層膜中に設けられている。
【００６８】
次に、図２９に示すように、第２Ｃｕビアプラグ膜３０４上に３０ｎｍ〜１００ｎｍの第３ＳｉＣＮ膜３０５、１５０ｎｍ〜３００ｎｍの第２無機シロキサン膜３０６および５０ｎｍ〜２００ｎｍの第３ＳｉＯ_２膜３０７を積層し、これらの積層膜中に配線溝を形成した後、既に説明したダマシンプロセスにより、第３バリアメタル膜３０８および第２Ｃｕ配線３０９を形成し、上層配線を作成する。
【００６９】
つづいて、第１の実施の形態における図４と同様のプロセスにより、第２Ｃｕ配線３０９の表面にシリコン変質層３１０を形成した後（図３０（ａ））、シリコン変質層３１０をＳｉ含有タングステン膜３２０に変換する。その後、第２Ｃｕ配線３０９の周囲の絶縁膜をエッチングにより除去し（図３１（ａ））、全面に第２Ｃｕ配線３０９を埋設するように第３Ｌｏｗ−ｋ膜３１１を形成する（図３１（ｂ））。最後に、図３２に示すように、シリコン含有タングステン膜３２０上に第３ＳｉＣＮ膜３１２を成膜し、下層配線および上層配線をビアプラグで接続した構造体を得る。
【００７０】
本実施形態によれば、比較的簡便な工程で、信頼性の高い銅配線構造を得ることができる。
【００７１】
（第４の実施の形態）
本実施形態では、配線の周囲に有機化合物からなる犠牲膜を形成し、これをエッチングにより除去した後、低誘電率膜を成膜することを経るものである。まず、図３３に示すように、不図示のシリコン基板上に下層膜４０１、第０ＳｉＣＮ膜４０２、第１有機ポリマー４０３および第１ＳｉＯ_２４０４をこの順で積層する。第１有機ポリマー４０３は、例えばＭＳＱ（メチルシルセスキオキサン）、ＢＣＢ（ベンゾシクロブテン）、ＳｉＬＫ（登録商標）、ＰＡＥ（ポリアリルエーテル）等を用いることができる。
【００７２】
つづいて、図３４（ａ）に示すように、ダマシン銅配線を形成する。まず、図３３における第０ＳｉＣＮ膜４０２、第１有機ポリマー４０３および第１ＳｉＯ_２４０４からなる積層膜を選択的にドライエッチングし、配線溝を形成する。ドライエッチングは、水素または水素／窒素混合ガス等の還元性ガスを用いたプラズマエッチングによることが好ましい。配線溝を形成後、すでに述べたダマシンプロセスにより第１バリアメタル４０７および第１Ｃｕ配線４１０からなる配線を形成する。以上により図３４（ａ）に示す状態となる。
【００７３】
次に、第１の実施の形態における図４のプロセスと同様にして、第１Ｃｕ配線４１０の表面にシリコン変質層４１１を形成し（図３４（ｂ））、次いでシリコン変質層４１１をＳｉ含有タングステン膜４４０に転換する（図３４（ｃ））。その後、配線周囲の絶縁膜をエッチングにより除去する（図３５（ａ））。この絶縁膜は有機ポリマーにより構成されているため、酸素を含むエッチングガスを用いたドライエッチングにより容易に犠牲膜を除去することができる。その後、図３５（ｂ）に示すように第１Ｌｏｗ−ｋ膜４１２を埋設する。
【００７４】
つづいて第１Ｃｕ配線４１０上にビアプラグおよび上層配線を形成する工程について説明する。まず図３６に示すように、第１Ｃｕ配線４１０の上部に、第１ＳｉＣＮ膜４１３、第１ＳｉＯＣ膜４１４、第２有機ポリマー膜４１５、第２ＳｉＯ_２膜４１６、第１ＳｉＮ膜４１７および第２反射防止膜４１８をこの順で積層し、さらにその上に、所定の形状にパターニングされた第２フォトレジスト４１９を形成する。この第２フォトレジスト４１９をマスクとしてドライエッチングを行い、図３７のように、第１ＳｉＮ膜４１７を開口する。次に図３８（ａ）に示すように、第１ＳｉＮ膜４１７の開口部を埋め込むように第３反射防止膜４２０を形成し、つづいてその上にホールエッチング用の第３フォトレジスト４２１を形成する。
【００７５】
次に第３フォトレジスト４２１をマスクとして、第２ＳｉＯ_２膜４１６、第２有機ポリマー膜４１５、第１ＳｉＯＣ膜４１４をドライエッチングし、第１ＳｉＣＮ膜４１３の上面に到達するビアホールを形成する。その後、第３フォトレジスト４２１および第３反射防止膜４２０を除去し、図３８（ｂ）に示す構造を得る。
【００７６】
つづいて、第１ＳｉＮ膜４１７をマスクとしてドライエッチングを行い、第２有機ポリマー膜４１５および第２ＳｉＯ_２膜４１６を選択的に除去して図３９（ａ）に示す配線溝を形成する。さらにドライエッチングを進めて第１ＳｉＯＮ膜４１３を除去し図３９（ｂ）の状態とした後、図４０のように基板全面に第２バリアメタル４２２を成膜する。第２バリアメタル４２２は、例えばＡＬＤによる成膜が望ましい。
【００７７】
その後、全面に第２Ｃｕ４２３を形成し（図４１（ａ））、ＣＭＰにより第２Ｃｕ配線４２４を形成する（図４１（ｂ））。そして、図４に示したのと同様の工程により、シリコン変質部４２５を形成し（図４２（ａ））、シリコン変質部４２５をＳｉ含有タングステン膜４２８に変換する（図４２（ｂ））。その後、第２バリアメタル４２２の周囲の絶縁膜をエッチングにより除去する（図４２（ｃ））。つづいて、第２Ｃｕ配線４２４を埋め込むように基板全面に第２Ｌｏｗ−ｋ膜４２６を形成した後、ＣＭＰにより平坦化し、その上に第２ＳｉＣＮ膜４２７を成膜する（図４３（ａ）、（ｂ））。以上により下層配線および上層配線がビアプラグで接続した構造の配線構造が得られる。
【００７８】
本実施形態によれば、銅配線の上部に好適な形態でＳｉ含有タングステン膜が形成されるため、高品質の銅配線構造を歩留まりよく得ることができる。このＳｉ含有タングステン膜は、いったん銅をシリサイド化した後、銅をタングステンに置換する形で形成したものであるため、構造上銅の密封性に優れ、銅の酸化防止を抑制すると共に、絶縁膜中への銅の拡散を防止することができる。さらに、Ｓｉ含有タングステンがドライエッチング耐性に優れるため、ビアホール形成工程におけるホール内の汚染の問題が解消され、この点からも歩留まり向上に寄与する。
【００７９】
（第５の実施の形態）
第１の実施の形態の図４（ｃ）〜図５（ｂ）の工程において、絶縁膜のエッチバックをドライエッチングにより行い、エッチング条件を適宜に選択することにより、銅配線の側面両側にサイドウォールを設けた構造の配線構造を得ることができる。
サイドウォールを安定に形成する方法として、ＣＨ_２Ｆ_２＋Ｏ_２＋Ａｒ等を用いバイアスをかけたエッチングを行う方法が有効である。また、このガスに限らず、ドライエッチングでバイアスをかけた異方性エッチングを行うと、上記と良好なサイドウォール形状が得られる。すなわち、サイドウォールの幅が、金属膜底部において、金属膜上部よりも幅広に形成されたサイドウォールを得ることができる。サイドウォール形状のコントロールは、ガス種、バイアス条件により、制御できる。ＣＦ_４＋Ｏ_２ガスのようにＨがなくＦが多いガスケミストリーではサイドウォール巾が小さく、ＣＨ_２Ｆ_２＋Ｏ_２＋ＡｒガスのようにＦが少なくＨが多いガスケミストリーではサイドウォール巾が大きくできる。またバイアスをかけないラジカルなプラズマ条件では、サイドウォールを形成しない条件が可能である。
【００８０】
図４４は、そうした配線構造の一例である。図４４中、第１Ｃｕ配線１０９の側壁に、ＳｉＣＮ膜１０２、第１無機シロキサン膜１０３および第１ＳｉＯ_２膜１０４からなるサイドウォールが形成されている。そして、これらの周囲には、サイドウォールを構成する絶縁膜よりも低い比誘電率を有する第１Ｌｏｗ−ｋ膜１１１が形成されている。サイドウォールは、第１Ｃｕ配線１０９の底部において、第１Ｃｕ配線１０９の上部よりも幅広に形成されている。サイドウォール幅は１０ｎ〜５０ｎｍのレベルで形成できる。このため、第１Ｃｕ配線１０９周辺の電界集中を緩和し、優れたＴＤＤＢ耐性をもつ配線構造とすることができる。その理由は、ＴＤＤＢ耐性のある非ポーラス膜の比率が大きくなり、また、メタルの角部分の電界緩和ができることによるものと考えられる。また、さらに多層化時の組立でのボンディング耐性を向上することができる。サイドウォール巾が大きくなることで機械的強度のある非ポーラス膜が配線を保護するためである。
【００８１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形が可能なこと、各実施の形態で示したプロセスや構成を適宜組み合わせることができること、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８２】
たとえば、上記実施の形態では銅配線を例に挙げて説明したが、銅以外の金属を含む合金からなる配線であってもよい。また、デュアルダマシンプロセスは、実施の形態で述べたビアファースト法、トレンチファースト法のほか、ミドルファースト法等、種々の方法を採用することができる。
また、図４に示すシリコン導入およびタングステン置換のプロセスは、次のようにすることもできる。すなわち、はじめに金属膜にシリコンを導入してシリコン含有金属膜を形成する第一工程の後、その膜上に、シリコンを含むタングステン膜を形成する、あるいは、シリコンをほとんど含まないタングステン膜を形成する第二工程を実施する手順としてもよい。このような構造によっても金属膜の封止効果が得られ、配線間絶縁膜の損傷および金属膜の損傷を有効に抑制できる。
【００８３】
【発明の効果】
以上説明したように本発明によれば、半導体装置の層間絶縁膜の劣化を抑制するとともに、配線やプラグ等を構成する金属膜の劣化を抑制し、高い信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】実施の形態に係る配線構造の断面図である。
【図２】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図５】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図６】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図７】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図８】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図９】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図１０】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図１１】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図１２】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図１３】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図１４】選択めっき膜を形成した配線構造の断面図である。
【図１５】選択めっき膜を形成した配線構造の断面図である。
【図１６】選択めっき膜を形成した配線構造の断面図である。
【図１７】選択めっき膜を形成した配線構造の断面図である。
【図１８】選択めっき膜を形成した配線構造の断面図である。
【図１９】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２０】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２１】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２２】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２３】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２４】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２５】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２６】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２７】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２８】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図２９】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３０】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３１】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３２】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３３】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３４】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３５】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３６】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３７】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３８】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図３９】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４０】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４１】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４２】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４３】実施の形態に係る配線構造の製造方法を示す工程断面図である。
【図４４】サイドウォールを設けた配線構造を示す工程断面図である。
【図４５】従来の配線構造の製造方法を示す工程断面図である。
【図４６】従来の配線構造の製造方法を示す工程断面図である。
【図４７】従来の配線構造の製造方法を示す工程断面図である。
【図４８】各種絶縁膜のウエットエッチング速度を示す図である。
【符号の説明】
１０１ ＳｉＯ_２膜
１０２ ＳｉＣＮ膜
１０３ 第１無機シロキサン膜
１０４ 第１ＳｉＯ_２膜
１０５ 反射防止膜
１０６ 第１フォトレジスト
１０７ 第１バリアメタル
１０８ 第１Ｃｕ
１０９ 第１Ｃｕ配線
１１０ シリコン変質層
１１１ 第１Ｌｏｗ−ｋ膜
１１２ 第１ＳｉＣＮ膜
１１３ 第２ＳｉＯ_２膜
１１４ 第２ＳｉＣＮ膜
１１５ 第２無機シロキサン膜
１１６ 第３ＳｉＯ_２膜
１１７ 第２反射防止膜
１１８ 第２フォトレジスト
１１９ 第２バリアメタル
１２０ 第２Ｃｕ膜
１２１ 第２Ｃｕ配線
１２１ａ ビアプラグ
１２１ｂ 第２Ｃｕ配線
１２２ シリコン変質層
１２３ 第２Ｌｏｗ−ｋ膜
１２４ 第３ＳｉＣＮ膜
１３０ Ｓｉ含有タングステン膜
１３２ Ｓｉ含有タングステン膜
１３４ Ｃｏの弗化物
１４０ 第３フォトレジスト
１６０ 選択めっき膜
１６２ 酸化領域
１６４ 空隙
１６６ Ｃｕはみ出し部
１７０ ビアホール
２０１ 第１ビアプラグ
２０２ シリコン変質層
２０３ 第２Ｌｏｗ−ｋ膜
２０４ 第２Ｃｕ配線
２０５ 第３選択タングステン膜
２０６ 第３Ｌｏｗ−ｋ膜
２３０ Ｓｉ含有タングステン膜
３０１ 第１ＳｉＯＣ膜
３０２ 第２ＳｉＯ_２膜
３０３ 第２バリアメタル
３０４ 第２Ｃｕビアプラグ膜
３０５ 第３ＳｉＣＮ膜
３０６ 第２無機シロキサン膜
３０７ 第３ＳｉＯ_２膜
３０８ 第３バリアメタル膜
３０９ 第２Ｃｕ配線
３１０ シリコン変質層
３１１ 第３Ｌｏｗ−ｋ膜
３１２ 第３ＳｉＣＮ膜
３２０ Ｓｉ含有タングステン膜
４０１ 下層膜
４０２ 第０ＳｉＣＮ膜
４０３ 第１有機ポリマー
４０４ 第１ＳｉＯ_２
４０７ 第１バリアメタル
４１０ 第１Ｃｕ配線
４１１ シリコン変質層
４１２ 第１Ｌｏｗ−ｋ膜
４１３ 第１ＳｉＣＮ膜
４１４ 第１ＳｉＯＣ膜
４１５ 第２有機ポリマー膜
４１６ 第２ＳｉＯ_２膜
４１７ 第１ＳｉＮ膜
４１８ 第２反射防止膜
４１９ 第２フォトレジスト
４２０ 第３反射防止膜
４２１ 第３フォトレジスト
４２２ 第２バリアメタル
４２３ 第２Ｃｕ
４２４ 第２Ｃｕ配線
４２５ シリコン変質部
４２６ 第２Ｌｏｗ−ｋ膜
４２７ 第２ＳｉＣＮ膜
４２８ Ｓｉ含有タングステン膜
４４０ Ｓｉ含有タングステン膜
５０１ 劣化層
５０２ 層間膜ボイド
５０３ Ｃｕ膜はみだし
５０６ 選択メタルくずれ

Claims (25)

1. 半導体基板上に犠牲膜を形成する工程と、
   該犠牲膜中に金属膜を形成する工程と、
   前記金属膜の表面を改質して保護層を形成する工程と、
   前記保護層をマスクとして前記犠牲膜をエッチバックする工程と、
   前記金属膜を覆うように絶縁膜を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記絶縁膜を形成する工程の後、前記保護層をストッパー膜として前記絶縁膜を化学的機械研磨する工程とを含むことを特徴とする半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、前記犠牲膜を選択的に除去して凹部を形成した後、該凹部の側面および底面にバリアメタル膜を形成し、該バリアメタル膜上に前記金属膜を形成することを特徴とする半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記半導体基板上にエッチング阻止膜を形成する工程をさらに含み、
   該エッチング阻止膜上に前記犠牲膜を形成した後、前記エッチング阻止膜が露出するまで前記犠牲膜を選択的に除去して前記凹部を形成し、
   前記保護層をマスクとして前記犠牲膜をエッチバックした後、前記エッチング阻止膜を除去し、次いで前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
5. 請求項１乃至４いずれかに記載の半導体装置の製造方法において、
   前記保護層を形成する工程は、前記金属膜の表面に、前記金属膜を構成する金属とは異なる異種元素を導入する工程を含むことを特徴とする半導体装置の製造方法。
6. 請求項５に記載の半導体装置の製造方法において、
   前記異種元素を導入する工程の後、前記金属膜を構成する金属を、該金属と異なる異種金属に置換する工程をさらに含むことを特徴とする半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法において、
   前記金属膜を前記異種金属に置換する工程は、フッ化タングステンを含む雰囲気中に前記金属膜の表面を曝すことを特徴とする半導体装置の製造方法。
8. 請求項５乃至７いずれかに記載の半導体装置の製造方法において、前記異種元素はシリコンであることを特徴とする半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、前記異種元素を導入する工程は、シリコン含有化合物ガスに前記金属膜を曝す工程を含むことを特徴とする半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、前記シリコン含有化合物ガスに前記金属膜を曝す工程の前に、前記金属膜の表面に対して水素含有化合物ガスを含むプラズマ処理を行うことを特徴とする半導体装置の製造方法。
11. 請求項５乃至１０いずれかに記載の半導体装置の製造方法において、前記異種元素を導入する工程は、前記異種元素と前記金属膜を構成する金属との合金を形成する工程を含むことを特徴とする半導体装置の製造方法。
12. 請求項１乃至１１いずれかに記載の半導体装置の製造方法において、
    前記金属膜は銅膜または銅を主成分とする膜であることを特徴とする半導体装置の製造方法。
13. 請求項１乃至１２いずれかに記載の半導体装置の製造方法において、
    前記犠牲膜をエッチバックする工程は、薬液を用いて前記犠牲膜をウエットエッチングする工程を含むことを特徴とする半導体装置の製造方法。
14. 請求項１乃至１２いずれかに記載の半導体装置の製造方法において、
    前記犠牲膜をエッチバックする工程は、前記犠牲膜をドライエッチングする工程を含むことを特徴とする半導体装置の製造方法。
15. 請求項１４に記載の半導体装置の製造方法において、
    前記犠牲膜をドライエッチングする際、前記金属膜の側壁に前記犠牲膜を残存させてサイドウォールを形成することを特徴とする半導体装置の製造方法。
16. 請求項１５に記載の半導体装置の製造方法において、
    前記サイドウォールは、前記金属膜底部において、前記金属膜上部よりも幅広に形成されていることを特徴とする半導体装置の製造方法。
17. 請求項１乃至１６いずれかに記載の半導体装置の製造方法において、
    前記金属膜は、金属配線またはビアプラグを構成することを特徴とする半導体装置の製造方法。
18. 請求項１乃至１７いずれかに記載の半導体装置の製造方法において、
    前記絶縁膜はポーラス膜であることを特徴とする半導体装置の製造方法。
19. 半導体基板と、該半導体基板上に形成された絶縁膜と、該絶縁膜中に埋設された金属膜と、該金属膜の底面および側面を覆うバリアメタル膜とを備え、
    前記金属膜の表面に、前記金属膜の構成金属と該構成金属以外の金属元素とを含む金属化合物膜が設けられ、
    前記バリアメタル膜は、前記金属膜および前記金属化合物膜の側面に接して形成されていることを特徴とする半導体装置。
20. 請求項１９に記載の半導体装置において、
    前記金属化合物膜は、さらにシリコンを含むことを特徴とする半導体装置。
21. 請求項１９または２０に記載の半導体装置において、
    前記金属元素はタングステンであることを特徴とする半導体装置。
22. 請求項１９乃至２１いずれかに記載の半導体装置において、
    前記金属化合物膜は、銅、タングステンおよびシリコンを含む膜であることを特徴とする半導体装置。
23. 請求項１９乃至２２いずれかに記載の半導体装置において、
    前記金属化合物膜上に、さらにタングステン膜またはＳｉ含有タングステン膜が形成されたことを特徴とする半導体装置。
24. 半導体基板と、該半導体基板上に形成された第一の絶縁膜と、該第一の絶縁膜中に埋設された金属膜と、該金属膜の側面に設けられ、前記第一の絶縁膜とは異なる第二の絶縁膜からなるサイドウォールとを備え、前記サイドウォールの幅が、前記金属膜底部において、前記金属膜上部よりも幅広に形成されていることを特徴とする半導体装置。
25. 請求項２４に記載の半導体装置において、
    前記第一の絶縁膜は前記第二の絶縁膜よりも低い比誘電率を有することを特徴とする半導体装置。

Images