JP2005150681A - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法 Download PDFInfo
- Publication number
- JP2005150681A JP2005150681A JP2004190766A JP2004190766A JP2005150681A JP 2005150681 A JP2005150681 A JP 2005150681A JP 2004190766 A JP2004190766 A JP 2004190766A JP 2004190766 A JP2004190766 A JP 2004190766A JP 2005150681 A JP2005150681 A JP 2005150681A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sacrificial oxide
- oxide film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000007769 metal material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910008486 TiSix Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
【課題】半導体素子の高集積化によって発生する金属配線の信頼性の低下を防止することが可能な半導体素子の金属配線形成方法を提供する。
【解決手段】下部構造が形成された半導体基板に第１絶縁膜、エッチング停止膜及び第２絶縁膜を順次形成する段階と、前記形成された結果物の第２絶縁膜、エッチング停止膜及び第１絶縁膜をパターニングし、互いに異なる地点で前記下部構造が露出する多数のビアホールを形成し、前記形成された結果物の第２絶縁膜及びエッチング停止膜をさらにパターニングして、前記多数のビアホールの上方にそれぞれ対応して多数のトレンチパターンを形成する段階と、前記形成された多数のビアホール及びトレンチパターンに金属物質を埋め込んで多数のビア及びトレンチを形成する段階と、前記第２絶縁膜を除去する工程を行う段階と、前記除去された第２絶縁膜を含んだ結果物の全面に第３絶縁膜を形成する段階とを含む。
【選択図】図４
【解決手段】下部構造が形成された半導体基板に第１絶縁膜、エッチング停止膜及び第２絶縁膜を順次形成する段階と、前記形成された結果物の第２絶縁膜、エッチング停止膜及び第１絶縁膜をパターニングし、互いに異なる地点で前記下部構造が露出する多数のビアホールを形成し、前記形成された結果物の第２絶縁膜及びエッチング停止膜をさらにパターニングして、前記多数のビアホールの上方にそれぞれ対応して多数のトレンチパターンを形成する段階と、前記形成された多数のビアホール及びトレンチパターンに金属物質を埋め込んで多数のビア及びトレンチを形成する段階と、前記第２絶縁膜を除去する工程を行う段階と、前記除去された第２絶縁膜を含んだ結果物の全面に第３絶縁膜を形成する段階とを含む。
【選択図】図４
Description
本発明は、半導体素子の製造方法に係り、さらに詳しくは、ダマシン工程によって形成する半導体素子の金属配線形成方法に関する。
最近、ダマシン工程による金属配線形成工程は、半導体素子の高集積化によって金属配線に対し絶縁膜の確保が難しくなるにつれて、金属配線間の短絡、すなわちクロストーク(crosstalk)の発生を増加させる。言い換えれば、トレンチパターン形成による金属配線形成工程時に同一ピッチ（pitch）で金属配線に対し一定の割合以上の絶縁膜を確保することが重要であるが、既存のフォトエッチング工程、金属物質の埋込前に行う洗浄工程及び金属物質の埋込後に行う平坦化工程などの工程によって、絶縁膜が過度に除去され、所望の絶縁膜の幅がさらに狭くなる。
従って、このような構造で形成された絶縁膜によって定義されるトレンチパターンには金属物質を埋め込んで金属配線を形成するが、この金属配線は隣り合った金属配線間の間隔が狭くなり、金属配線相互間の撹乱、すなわちクロストークの発生が頻繁になって金属配線の信頼性を低下させるという問題点がある。
本発明は、かかる問題点を解決するためのもので、その目的は、半導体素子の高集積化によって発生する金属配線の信頼性の低下を防止することが可能な半導体素子の金属配線形成方法を提供することにある。
上記目的を達成するための本発明は、下部構造が形成された半導体基板に第１絶縁膜、エッチング停止膜及び 犠牲酸化膜を順次形成する段階と、前記形成された結果物の 犠牲酸化膜、エッチング停止膜及び第１絶縁膜をパターニングし、互いに異なる地点で前記下部構造が露出する多数のビアホールを形成し、前記形成された結果物の犠牲酸化膜及びエッチング停止膜をさらにパターニングして、前記多数のビアホールの上方にそれぞれ対応して多数のトレンチパターンを形成する段階と、前記形成された多数のビアホール及びトレンチパターンに金属物質を埋め込んで多数のビア及びトレンチを形成する段階と、前記犠牲酸化膜を除去する工程を行う段階と、前記犠牲酸化膜が除去された 結果物の全面に 第2絶縁膜 を形成する段階とを含む。
前記犠牲酸化膜を除去する工程は、前記形成されたトレンチの幅及び厚さを減らし且つ前記エッチング停止膜の厚さも減少させるために行うことが好ましい。
前記犠牲酸化膜を除去する工程は、ウェットディップ(wet dip)工程又はドライエッチング工程のいずれか一つを行うことが好ましい。
前記ウェットディップ工程は、ＢＯＥ（２０：１〜３００：１）、ＨＦ（５０：１〜１００：１）又はＢＯＥとＨＦの混合液のいずれか一つを使用して前記犠牲酸化膜を除去した後、前記トレンチに埋め込まれた金属物質を一定の厚さ減少させる適切なエッチング液を使用することが好ましい。
前記ドライエッチング工程は、Ｃ５Ｆ８＋Ｏ２／ＣＦ４＋ＣＨ２Ｆ２／ＣＨＦ３＋Ｏ２の組み合せで前記犠牲酸化膜を除去した後、前記トレンチに埋め込まれた金属物質を一定の厚さ減少させる適切なエッチングガスを使用することが好ましい。
前記犠牲酸化膜はＳｉＯ２、ＢＰＳＧ膜、ＰＳＧ膜、ＦＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＰＥ−ＳｉＨ４膜、ＨＤＰ ＵＳＧ膜、ＨＤＰ ＰＳＧ膜、ＡＰＬ酸化膜のいずれか一つであることが好ましい。
前記エッチング停止膜はシリコン窒化膜（ＳｉＮ）、ＳｉＯＮ膜のいずれか一つであることが好ましい。
前記第2絶縁膜は３以下のｋを有する誘電膜質で形成することが好ましい。
本発明は、前記犠牲酸化膜にトレンチパターンを形成した後、犠牲酸化膜除去工程を行って、犠牲酸化膜の除去だけでなく、金属配線の所定の幅及び厚さのエッチングやエッチング停止膜の所定厚さのエッチングによって、金属配線間は広くなった幅を有し、前記広くなった幅を有する金属配線間に低誘電膜質を形成することにより、隣り合った金属配線間の相互間の撹乱、すなわちクロストークの発生を抑制し、金属配線の信頼性を向上させることができるという効果がある。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における膜の厚さなどはより明確な説明を強調するために誇張されることもあり、図面上において、同一の符号で表示された要素は同一の要素を意味する。また、ある膜が他の膜又は半導体基板の「上」にある或いは接触していると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。
図１〜図５は本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するための断面図である。
図１を参照すると、トランジスタのような下部構造を有する半導体基板１０上に第１絶縁膜１２、エッチング停止膜１４、犠牲酸化膜１６を順次形成する。前記犠牲酸化膜１６は、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ膜、ＰＳＧ膜、ＦＳＧ膜、ＰＥ−ＴＥＯＳ膜、Ｐｅ−ＳｉＨ４膜、ＨＤＰ ＵＳＧ膜、ＨＤＰ ＰＳＧ膜、ＡＰＬ酸化膜のような酸化膜であって、２０００〜４０００Å程度の厚さとする。前記エッチング停止膜１４は、シリコン窒化膜ＳｉＮ、ＳｉＯＮ膜のような窒化膜であって、３００〜１０００Å程度の厚さとする。前記犠牲酸化膜１６は以後の工程によって除去される膜質なので、この膜の除去が容易な膜質を使用することが好ましい。
図２を参照すると、前記半導体基板（図示せず）に形成された下部構造が露出するようにするためデュアルダマシン工程を行い、ビアホールＶＨ及びトレンチパターンＴＰを形成する。すなわち、前記半導体基板（図示せず）に形成された犠牲酸化膜１６上にビアホールを定義する第１フォトレジストパターン（図示せず）を形成し、このフォトレジストパターン（図示せず）をエッチングマスクとして犠牲酸化膜１６、エッチング停止膜１４、第１絶縁膜１２までエッチングして下部構造が露出するようにビアホールＶＨを形成し、第１フォトレジストパターン（図示せず）を除去する。前記ビアホールＶＨが形成された結果物の犠牲酸化膜１６上に、トレンチパターンを定義する第２フォトレジストパターン（図示せず）を形成した後、これをエッチングマスクとして犠牲酸化膜1６、エッチング停止膜１４までのみエッチングしてトレンチパターンＴＰを形成し、第２フォトレジストパターン（図示せず）を除去する。
図３を参照すると、前記ビアホールＶＨ及びトレンチパターンＴＰを含んだ半導体基板の全面に拡散防止膜（図示せず）及び銅シード層のような金属シード層（図示せず）を順次形成した後、電気メッキ工程によって銅層のような金属層（図示せず）を形成する。この形成された金属層（図示せず）に犠牲酸化膜１６が露出するまで平坦化工程を行い、ビアホールＶＨ及びトレンチパターンＴＰの内部にのみ金属層２２が埋め込まれるようにすることにより、ビアＶ及び第１トレンチＴ１の形成を完了する。前記金属層は銅Ｃｕ以外にＷ、ＴｉＳｉｘ、ＴｉＮ、Ａｌのような金属を使用することができる。
図４を参照すると、前記ビアＶ及び第１トレンチＴ１の形成を完了した後、ウェットディップ工程又はドライエッチング工程を行う。この工程によって犠牲酸化膜１６が除去されるとともに、第１トレンチＴ１の表面と側面が多少除去されて第２トレンチＴ２を形成する。
前記工程によって第１トレンチＴ１より幅（図３のｃ１）と厚さ（図３のｂ１）が除去されて第２トレンチ（Ｔ２；第２トレンチの幅はｃ１−γ、厚さはｂ１−β）が形成されることにより、第２トレンチＴ２と隣接した第２トレンチＴ２間の幅（第１トレンチ間の幅は図３のａ１、第２トレンチ間の幅はａ１＋α）が増加し、トレンチ相互間の撹乱、すなわちクロストーク(crosstalk)の発生を抑制することができる。また、前記工程によってエッチング停止膜１４の所定の深さのみエッチング（エッチング工程以前のエッチング膜１４は図３のｄ１、エッチング工程によって所定の深さ除去されたエッチング停止膜１４はｄ１−δ）され、前記第２トレンチＴ２相互間の撹乱、すなわちクロストーク発生が抑制される効果をさらに有するとともに、下部の第１絶縁膜１２に対してはエッチングされることを防止することができる。一方、前記犠牲酸化膜の除去及び第２トレンチの形成工程の際に、前記エッチング停止膜１４は全て除去されても構わない。
前記ウェットディップ工程は、ＢＯＥ（２０：１〜３００：１）、ＨＦ（５０：１〜１００：１）を単独で或いは２つ混合して使用して酸化膜を除去した後、トレンチＴ１に埋め込まれた金属物質を一定の厚さ減少させるための適切なエッチング液を使用する。
本発明の一実施例では、銅物質を除去するエッチング液、すなわち２０〜５００：１の割合で混合されたＨＮＯ３又はＨ２ＳＯ４を使用する。また、銅Ｃｕ以外の金属物質、すなわちＷ、ＴｉＳｉｘ、ＴｉＮ、Ａｌのような物質がトレンチに埋め込まれる際に、それに適したエッチング液を使用することができる。
また、前記ドライエッチング工程は、Ｃ５Ｆ８＋Ｏ２／ＣＦ４＋ＣＨ２Ｆ２／ＣＨＦ３＋Ｏ２の組み合せで酸化膜を除去した後、トレンチＴ１に埋め込まれた金属物質を一定の厚さ減少させるために適切なエッチングガスを使用する。
本発明の一実施例では、銅物質を除去するエッチングガス、すなわちＦ又はＣｌ基が含まれたガスを使用する。また、銅Ｃｕ以外の金属物質、すなわちＷ、ＴｉＳｉｘ、ＴｉＮ、Ａｌのような物質がトレンチに埋め込まれる際に、それに適したエッチングガスを使用することができる。
図５を参照すると、前記形成された結果物に、低誘電膜質で形成された第２絶縁膜１８を形成する。前記結果物の全面に形成される第２絶縁膜１８は、前記隣接した第２トレンチＴ２間を絶縁させる金属層間絶縁膜(Inter metal dielectric)としての役割を行うが、前記低誘電膜質（３以下のｋを有する誘電膜質）で形成される第２絶縁膜１８は、ＰＥＣＶＤ、ＡＰＣＶＤ等の方式で形成することが好ましい。前記低誘電膜質で形成される第２絶縁膜としてトレンチ間の層間絶縁膜を形成することは、金属配線間のキャパシタンスを減少させるためである。
前記第２絶縁膜１８をパターニングして、下部の第２トレンチＴ２に連結されるコンタクト（図示せず）を形成した後、金属物質を埋め込んで金属コンタクト（図示せず）を形成する工程がさらに進行できる。
付加的な説明を追加すると、前記クロストークの発生抑制は、金属配線間の相互間の幅を増加させ且つ金属配線の高さを低くすれば可能である。従って、前記犠牲酸化膜の除去によって金属配線の幅と厚さが減少する。さらに、エッチング停止膜の除去によってクロストークの発生を抑制する低誘電体膜質が後でさらに形成できるため、エッチング停止膜の除去もクロストーク発生を抑制する効果をもつ。
本発明によれば、前記犠牲酸化膜にトレンチパターンを形成した後、犠牲酸化膜の除去工程を行って、犠牲酸化膜の除去だけでなく、金属配線の所定の幅及び厚さのエッチングやエッチング停止膜の所定の厚さのエッチングにより、金属配線間は広くなった幅を有し、前記広くなった幅を有する金属配線の間に低誘電膜質を形成することにより、隣り合った金属配線間の相互間の撹乱、すなわちクロストークの発生を抑制し、金属配線の信頼性を向上させることができる。
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲内で変形又は変更が可能なのは本発明の属する分野で通常の知識を有する者には明らかなことであり、そのような変形又は変更は本発明の特許請求の範囲に属する。
１２ 第１絶縁膜
１４ エッチング停止膜
１６ 犠牲酸化膜
Ｖ ビア
Ｔ１ 第１トレンチ
Ｔ２ 第２トレンチ
１８ 第２絶縁膜
１４ エッチング停止膜
１６ 犠牲酸化膜
Ｖ ビア
Ｔ１ 第１トレンチ
Ｔ２ 第２トレンチ
１８ 第２絶縁膜
Claims (8)
- 下部構造の形成された半導体基板に第１絶縁膜、エッチング停止膜及び犠牲酸化膜を順次形成する段階と、
前記形成された結果物の犠牲酸化膜、エッチング停止膜及び第１絶縁膜をパターニングし、互いに異なる地点で前記下部構造が露出する多数のビアホールを形成し、前記形成された結果物の犠牲酸化膜及びエッチング停止膜をさらにパターニングして、前記多数のビアホールの上方にそれぞれ対応して多数のトレンチパターンを形成する段階と、
前記形成された多数のビアホール及びトレンチパターンに金属物質を埋め込んで多数のビア及びトレンチを形成する段階と、
前記犠牲酸化膜を除去する工程を行う段階と、
前記犠牲酸化膜が除去された 結果物の全面に 第2絶縁膜 を形成する段階とを含む半導体素子の金属配線形成方法。 - 前記犠牲酸化膜を除去する工程は、前記形成されたトレンチの幅及び厚さを減らし且つ前記エッチング停止膜の厚さも減少させるために行うことを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記犠牲酸化膜を除去する工程はウェットディップ工程又はドライエッチング工程のいずれか一つを行うことを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記ウェットディップ工程は、ＢＯＥ（２０：１〜３００：１）、ＨＦ（５０：１〜１００：１）又はＢＯＥとＨＦの混合液のいずれか一つを使用して前記第犠牲酸化膜を除去した後、前記トレンチに埋め込まれた金属物質を一定の厚さ減少させる適切なエッチング液を使用することを特徴とする請求項３記載の半導体素子の金属配線形成方法。
- 前記ドライエッチング工程は、Ｃ５Ｆ８＋Ｏ２／ＣＦ４＋ＣＨ２Ｆ２／ＣＨＦ３＋Ｏ２の組み合せで前記犠牲酸化膜を除去した後、前記トレンチに埋め込まれた金属物質を一定の厚さ減少させる適切なエッチングガスを使用することを特徴とする請求項３記載の半導体素子の金属配線形成方法。
- 前記犠牲酸化膜は、ＳｉＯ２、ＢＰＳＧ膜、ＰＳＧ膜、ＦＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＰＥ−ＳｉＨ４膜、ＨＤＰ ＵＳＧ膜、ＨＤＰ ＰＳＧ膜、ＡＰＬ酸化膜のいずれか一つであることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記エッチング停止膜はシリコン窒化膜（ＳｉＮ）、ＳｉＯＮ膜のいずれか一つであることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記第２絶縁膜は３以下のｋを有する誘電膜質で形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0079422A KR100538379B1 (ko) | 2003-11-11 | 2003-11-11 | 반도체 소자의 금속배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005150681A true JP2005150681A (ja) | 2005-06-09 |
Family
ID=34545835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004190766A Pending JP2005150681A (ja) | 2003-11-11 | 2004-06-29 | 半導体素子の金属配線形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958289B2 (ja) |
| JP (1) | JP2005150681A (ja) |
| KR (1) | KR100538379B1 (ja) |
| CN (1) | CN1316593C (ja) |
| TW (1) | TWI251297B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452344C (zh) * | 2005-07-06 | 2009-01-14 | 上海华虹Nec电子有限公司 | 一种改进器件漏电表现的浅沟道隔离形成方法 |
| JP2007051336A (ja) * | 2005-08-18 | 2007-03-01 | Shinko Electric Ind Co Ltd | 金属板パターン及び回路基板の形成方法 |
| KR101101104B1 (ko) * | 2006-08-24 | 2012-01-03 | 다이킨 고교 가부시키가이샤 | 반도체 드라이 프로세스 후의 잔사 제거액 및 그것을 이용한 잔사 제거 방법 |
| US8153019B2 (en) * | 2007-08-06 | 2012-04-10 | Micron Technology, Inc. | Methods for substantially equalizing rates at which material is removed over an area of a structure or film that includes recesses or crevices |
| KR100950754B1 (ko) * | 2008-01-08 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 구조 형성방법 |
| CN101683270B (zh) | 2008-09-26 | 2012-07-11 | 深圳迈瑞生物医疗电子股份有限公司 | 匀速翻转机构及其控制方法 |
| CN102768987A (zh) * | 2012-07-04 | 2012-11-07 | 上海华力微电子有限公司 | 一种用于大马士革工艺的空气间隔制作方法 |
| DE102015223399B4 (de) * | 2015-11-26 | 2018-11-08 | Robert Bosch Gmbh | Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179136A (ja) * | 2001-09-28 | 2003-06-27 | Agere Systems Inc | デュアルダマシン半導体製造のためのマスク層及び相互接続構造 |
| JP2003521123A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体素子に銅相互接続を形成する方法 |
| JP2004349572A (ja) * | 2003-05-23 | 2004-12-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2777697B1 (fr) * | 1998-04-16 | 2000-06-09 | St Microelectronics Sa | Circuit integre avec couche d'arret et procede de fabrication associe |
| JP3208124B2 (ja) * | 1998-06-01 | 2001-09-10 | 松下電器産業株式会社 | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 |
| JP2000012686A (ja) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| EP0971403A1 (en) * | 1998-07-07 | 2000-01-12 | Interuniversitair Microelektronica Centrum Vzw | Method for forming copper-containing metal studs |
| US6395632B1 (en) * | 2000-08-31 | 2002-05-28 | Micron Technology, Inc. | Etch stop in damascene interconnect structure and method of making |
| US6677680B2 (en) * | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
-
2003
- 2003-11-11 KR KR10-2003-0079422A patent/KR100538379B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 US US10/878,811 patent/US6958289B2/en not_active Expired - Fee Related
- 2004-06-29 JP JP2004190766A patent/JP2005150681A/ja active Pending
- 2004-06-30 TW TW093119268A patent/TWI251297B/zh not_active IP Right Cessation
- 2004-08-30 CN CNB2004100748911A patent/CN1316593C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521123A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体素子に銅相互接続を形成する方法 |
| JP2003179136A (ja) * | 2001-09-28 | 2003-06-27 | Agere Systems Inc | デュアルダマシン半導体製造のためのマスク層及び相互接続構造 |
| JP2004349572A (ja) * | 2003-05-23 | 2004-12-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200516712A (en) | 2005-05-16 |
| TWI251297B (en) | 2006-03-11 |
| CN1617324A (zh) | 2005-05-18 |
| US6958289B2 (en) | 2005-10-25 |
| KR100538379B1 (ko) | 2005-12-21 |
| KR20050045370A (ko) | 2005-05-17 |
| US20050101121A1 (en) | 2005-05-12 |
| CN1316593C (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8709942B2 (en) | Methods for fabricating semiconductor devices | |
| JP2005026659A (ja) | フラッシュ素子のビットライン形成方法 | |
| JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JP2005005669A (ja) | 半導体素子の製造方法 | |
| KR100850216B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| JP2005150681A (ja) | 半導体素子の金属配線形成方法 | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| KR100602086B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2006351732A (ja) | 半導体装置の製造方法 | |
| KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
| KR100695514B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101099515B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP4819188B2 (ja) | 半導体装置の製造方法 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| KR100609036B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP4967207B2 (ja) | 半導体装置の製造方法 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100538634B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2006351731A (ja) | 半導体装置の製造方法 | |
| KR100789612B1 (ko) | 금속 배선 형성 방법 | |
| KR100605194B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| KR100673772B1 (ko) | 절연막 스페이서를 이용한 비트라인 콘택 플러그 형성 방법 | |
| KR20050045392A (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |