CN1617324A - 在半导体器件中形成金属线的方法 - Google Patents
在半导体器件中形成金属线的方法 Download PDFInfo
- Publication number
- CN1617324A CN1617324A CNA2004100748911A CN200410074891A CN1617324A CN 1617324 A CN1617324 A CN 1617324A CN A2004100748911 A CNA2004100748911 A CN A2004100748911A CN 200410074891 A CN200410074891 A CN 200410074891A CN 1617324 A CN1617324 A CN 1617324A
- Authority
- CN
- China
- Prior art keywords
- film
- insulation film
- insulation
- etching
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000009413 insulation Methods 0.000 claims abstract description 54
- 239000007769 metal material Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 39
- 239000002245 particle Substances 0.000 claims description 7
- 238000002791 soaking Methods 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910008486 TiSix Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明揭示一种在一半导体器件内形成一金属线的方法，其包括以下步骤：按顺序在其上已形成次结构的一半导体衬底上形成一第一绝缘薄膜、一蚀刻阻挡薄膜及一第二绝缘薄膜；通过图案化该所得结构的该第二绝缘薄膜、该蚀刻阻挡薄膜及该第一绝缘薄膜来形成用于在不同点曝露该次结构的多个通孔，且通过重新图案化该所得结构的该第二绝缘薄膜及该蚀刻阻挡薄膜于所述多个通孔上分别形成多个沟槽图案；通过将一金属材料填充于所述多个通孔及沟槽图案内来形成多个通路及沟槽；移除该第二绝缘薄膜；及在包括该经移除的第二绝缘薄膜的所得结构上形成一第三绝缘薄膜。
Description
技术领域
本发明涉及一种制造半导体器件的方法，更特定而言，涉及一种根据镶嵌工艺(damascene process)在半导体器件中形成金属线的方法。
背景技术
近来，由于半导体器件的高集成趋势而导致不易获取用于金属线的绝缘薄膜，因此一种通过使用镶嵌工艺形成金属线的工艺愈加在金属线之间产生短路，即串扰。也就是，在通过形成沟槽图案从而形成金属线的工艺中，以相同间距在对金属线的预定比率上形成绝缘薄膜是重要的。然而，由于普通工艺例如光蚀刻工艺(photoetching process)、在填充金属材料之前的清洁工艺以及在填充金属材料之后的平面化工艺(planarizationprocess)，绝缘薄膜被过度移除，因此具有比所需值更小的宽度。
通过将金属材料填充于由绝缘薄膜界定的沟槽图案中来形成金属线。此处，相邻金属线之间的宽度被减小从而在金属线之间产生干扰，即串扰。因此，金属线的可靠性下降。
发明内容
本发明是针对一种在半导体器件中形成金属线的方法，该方法可阻止由于半导体器件的高集成趋势而导致的金属线可靠性下降。
本发明的一个方面是提供一种在半导体器件中形成金属线的方法，其包括以下步骤：在其上已形成次结构的半导体衬底上按顺序形成一第一绝缘薄膜、一蚀刻阻挡薄膜及一第二绝缘薄膜；通过图案化所得结构的第二绝缘薄膜、蚀刻阻挡薄膜及第一绝缘薄膜来形成用于在不同点曝露次结构的多个通孔，且通过重新图案化所得结构的第二绝缘薄膜及蚀刻阻挡薄膜来于多个通孔上分别形成多个沟槽图案；通过将金属材料填充于多个通孔及沟槽图案中来形成多个通路(via)及沟槽；移除第二绝缘薄膜；及在包括经移除的第二绝缘薄膜的所得结构上形成一第三绝缘薄膜。
优选地，移除第二绝缘薄膜的步骤减小了沟槽的宽度及厚度以及蚀刻阻挡薄膜的厚度。
优选地，移除第二绝缘薄膜的步骤是湿浸工艺(wet dip process)及干式蚀刻工艺(dry etching process)中的一种。
优选地，湿浸工艺使用合适的蚀刻溶液用于在移除第二绝缘薄膜后使填充于沟槽内的金属材料降低预定厚度，可使用BOE(20∶1至300∶1)、HF(50∶1至100∶1)及BOE与HF的混合溶液中的一种。
优选地，干式蚀刻工艺使用合适的蚀刻气体用于在移除第二绝缘薄膜后使填充于沟槽内的金属材料降低预定厚度，可使用C5F8+O2/CF4+CH2F2/CHF3+O2的组合物。
优选地，第一绝缘薄膜是SiO2薄膜、BPSG薄膜、PSG薄膜、FSG薄膜、PE-TEOS薄膜、PE-SiH4薄膜、HDP USG薄膜、HDP PSG薄膜及APL氧化薄膜中的一种。
优选地，第二绝缘薄膜是SiN薄膜及SiON薄膜中的一种。
优选地通过使用k等于或小于3的介电薄膜来形成第三绝缘薄膜。
附图说明
图1至图5是根据本发明一优选实施例说明在半导体器件中形成金属线的方法的顺序步骤的横截面图。
附图标记说明
12 第一绝缘薄膜
14 蚀刻阻挡薄膜
16 牺牲氧化薄膜
18 第二绝缘薄膜
V 通路
T1 第一沟槽
T2 第二沟槽
具体实施方式
现在将参阅附图详细描述根据本发明一优选实施例的在半导体器件内形成金属线的方法。在图中，放大薄膜的厚度以强调清楚及准确的解释。若可能，则在所有图式及描述中使用相同的附图标记来指示相同或类似部分。此外，若将一薄膜描述为安置于另一薄膜或半导体衬底上或与之接触，则一薄膜可直接接触另一薄膜或半导体衬底，或可将第三薄膜置于其间。
图1至图5是根据本发明的优选实施例说明在半导体器件内形成金属线的方法的顺序步骤的横截面图。
参阅图1，在其上已形成诸如晶体管的次结构的半导体衬底10上，按顺序形成一第一绝缘薄膜12、一蚀刻阻挡薄膜14及一牺牲氧化薄膜(sacrificial oxide film)16。牺牲氧化薄膜16是例如SiO2薄膜、BPSG薄膜、PSG薄膜、FSG薄膜、PE-TEOS薄膜、PE-SiH4薄膜、HDP USG薄膜、HDPPSG薄膜及APL氧化薄膜的氧化薄膜，且其形成厚度为2000至4000埃。蚀刻阻挡薄膜14是例如SiN薄膜或SiON薄膜的氮化薄膜，且其形成厚度为300至1000埃。在随后的工艺中移除牺牲氧化薄膜16，因此其优选地由容易移除的薄膜构成。
如图2所示，执行双镶嵌工艺(dual damascene process)以曝露形成于半导体衬底10上的次结构，进而形成通孔VH及沟槽图案TP。即，将用于界定通孔VH的第一光致抗蚀剂图案(未图示)形成于在半导体衬底10上形成的牺牲氧化薄膜16上，且通过将第一光致抗蚀剂图案(未图示)用作蚀刻掩模来蚀刻牺牲氧化薄膜16、蚀刻阻挡薄膜14及第一绝缘薄膜12，以形成用于曝露次结构的通孔VH。移除第一光致抗蚀剂图案(未图示)。将用于界定沟槽图案TP的第二光致抗蚀剂图案(未图示)形成于其上已形成通孔VH的所得结构的牺牲氧化薄膜16上，且通过将第二光致抗蚀剂图案(未图示)用作蚀刻掩模来蚀刻牺牲氧化薄膜16及蚀刻阻挡薄膜14，以形成沟槽图案TP。移除第二光致抗蚀剂图案(未图示)。
如图3所示，按顺序将扩散阻挡薄膜(未图示)及诸如Cu种子层(seedlayer)的金属种子层(未图示)形成于包括通孔VH及沟槽图案TP的半导体衬底10的整个表面上，且根据电镀工艺形成诸如铜层的金属层(未图示)。于金属层(未图示)上执行平面化工艺以曝露牺牲氧化薄膜16，以使得金属层(未图示)仅被填充于通孔VH及沟槽图案TP中。因此，完成通路V及第一沟槽T1的形成。可通过使用W、TiSix、TiN和Al来代替Cu形成金属层。
如图4所说明，在形成通路V及第一沟槽T1后，执行湿浸工艺或干式蚀刻工艺。因此，移除牺牲氧化薄膜16，并轻微移除第一沟槽T1的表面及侧面，以形成第二沟槽T2。
根据上述工艺，第二沟槽T2的宽度c1-γ及厚度b1-β小于第一沟槽T1的宽度(图3的c1)及厚度(图3的b1)。因此，相邻第二沟槽T2之间的宽度增加(第一沟槽T1间的宽度为图3的a1，而第二沟槽T2之间的宽度为a1+α)，以限制在沟槽T2之间产生干扰，即串扰。此外，将蚀刻阻挡薄膜14蚀刻一预定深度(在蚀刻工艺前蚀刻阻挡薄膜14的深度为图3的d1，在蚀刻工艺后蚀刻阻挡薄膜14的深度为d1-δ)，以更加限制在沟槽T2之间产生干扰，即串扰，并防止第一绝缘薄膜12受到蚀刻。
湿浸工艺使用合适的蚀刻溶液用于在移除氧化薄膜后使填充于沟槽T1内的金属材料降低预定厚度，可使用BOE(20∶1至300∶1)、HF(50∶1至100∶1)及BOE与HF的混合溶液中的一种。
在本实施例中，使用用于移除Cu材料的蚀刻溶液，即以20至500∶1的比率混合的HNO3或H2SO4。若将诸如W、TiSix、TiN及Al的金属材料来代替Cu填充于沟槽T1中，则也可使用合适的蚀刻溶液。
干式蚀刻工艺使用合适的蚀刻气体用于在移除氧化薄膜后使填充于沟槽T1内的金属材料降低预定厚度，可使用C5F8+O2/CF4+CH2F2/CHF3+O2的组合物。
在本实施例中，使用用于移除Cu材料的蚀刻气体，即含有F或Cl基团的气体。此外，当将诸如W、TiSix、TiN及Al的金属材料来代替Cu填充于沟槽T1中时，也可使用合适的蚀刻气体。
如图5所示，于所得结构上形成由低介电薄膜(low dielectric film)构成的第二绝缘薄膜18。形成于所得结构的整个表面上的第二绝缘薄膜18充当使相邻第二沟槽T2绝缘的金属间介电薄膜(inter metal dielectric film)。优选地，根据PECVD或APCVD形成由低介电薄膜(k等于或小于3)构成的第二绝缘薄膜18。为减小金属线之间的电容，通过使用由低介电薄膜构成的第二绝缘薄膜18来形成沟槽T2之间的层间绝缘薄膜。
可另外执行一种工艺，其通过图案化第二绝缘薄膜18而形成连接至第二沟槽T2的接触孔(未图示)并将金属材料填充于该些接触孔(未图示)中以形成金属接触(未图示)。
作为补充解释，可通过增加金属线之间的宽度并降低金属线的高度来限制串扰的产生。因此，通过移除牺牲氧化薄膜16来降低金属线的宽度及厚度。此外，可通过移除蚀刻阻挡薄膜14来另外形成用于限制串扰产生的低介电薄膜。即，移除蚀刻阻挡薄膜14也限制了串扰的产生。
根据本发明，当在牺牲氧化薄膜16上形成沟槽图案后，执行用于移除牺牲氧化薄膜16的工艺，进而移除牺牲氧化薄膜16，将金属线蚀刻预定宽度及厚度，且将蚀刻阻挡薄膜14蚀刻预定厚度。因此，金属线之间的宽度会增加且在金属线之间形成低介电薄膜，以限制在相邻金属线之间产生干扰，即串扰。因此改良了金属线的可靠性。
如前文所讨论，根据本发明，在牺牲氧化薄膜16上形成沟槽图案后，执行移除牺牲氧化薄膜16的工艺，进而移除牺牲氧化薄膜16，将金属线蚀刻预定宽度及厚度，且将蚀刻阻挡薄膜14蚀刻预定厚度。因此，金属线之间的宽度会增加且在金属线之间形成低介电薄膜，以限制在相邻金属线之间产生干扰，即串扰。因此改良了金属线的可靠性。
尽管已结合于附图中说明的本发明的实施例来对本发明加以描述，但是本发明不限于此。本领域技术人员容易了解：在不脱离本发明的范畴及精神的情况下，可进行多种替代、修改及变更。
Claims (8)
1.一种在半导体器件中形成金属线的方法，其包括以下步骤：
在其上已形成次结构的一半导体衬底上，按顺序地形成一第一绝缘薄膜、一蚀刻阻挡薄膜及一第二绝缘薄膜；
通过图案化该所得结构的该第二绝缘薄膜、该蚀刻阻挡薄膜及该第一绝缘薄膜来形成在不同点曝露该次结构的多个通孔，且通过重新图案化该所得结构的该第二绝缘薄膜及该蚀刻阻挡薄膜来于所述多个通孔上分别形成多个沟槽图案；
通过将一金属材料填充于所述多个通孔及沟槽图案中来形成多个通路及沟槽；
移除该第二绝缘薄膜；及
在包括该经移除的第二绝缘薄膜的该所得结构上形成一第三绝缘薄膜。
2.如权利要求1的方法，其中移除该第二绝缘薄膜的步骤减小了该些沟槽的宽度及厚度以及该蚀刻阻挡薄膜的厚度。
3.如权利要求1的方法，其中移除该第二绝缘薄膜的步骤是一湿浸工艺及一干式蚀刻工艺中的一种。
4.如权利要求3的方法，其中该湿浸工艺使用一合适的蚀刻溶液用于在移除该第二绝缘薄膜后将填充于该些沟槽内的该金属材料降低一预定厚度，使用BOE(20∶1至300∶1)、HF(50∶1至100∶1)及BOE与HF的混合溶液中的一种。
5.如权利要求3的方法，其中该干式蚀刻工艺使用一合适的蚀刻气体用于在移除该第二绝缘薄膜后使填充于该些沟槽内的该金属材料降低一预定厚度，使用C5F8+O2/CF4+CH2F2/CHF3+O2的组合物。
6.如权利要求1的方法，其中该第一绝缘薄膜是SiO2薄膜、BPSG薄膜、PSG薄膜、FSG薄膜、PE-TEOS薄膜、PE-SiH4薄膜、HDP USG薄膜、HDP PSG薄膜及APL氧化薄膜中的一种。
7.如权利要求1的方法，其中该第二绝缘薄膜是SiN薄膜及SiON薄膜中的一种。
8.如权利要求1的方法，其中通过使用k等于或小于3的一介电薄膜来形成该第三绝缘薄膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0079422A KR100538379B1 (ko) | 2003-11-11 | 2003-11-11 | 반도체 소자의 금속배선 형성 방법 |
| KR79422/03 | 2003-11-11 | ||
| KR79422/2003 | 2003-11-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1617324A true CN1617324A (zh) | 2005-05-18 |
| CN1316593C CN1316593C (zh) | 2007-05-16 |
Family
ID=34545835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100748911A Expired - Fee Related CN1316593C (zh) | 2003-11-11 | 2004-08-30 | 在半导体器件中形成金属线的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958289B2 (zh) |
| JP (1) | JP2005150681A (zh) |
| KR (1) | KR100538379B1 (zh) |
| CN (1) | CN1316593C (zh) |
| TW (1) | TWI251297B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452344C (zh) * | 2005-07-06 | 2009-01-14 | 上海华虹Nec电子有限公司 | 一种改进器件漏电表现的浅沟道隔离形成方法 |
| CN1917743B (zh) * | 2005-08-18 | 2010-04-14 | 新光电气工业株式会社 | 形成金属板图形以及电路板的方法 |
| US8306653B2 (en) | 2008-09-26 | 2012-11-06 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Uniform turnover mechanism and method for controlling the same |
| CN102768987A (zh) * | 2012-07-04 | 2012-11-07 | 上海华力微电子有限公司 | 一种用于大马士革工艺的空气间隔制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101104B1 (ko) * | 2006-08-24 | 2012-01-03 | 다이킨 고교 가부시키가이샤 | 반도체 드라이 프로세스 후의 잔사 제거액 및 그것을 이용한 잔사 제거 방법 |
| US8153019B2 (en) * | 2007-08-06 | 2012-04-10 | Micron Technology, Inc. | Methods for substantially equalizing rates at which material is removed over an area of a structure or film that includes recesses or crevices |
| KR100950754B1 (ko) * | 2008-01-08 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 구조 형성방법 |
| DE102015223399B4 (de) * | 2015-11-26 | 2018-11-08 | Robert Bosch Gmbh | Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2777697B1 (fr) * | 1998-04-16 | 2000-06-09 | St Microelectronics Sa | Circuit integre avec couche d'arret et procede de fabrication associe |
| JP3208124B2 (ja) * | 1998-06-01 | 2001-09-10 | 松下電器産業株式会社 | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 |
| JP2000012686A (ja) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| EP0971403A1 (en) * | 1998-07-07 | 2000-01-12 | Interuniversitair Microelektronica Centrum Vzw | Method for forming copper-containing metal studs |
| US6303486B1 (en) * | 2000-01-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal |
| US6395632B1 (en) * | 2000-08-31 | 2002-05-28 | Micron Technology, Inc. | Etch stop in damascene interconnect structure and method of making |
| US6677680B2 (en) * | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
| US20030064582A1 (en) * | 2001-09-28 | 2003-04-03 | Oladeji Isaiah O. | Mask layer and interconnect structure for dual damascene semiconductor manufacturing |
| JP4527948B2 (ja) * | 2003-05-23 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-11-11 KR KR10-2003-0079422A patent/KR100538379B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 US US10/878,811 patent/US6958289B2/en not_active Expired - Fee Related
- 2004-06-29 JP JP2004190766A patent/JP2005150681A/ja active Pending
- 2004-06-30 TW TW093119268A patent/TWI251297B/zh not_active IP Right Cessation
- 2004-08-30 CN CNB2004100748911A patent/CN1316593C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452344C (zh) * | 2005-07-06 | 2009-01-14 | 上海华虹Nec电子有限公司 | 一种改进器件漏电表现的浅沟道隔离形成方法 |
| CN1917743B (zh) * | 2005-08-18 | 2010-04-14 | 新光电气工业株式会社 | 形成金属板图形以及电路板的方法 |
| US8306653B2 (en) | 2008-09-26 | 2012-11-06 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Uniform turnover mechanism and method for controlling the same |
| CN102768987A (zh) * | 2012-07-04 | 2012-11-07 | 上海华力微电子有限公司 | 一种用于大马士革工艺的空气间隔制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050101121A1 (en) | 2005-05-12 |
| CN1316593C (zh) | 2007-05-16 |
| KR100538379B1 (ko) | 2005-12-21 |
| KR20050045370A (ko) | 2005-05-17 |
| JP2005150681A (ja) | 2005-06-09 |
| TW200516712A (en) | 2005-05-16 |
| US6958289B2 (en) | 2005-10-25 |
| TWI251297B (en) | 2006-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1258097A (zh) | 形成双镶嵌布线的方法 | |
| CN1617324A (zh) | 在半导体器件中形成金属线的方法 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| KR100591179B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7550389B1 (en) | Dual damascene method of forming a metal line of semiconductor device | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| US20220076989A1 (en) | Semiconductor structure and method for forming same | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| JP4967207B2 (ja) | 半導体装置の製造方法 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| KR100641484B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050024853A (ko) | 플래쉬 메모리 소자의 금속배선 형성방법 | |
| KR19980026827A (ko) | 콘택홀 형성방법 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR20040063299A (ko) | 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 | |
| KR20050037712A (ko) | 반도체 소자의 제조 방법 | |
| KR20030051040A (ko) | 반도체 소자의 금속 확산 방지막 형성 방법 | |
| KR20050045392A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2006156474A (ja) | 半導体装置およびその製造方法 | |
| KR20050064379A (ko) | 하드 마스크용 ｓｏｇ 제조방법 및 이를 적용한 반도체소자의 금속배선 형성방법 | |
| KR20050050931A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070516 Termination date: 20130830 |