KR100591179B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100591179B1
KR100591179B1 KR1020040087883A KR20040087883A KR100591179B1 KR 100591179 B1 KR100591179 B1 KR 100591179B1 KR 1020040087883 A KR1020040087883 A KR 1020040087883A KR 20040087883 A KR20040087883 A KR 20040087883A KR 100591179 B1 KR100591179 B1 KR 100591179B1
Authority
KR
South Korea
Prior art keywords
film
metal
contact hole
forming
trench
Prior art date
Application number
KR1020040087883A
Other languages
English (en)
Other versions
KR20060038752A (ko
Inventor
고관주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040087883A priority Critical patent/KR100591179B1/ko
Priority to US11/257,639 priority patent/US7485574B2/en
Publication of KR20060038752A publication Critical patent/KR20060038752A/ko
Application granted granted Critical
Publication of KR100591179B1 publication Critical patent/KR100591179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

소정의 하부 구조를 가지는 반도체 기판 위에 제1 식각 정지막, 층간 절연막, 제2 식각 정지막 및 배선 절연막을 적층하는 단계, 배선 절연막 위에 접촉구 패턴을 형성하는 단계, 접촉구 패턴을 마스크로 하여 노출된 배선 절연막, 제1 식각 정지막, 층간 절연막을 식각하여 접촉구를 형성하는 단계, 접촉구 패턴을 제거한 후, 배선 절연막 위에 트렌치 패턴을 형성하는 단계, 트렌치 패턴을 마스크로 하여 노출된 배선 절연막을 식각하여 트렌치를 형성하는 단계, 트렌치 패턴을 제거한 후, 노출된 제1 식각 정지막과 제2 식각 정지막을 제거하는 단계, 접촉구와 트렌치 내부에 제1 금속 박막을 형성하는 단계, 제1 금속 박막의 위에 제2 금속 박막을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
금속 박막, 금속 배선, 금속 씨드막

Description

반도체 소자의 금속 배선 형성 방법{METAL LINE FORMATION METHOD OF SEMICONDUCTOR DEVICE}
도 1 내지 도 11은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 더욱 상세하게는 듀얼 다마신 공정(dual damascene process)을 이용하여 반도체 소자의 금속 배선을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉구를 채우는 금속 플러그를 형성한다. 그리고, 상부에 금속 박막을 형성하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다.
이와 같은 금속 배선을 패터닝하기 위하여 주로 포토리소그래피(photolithography) 공정을 이용하는 데, 반도체 소자의 미세화에 따라 금속 배선의 CD(critical dimension)가 점차적으로 작아짐으로 해서 금속 배선의 미세 패턴을 형성하는 데 어려움이 있다. 따라서, 이러한 것을 방지하여 미세 패턴의 금속 배선을 용이하게 형성하기 위하여 도입된 것이 다마신 공정이다.
다마신 공정은 절연막의 접촉구에 텅스텐 플러그를 형성한 후, 절연막 상부에 산화막 등의 상부 절연막을 증착하고, 포토리소그래피 공정에 의해 금속 배선 패턴이 형성될 부위의 상부 절연막만을 제거하며, 그 상부에 금속 박막을 증착한 다음 CMP(chemical mechanical polishing) 공정을 거쳐 금속 박막을 평탄화함으로써 미세한 금속 배선층을 형성하는 것이다.
그런데 이러한 다마신 공정 과정을 거쳐 형성된 금속 배선에는 갈라진 틈(seam)이 형성되는 경우가 있다. 이러한 갈라진 틈은 금속 박막을 증착하는 과정 중에 발생하는 것이다. 즉, 층간 절연막의 접촉구와 금속 배선이 형성될 절연막의 트렌치의 깊이가 폭에 비하여 커짐으로 인해 금속 박막이 이들 접촉구와 트렌치를 채우는 과정 중에 미쳐 채워지지 않은 공간이 발생하여 금속 배선에 갈라진 틈으로 남는 것이다. 이러한 갈라진 틈은 반도체 소자의 전기적 특성을 저하시키며, 신뢰성을 저하시킨다.
본 발명의 기술적 과제는 금속 배선에 갈라진 틈이 형성되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 하부 구조를 가지는 반도체 기판 위에 제1 식각 정지막, 층간 절연막, 제2 식각 정지막 및 배선 절연막을 적층하는 단계, 상기 배선 절연막 위에 접촉구 패턴을 형성하는 단계, 상기 접촉구 패턴을 마스크로 하여 노출된 상기 배선 절연막, 제1 식각 정지막, 층간 절연막을 식각하여 접촉구를 형성하는 단계, 상기 접촉구 패턴을 제거한 후, 상기 배선 절연막 위에 트렌치 패턴을 형성하는 단계, 상기 트렌치 패턴을 마스크로 하여 노출된 상기 배선 절연막을 식각하여 트렌치를 형성하는 단계, 상기 트렌치 패턴을 제거한 후, 노출된 상기 제1 식각 정지막과 제2 식각 정지막을 제거하는 단계, 상기 접촉구와 상기 트렌치 내부에 제1 금속 박막을 형성하는 단계, 상기 제1 금속 박막의 위에 제2 금속 박막을 형성하는 단계를 포함한다.
상기 제1 금속 박막을 형성하는 단계는 제1 금속 씨드층을 증착하는 단계,
상기 제1 금속 씨드층 위에 희생층을 적층하는 단계, 상기 희생층을 상기 접촉구와 상기 트렌치의 내부에만 잔류시키는 단계, 상기 희생층을 마스크로 하여 상기 제1 금속 씨드층을 식각함으로써 상기 접촉구와 트렌지의 내부에만 상기 제1 금속 씨드층을 남기는 단계, 상기 희생층을 제거하고 상기 제1 금속 씨드층을 전극으로 하여 전기 분해함으로써 상기 제1 금속 박막을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제2 금속 박막을 형성하는 단계는 상기 제1 금속 박막의 위에 제2 금속 씨드막을 형성하는 단계와 상기 제2 금속 씨드막을 전극으로 하여 전기 분해함으로써 제2 금속 박막을 형성하는 단계를 포함하는 것이 바람직하다.
상기 희생층은 트렌치와 접촉구의 길이를 합한 값의 적어도 1/4이상이 되는 것이 바람직하다.
제1 금속 씨드층을 증착하는 단계 이전에 상기 접촉구와 상기 트랜치의 내벽, 그리고 상기 배선 절연막의 위에 베리어 금속막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 제1 및 제2 금속 박막은 구리로 이루어지는 것이 바람직하다.
화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 제2 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 더 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 공정 단계별로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 전도층과 후속 공정에 의해 형성되는 금속 배선과의 반응을 방지하고, 후속 공정에서 층간 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 제1 식각 정지막(2)을 형성한다. 그리고, 제1 식각 정지막(2) 상부에 층간 절연막(3)을 증착하고, 층간 절연막(3) 상부에 후속 공정에서 배선 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 제2 식각 정지막(4)을 형성한다. 이후, 제2 식각 정지막(4) 상부에 금속 배선층을 형성하기 위한 배선 절연막(5)을 증착한다.
이 때, 제1 식각 정지막(2) 및 제2 식각 정지막(4)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 산화 질화막(SiON)으로 형성하는 것이 바람직하다.
PECVD 방법은 0 내지 500 sccm의 SiH4 ,0 내지 5000 sccm의 N2O , 0 내지 50000 sccm의 N2 를 혼합한 기체를 사용하고, 여기에 He, Ne 또는 Ar 등의 불활성 기체를 첨가하여 희석된 증착용 혼합 기체를 사용하여 박막 균일도를 향상시킬 수 있다.
그리고, 제1 식각 정지막(2)과 층간 절연막(3)을 동일한 챔버에서 형성하고, 제2 식각 정지막(4)과 배선 절연막(5)을 동일한 챔버에서 형성한다. 즉, 제1 식각 정지막(2)을 형성한 후 진공 상태 없이 동일한 챔버에서 층간 절연막(3)을 형성하고, 제2 식각 정지막(4)을 형성한 후 진공 상태 없이 동일한 챔버에서 배선 절연막(5)을 형성하는 것이 바람직하다. 이는 제1 식각 정지막(2) 및 제2 식각 정지막(4)을 형성하는 증착 기체의 혼합 비율, 플라즈마 여기 전력, 기판 온도, 챔버 압력 등의 PECVD 장비 인자를 정확하게 조절함으로써 비정질 실리콘 또는 폴리 실리콘, Si-N, Si-O 함량을 특정하게 갖도록 하기 위함이다.
이렇게 형성된 제1 식각 정지막(2) 및 제2 식각 정지막(4)은 후속으로 이루어지는 식각 공정에서 층간 절연막(3) 및 배선 절연막(5)과의 식각률(etch rate) 차이에 의한 과식각에 의해 발생하기 쉬운 패턴 불량 및 하부 박막의 손상 등을 방지할 수 있다.
그 다음 도 2에 도시한 바와 같이, 배선 절연막(5) 상부에 접촉구 형성을 위한 접촉구 패턴(6)을 형성한 후, 접촉구 패턴(6)을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(5)을 식각하여 제거하고, 다시 드러난 제2 식각 정지막(4)을 식각하여 제거하고, 재차 드러난 층간 절연막(3)을 식각하여 제거함으로써 층간 절연막(3)에 접촉구(7)을 형성한다.
그 다음 도 3에 도시한 바와 같이, 접촉구 패턴(6)을 제거한 후, 배선 절연막(5) 상부에 금속 배선이 형성되는 트렌치를 형성하기 위한 트렌치(trench) 패턴(8)을 형성한다. 그리고, 트렌치 패턴(8)을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(5)을 식각하여 제거함으로써 배선 절연막(5)에 금속 배선이 형성될 트렌치를 형성한다. 이때, 제2 식각 정지막(4)은 층간 절연막(3)의 상부 표면에서 정확히 식각이 끝나고, 층간 절연막(3)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 한다. 이와 같이, 층간 절연막(3)의 상부에 제2 식각 정지막(4)을 증착함으로써 배선 절연막(5)의 식각 시 층간 절연막(3)의 표면이 함께 식각되는 현상을 방지할 수 있다.
그 다음 도 4에 도시한 바와 같이, 제2 식각 정지막(4) 표면이 노출되고 배선 절연막(5)의 식각이 완료된 후, 배선 절연막(5) 상부의 트렌치 패턴(8)을 제거한다. 그리고, 층간 절연막(3)의 접촉구(8)과 배선 절연막(5)의 트렌치 하부에 노출된 제1 식각 정지막(2)과 제2 식각 정지막(4)을 동시에 식각하여 제거한다. 이때, 제1 식각 정지막(2)과 제2 식각 정지막(4)은 절연막이므로 금속 배선으로부터 하부 박막(1)의 전도층으로 전류를 도통시키고, 원하는 유전 캐패시턴스(dielectric capacitance)를 얻기 위하여 제거하는 것이 바람직하다.
그 다음 도 5에 도시한 바와 같이, 금속 박막을 증착하기 이전에 금속 박막과 반도체 기판(1)의 하부 박막의 전도층 사이의 반응을 방지하기 위하여 반도체 기판(1)의 하부 박막 상부 전면에 베리어(barrier) 금속막(9)을 증착한다. 이때, 베리어 금속막(9)은 TaN을 수백 Å의 두께로 증착하여 형성한다. 그런데, 베리어 금속막(9)은 고유저항(resistivity)이 크기 때문에 전기 분해 (electroplating process deposition : EPD)에 의한 금속 박막의 형성 공정에서 박막 표면에 전자 공급을 원활히 하기 위하여 베리어 금속막(9) 상부에 제1 금속 씨드(seed)막(10)을 수백 Å의 두께로 증착한다. 제1 금속 씨드막(10)은 구리(Cu)로 형성한다.
그 다음 도 6에 도시한 바와 같이, 감광 물질, 반사 방지막(BARC), 질소막 (Nit), 산화막(Ox), 다결정 실리콘(poly silicon) 등의 물질로 이루어진 희생층(11)을 제1 금속 씨드막(10)이 증착되어 있는 모든 표면에 증착한다.
다음 단계로, 도 7에 도시한 바와 같이, 전면 식각 등을 통하여 희생층(11)을 제거한다. 이때, 희생층(11)이 배선 절연막(5)의 트렌치와 층간 절연막(3)의 접촉구(7) 안에 잔류하게 되는데 그 두께는 트렌치와 접촉구(7) 깊이를 합한 값(a)의 적어도 1/4이상이 되는 것이 바람직하다.
이러한 희생층(11)을 마스크로 하여 제1 금속 씨드막(10)을 식각한 뒤 희생층(11)을 제거한다.
그러면, 도 8에 도시된 것처럼, 접촉구(7)의 내벽에만 제1 금속 씨드막(10)이 남는다.
여기서 제1 금속 씨드막(10)은 전기 분해를 통한 금속 박막 형성시 전극의 역할을 한다.
다음, 도 9에 도시한 바와 같이, 전기 분해를 통하여 제1 금속 박막(12)을 형성한다. 이 때, 제1 금속 박막(12)은 제1 금속 씨드막(10)이 형성되어 있는 층간 절연막(3)의 접촉구(7) 내에만 형성된다.
그 다음, 도 10에 도시한 바와 같이, 제1 금속 박막(12)과 베리어 금속막(9) 위에 제2 금속 씨드막(14)을 형성하고 제2 금속 씨드막(14)을 전극으로 이용하여 전기 분해함으로써 제2 금속 박막(13)을 형성한다. 제2 금속 씨드막(14)과 제2 금속 박막(13)도 구리로 형성하는 것이 바람직하다.
다음 단계로, 도 11에 도시한 바와 같이, CMP 공정에 의해 배선 절연막(5) 상부의 제2 금속 박막(13)과 제2 금속 씨드막(14) 및 베리어 금속막(9)을 연마하여 제거함으로써 안정적인 반도체 소자의 금속 배선을 완성한다. 이러한 금속 배선은 구리 배선인 것이 바람직하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면 다마신 공정에서 접촉구의 일부를 채우는 금속막을 형성하고 그 위에 다시 금속막을 형성함으로써 금속 배선에 갈라진 틈이 발생하는 것을 방지한다. 이를 통하여 소자의 전기적 특성을 향상시키고 보다 안정적인 소자를 구현한다.

Claims (7)

  1. 소정의 하부 구조를 가지는 반도체 기판 위에 제1 식각 정지막, 층간 절연막, 제2 식각 정지막 및 배선 절연막을 적층하는 단계,
    상기 배선 절연막 위에 접촉구 패턴을 형성하는 단계,
    상기 접촉구 패턴을 마스크로 하여 노출된 상기 배선 절연막, 제2 식각 정지막 및 층간 절연막을 식각하여 접촉구를 형성하는 단계,
    상기 접촉구 패턴을 제거한 후, 상기 배선 절연막 위에 트렌치 패턴을 형성하는 단계,
    상기 트렌치 패턴을 마스크로 하여 노출된 상기 배선 절연막을 식각하여 트렌치를 형성하는 단계,
    상기 트렌치 패턴을 제거한 후, 노출된 상기 제1 식각 정지막과 제2 식각 정지막을 제거하는 단계,
    상기 접촉구 및 상기 트렌치 내부에 제1 금속 씨드층을 형성하는 단계,
    상기 접촉구 또는 상기 접촉구 및 상기 트렌치를 소정 깊이까지 채우는 제1 금속 박막을 형성하는 단계;
    상기 제1 금속 박막의 위에 상기 접촉구 및 상기 트렌치를 채우는 제2 금속 박막을 형성하는 단계
    을 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에서,
    상기 제1 금속 박막을 형성하는 단계는
    상기 제1 금속 씨드층 위에 희생층을 적층하는 단계,
    상기 희생층을 상기 접촉구와 상기 트렌치의 내부에만 잔류시키는 단계,
    상기 희생층을 마스크로 하여 상기 제1 금속 씨드층을 식각함으로써 상기 접촉구와 트렌지의 내부에만 상기 제1 금속 씨드층을 남기는 단계,
    상기 희생층을 제거하고 상기 제1 금속 씨드층을 전극으로 하여 전기 분해함으로써 상기 제1 금속 박막을 형성하는 단계
    를 포함하는 금속 배선 형성 방법.
  3. 제2항에서
    상기 제2 금속 박막을 형성하는 단계는
    상기 제1 금속 박막의 위에 제2 금속 씨드막을 형성하는 단계와
    상기 제2 금속 씨드막을 전극으로 하여 전기 분해함으로써 제2 금속 박막을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  4. 제2항에서,
    상기 희생층은 트렌치와 접촉구의 길이를 합한 값의 적어도 1/4이상이 되는 반도체 소자의 금속 배선 형성 방법.
  5. 제2항에서,
    제1 금속 씨드층을 증착하는 단계 이전에 상기 접촉구와 상기 트랜치의 내 벽, 그리고 상기 배선 절연막의 위에 베리어 금속막을 형성하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
  6. 제1항에서,
    상기 제1 및 제2 금속 박막은 구리로 이루어진 반도체 소자의 금속 배선 형성 방법.
  7. 제1항에서,
    화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 제2 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
KR1020040087883A 2004-11-01 2004-11-01 반도체 소자의 금속 배선 형성 방법 KR100591179B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040087883A KR100591179B1 (ko) 2004-11-01 2004-11-01 반도체 소자의 금속 배선 형성 방법
US11/257,639 US7485574B2 (en) 2004-11-01 2005-10-25 Methods of forming a metal line in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087883A KR100591179B1 (ko) 2004-11-01 2004-11-01 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060038752A KR20060038752A (ko) 2006-05-04
KR100591179B1 true KR100591179B1 (ko) 2006-06-19

Family

ID=36262582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087883A KR100591179B1 (ko) 2004-11-01 2004-11-01 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US7485574B2 (ko)
KR (1) KR100591179B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080194107A1 (en) * 2007-02-08 2008-08-14 Nec Electronics Corporation Method of manufacturing semiconductor device
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US8890262B2 (en) 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
CN113745097B (zh) * 2020-05-28 2024-08-06 无锡华润上华科技有限公司 半导体器件及其小尺寸特征图形的制造方法
CN112151443B (zh) * 2020-09-25 2024-07-16 长江存储科技有限责任公司 一种半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258683B1 (en) * 1999-08-19 2001-07-10 Advanced Micro Devices, Inc. Local interconnection arrangement with reduced junction leakage and method of forming same
US7388289B1 (en) * 1999-09-02 2008-06-17 Micron Technology, Inc. Local multilayered metallization
US6534866B1 (en) * 2000-04-13 2003-03-18 Micron Technology, Inc. Dual damascene interconnect
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
US6872657B2 (en) * 2003-08-08 2005-03-29 Agency For Science, Technology And Research Method to form copper seed layer for copper interconnect
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060094220A1 (en) 2006-05-04
KR20060038752A (ko) 2006-05-04
US7485574B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
KR100691492B1 (ko) 플래시 메모리 소자의 금속배선 형성방법
US10923423B2 (en) Interconnect structure for semiconductor devices
CN115547979A (zh) 一种金属互连结构及其制备方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100613393B1 (ko) 반도체 소자의 제조 방법
KR101095998B1 (ko) 반도체 소자의 형성 방법
KR20100076548A (ko) 반도체 장치 제조방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100253368B1 (ko) 반도체소자의 콘택 형성방법
KR100552810B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040080599A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100686450B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100613382B1 (ko) 반도체 소자의 제조 방법
KR100613296B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100770533B1 (ko) 반도체 소자 및 이를 제조하는 방법
KR100607815B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee