CN115547979A - 一种金属互连结构及其制备方法 - Google Patents

一种金属互连结构及其制备方法 Download PDF

Info

Publication number
CN115547979A
CN115547979A CN202211349828.9A CN202211349828A CN115547979A CN 115547979 A CN115547979 A CN 115547979A CN 202211349828 A CN202211349828 A CN 202211349828A CN 115547979 A CN115547979 A CN 115547979A
Authority
CN
China
Prior art keywords
layer
dielectric
dielectric layer
groove
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211349828.9A
Other languages
English (en)
Inventor
谷东光
常建光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202211349828.9A priority Critical patent/CN115547979A/zh
Publication of CN115547979A publication Critical patent/CN115547979A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属互连结构及其制备方法，在该金属互连结构的制备过程中，先对刻蚀形成的第一沟槽进行吹扫和焙烘，以有效地对沟槽中的水汽及氧气进行去除，防止与第一电介质层的介质材料发生反应。然后在第一沟槽的侧壁依次沉积形成隔离层及阻挡层，隔离层用于将阻挡层与第一电介质层相隔离，因此多孔的电介质材料不会对阻挡层的形成造成影响。首先，隔离层为阻挡层的沉积提供平整的表面条件，平整的阻挡层避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使隔离层填充沟槽侧壁的孔洞，避免孔洞中留存的水汽及氧气在阻挡层的PVD工艺中与Ta发生反应生成TaO，保证隔离层的化学稳定性，进而保证Cu与Ta的黏合能力。

Description

一种金属互连结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种金属互连结构及其制备方法。
背景技术
目前，在半导体器件的后段工艺中，可根据不同需要设置多层金属互连层，每层金属互连层包括互连金属柱和电介质层，这就需要对上述电介质层制造沟槽，然后在上述沟槽沉积金属实现与下方接触孔内金属柱的电连接，沉积的金属即为互连金属柱，一般选用铜作为金属互连线材料。由于铜在电介质层中具有很强的扩散能力，现有技术中为了防止铜在沉积时扩散进入电介质层，将其更好地限制在沟槽内，一般采用难熔金属如钽(Ta)及其氮化物作为互连金属柱与电介质层之间的阻挡层。
同时，电介质层的存在也使得互连金属柱之间不可避免地产生寄生电容，寄生电容不仅影响芯片的速度，也对工作可靠性构成严重威胁。特别随着是线宽的进一步缩小，寄生电容带来的RC延迟也更为严重。降低电介质的k值，可以减小电容的容量。因此，使用低k(low-k)材料作为电介质层，可以有效地降低互连线之间的寄生电容，从而降低RC延迟。通常介电常数k值小于2.8的材料被定义为低k材料，目前业界常用的低k材料为多孔的SiOCH介质材料。
然而对于多孔的电介质层材料，其在刻蚀形成沟槽及沉积Ta、Cu的过程中，存在较多问题：首先，在对电介质层材料刻蚀后，侧壁没有得到保护，如图1所示，水汽及O2等活性基团容易渗入到介质材料中，与其发生反应增加其介电常数，例如O2与SiOCH介质材料中的Si-CH3发生反应生成Si-OH。其次，对于阻挡层中Ta的沉积通常采用PVD工艺，由于对多孔电介质层材料刻蚀形成沟槽时，沟槽侧壁也会形成凹凸不平的多孔形貌，这些侧壁表面的孔洞会降低Ta侧壁覆盖(Step coverage)能力，如图2所示，Ta的覆盖效果差进一步导致后续Cu在沉积过程中扩散至多孔电介质层中。再者，多孔电介质层的孔洞中H2O和O2的存在，使得在PVD工艺中Ta与活性氧发生反应生成TaO，影响Cu与Ta的黏合能力，进而在Cu与Ta之间产生空洞(Void)。
因此，需要提出一种方法对刻蚀后的沟槽内壁进行隔离，以避免多孔的电介质层在后续阻挡层及互连金属柱的形成中产生不良影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种金属互连结构及其制备方法，用于解决现有技术中多孔电介质层对阻挡层沉积时造成的稳定性问题。
为实现上述目的及其他相关目的，本发明提供一种金属互连结构，所述金属互连结构包括：
基底；
刻蚀停止层，形成于所述基底上；
第一电介质层，形成于所述刻蚀停止层上，所述第一电介质层为多孔材料；
第一沟槽，贯穿所述刻蚀停止层及第一电介质层并连通所述基底，所述第一沟槽的侧壁形成有孔洞；
隔离层，形成于所述第一沟槽的侧壁并填充位于所述第一沟槽侧壁表面的孔洞。
优选地，所述金属互连结构还包括阻挡层，所述阻挡层覆盖所述第一沟槽的底面及所述隔离层的表面，所述阻挡层与第一电介质层通过所述隔离层相隔离。
优选地，所述金属互连结构还包括互连金属柱，所述互连金属柱填充所述第一沟槽并覆盖所述阻挡层。
优选地，所述第一电介质层为低k电介质层，其介电常数k值小于2.8。
优选地，所述第一电介质层为多孔的SiOCH介质材料。
本发明还提供一种金属互连结构的制备方法，所述制备方法包括如下步骤：
S1：提供基底，于所述基底上依次形成刻蚀停止层、第一电介质层、保护层、硬掩膜层及第一光阻层，所述第一电介质层为多孔材料；
S2：对所述第一光阻层进行图形化处理，并基于图形化的所述第一光阻层对所述刻蚀停止层、第一电介质层、保护层、硬掩膜层进行刻蚀形成第一沟槽，所述第一沟槽显露所述基底；
S3：通过去胶工艺去除所述第一光阻层，并清除位于所述第一沟槽底部及侧壁残余的聚合物，然后通过保护气体吹扫和焙烘将所述第一沟槽内部的水汽和空气进行清理；
S4：于所述第一沟槽内壁沉积隔离层，所述隔离层填充位于所述第一沟槽侧壁表面的孔洞。
优选地，还包括如下步骤：
S5：将位于所述第一沟槽底面的所述隔离层进行去除，显露所述基底；
S6：于所述第一沟槽的内壁沉积阻挡层，所述阻挡层覆盖所述第一沟槽的底面及所述隔离层的表面，所述阻挡层与第一电介质层通过所述隔离层相隔离。
优选地，还包括如下步骤：
S7：于所述第一沟槽内填充导电金属形成互连金属柱，所述互连金属柱覆盖所述阻挡层，然后去除所述保护层、硬掩膜层，同时去除所述互连金属柱、隔离层及阻挡层位于所述第一电介质层以上的部分，最终获得所述金属互连结构。
优选地，所述第一电介质层为低k电介质层，其介电常数k值小于2.8。
优选地，所述第一电介质层为多孔的SiOCH介质材料。
如上所述，本发明提供一种金属互连结构及其制备方法，在该金属互连结构的制备过程中，先对刻蚀形成的第一沟槽进行吹扫和焙烘，以有效地对沟槽中的水汽及氧气进行去除，防止与第一电介质层的介质材料发生反应，保证第一电介质层的化学稳定性。然后在第一沟槽的侧壁依次沉积形成隔离层及阻挡层，隔离层用于将阻挡层与第一电介质层相隔离，因此多孔的电介质材料不会对阻挡层的形成造成影响。首先，隔离层为阻挡层的沉积提供平整的表面条件，平整的阻挡层也为后续互连金属柱的沉积创造良好的准备条件，避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使隔离层填充沟槽侧壁的孔洞，避免孔洞中留存的水汽及氧气在阻挡层的PVD工艺中与Ta发生反应生成TaO，保证隔离层的化学稳定性，进而保证Cu与Ta的黏合能力。
附图说明
图1显示为现有技术中O2与SiOCH介质材料发生化学反应的反应示意图。
图2显示为现有技术中Ta的覆盖效果差导致Cu扩散至多孔电介质层的示意图。
图3显示为现有技术中多孔电介质层的孔洞中O2与Ta反应生成TaO的反应示意图。
图4-图10显示为本发明中金属互连结构的制备工艺示意图。
元件标号说明
101 基底
102 刻蚀停止层
103 第一电介质层
104 保护层
105 硬掩膜层
106 第一光阻层
201 隔离层
202 阻挡层
310 孔洞
11 前层金属柱
31 第一沟槽
32 互连金属柱
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
如图4-图10所示，本实施例提供一种金属互连结构的制备方法，所述制备方法具体包括如下步骤：
S1：提供基底101，于所述基底101上依次形成刻蚀停止层102、第一电介质层103、保护层104、硬掩膜层105及第一光阻层106，如图4所示；
具体地，所述基底101内可以形成有功能结构，例如：所述基底101内可以形成有MOS场效应晶体管等半导体器件，还可以形成有电阻结构等。在其他实施例中，所述基底101内还可以形成有至少一层层间金属结构。本实施例中，所述基底101包括前层介质层以及位于所述前层介质层中的前层金属柱11，所述前层金属柱11优选为钨，金属钨由于其具有良好的导电性和阶梯覆盖性，常被用来连接相邻的金属层。所述前层金属柱11可以是在对所述前层介质层刻蚀形成接触孔并沉积金属形成。在其他实施例中，所述基底101内也可以是包括有铜互连结构(例如M1层)，则本申请可以基于M1层进一步制备M2层。
所述刻蚀停止层102可以是Si3N4、SiC、SiON、SiCN等材料中的一种，也可以是单层或多层结构，本实施例中优选为SiCN，所述刻蚀停止层102的顶面作为刻蚀所述第一电介质层103时的刻蚀终止处。所述第一电介质层103优选为低k电介质层，介电常数k值小于2.8，所述第一电介质层103用于使后续所形成的互连结构之间相互绝缘，也用于为后续形成互连结构提供工艺平台，本实施例中以多孔的电介质层为例，特别是多孔结构的SiOCH介质材料。所述保护层104优选为TEOS，能够起到覆盖电介质层及曝光图形转写的作用，所述硬掩膜层105为金属硬掩膜层105，材料包括TiN、AlN、Al2O3、WCN和Cu3N中的一种或多种，也可以是单层或多层结构，优选为TiN。所述刻蚀停止层102、第一电介质层103、保护层104、硬掩膜层105均可以通过PECVD(等离子增强化学气相沉积)工艺形成，所述第一光阻层106可通过旋涂法形成。对于各个材料层的厚度等工艺参数可以根据实际工艺要求来设定，此处不作过多限制。
接着，进行步骤S2：对所述第一光阻层进行图形化处理，并基于图形化的所述第一光阻层106对所述刻蚀停止层102、第一电介质层103、保护层104、硬掩膜层105进行刻蚀形成第一沟槽31，所述第一沟槽31显露所述基底101，如图5所示。
具体地，在步骤S2中，由于所述第一电介质层103为多孔的电介质材料，因此对其刻蚀后形成的第一沟槽31侧壁也会形成凹凸不平的孔洞310，本发明正是基于这种孔洞形貌提出覆盖方案，使其不会对后续的阻挡层202及互连金属柱32的形成造成不良影响。
接着，进行步骤S3：通过去胶工艺去除所述第一光阻层106，并清除位于所述第一沟槽31底部及侧壁残余的聚合物(polymer)，然后通过保护气体吹扫和焙烘将所述第一沟槽31内部的水汽和空气清理，如图6所示，以避免后续与所述第一电介质层103发生反应。此处的保护气体可以是氮气或惰性气体。该步骤中对所述第一沟槽31进行吹扫(N2Purge)和焙烘(Bake)能够有效对沟槽中的水汽及氧气进行去除，防止其与所述第一电介质层103的介质材料发生反应，保证第一电介质层103的化学稳定性，避免对第一电介质层103的介电常数造成影响。
接着，进行步骤S4：于所述第一沟槽31内壁(包括底面及侧壁)沉积隔离层201，所述隔离层201填充位于所述第一沟槽31侧壁表面的孔洞310，如图7所示。
接着，进行步骤S5：将位于所述第一沟槽31底面的所述隔离层201进行去除，显露所述基底101。
接着，进行步骤S6：于所述第一沟槽31的内壁沉积阻挡层202，所述阻挡层202覆盖所述第一沟槽31的底面及所述隔离层201的表面，所述阻挡层202与第一电介质层103通过所述隔离层201相隔离，如图8所示。
具体地，在选用铜作为金属互连线材料时，由于铜在电介质层中具有很强的扩散能力，为了防止铜在沉积时扩散进入电介质层，将其更好地限制在沟槽内，一般采用难熔金属作为互连金属柱32与电介质层之间的阻挡层202。所述阻挡层202可以是TiN、TaN、TiSiN、TaSiN、Ti和Ta中的一种或多种，本实施例中优选为钽、或氮化钽、或钽与氮化钽的叠层结构，当采用钽与氮化钽的叠层结构时，先于所述第一沟槽的内部沉积TaN层，然后在所述TaN层表面沉积Ta层，形成所述阻挡层202。
由于隔离层201已经将所述阻挡层202与第一电介质层103相隔离，因此，多孔的电介质材料不会对所述阻挡层202的形成造成影响。首先，隔离层201为所述阻挡层202的沉积提供平整的表面条件，平整的阻挡层202也为后续Cu的沉积创造良好的准备条件，避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使所述隔离层201填充沟槽侧壁的孔洞310，避免孔洞310中留存的H2O和O2在PVD工艺中与Ta发生反应生成TaO，保证阻挡层202的化学稳定性，进而保证Cu与Ta的黏合能力。需要说明的是，本发明中的隔离层针对的是刻蚀多孔电介质材料形成的侧壁孔洞问题，电介质层材料不限于SiOCH，也就是说，对于其他的多孔电介质材料，本发明中的方法及结构也同样适用。
所述隔离层201的材料包括但不限于SiO2、SiN、SiON中的一种，可根据实际机械性质、介电常数等综合性能要求进行选择，对于所述阻挡层202及隔离层201的厚度等工艺参数可以根据实际工艺要求来设定，此处不作过多限制。
接着，进行步骤S7：于所述第一沟槽31内填充导电金属形成互连金属柱32，所述互连金属柱32填充所述第一沟槽31并覆盖所述阻挡层202，如图9所示，然后，去除所述保护层104、硬掩膜层105，同时去除所述互连金属柱32、隔离层201及阻挡层202位于所述第一电介质层103以上的部分，如图10所示。
具体地，所述互连金属柱32通常选用电阻率较低的材料，本实施例中所述互连金属柱32优选为铜，在其他实施例中，所述互连金属柱32也可以是Al、W、Cu、Co、Mo等材料中的一种或任意种组成的合金，如铜铝合金。在去除工艺中可以采用CMP工艺以保证表面平整。在互连铜金属柱的形成过程中，可以先在阻挡层202之上沉积一层较薄的铜籽晶层，随后通过电镀铜工艺，完成铜互连线的沉积。
实施例二
本实施例提供一种金属互连结构，所述金属互连结构可以基于实施例一中的制备方法，但不限于实施例一中的制备方法，如图10所示，所述金属互连结构具体包括：
基底101；
刻蚀停止层102，形成于所述基底101上；
第一电介质层103，形成于所述刻蚀停止层102上，所述第一电介质层103为多孔材料；
第一沟槽31，贯穿所述刻蚀停止层102及第一电介质层103并连通所述基底101，所述第一沟槽31的侧壁形成有凹凸不平的孔洞310；
隔离层201，形成于所述第一沟槽31的侧壁并填充位于所述第一沟槽31侧壁表面的孔洞310。
具体地，所述基底101内可以形成有功能结构，例如：所述基底101内可以形成有MOS场效应晶体管等半导体器件，还可以形成有电阻结构等。在其他实施例中，所述基底101内还可以形成有至少一层层间金属结构。本实施例中，所述基底101包括前层介质层以及位于所述前层介质层中的前层金属柱11，所述前层金属柱11优选为钨，金属钨由于其具有良好的导电性和阶梯覆盖性，常被用来连接相邻的金属层。所述前层金属柱11可以是在对所述前层介质层刻蚀形成接触孔并沉积金属形成。在其他实施例中，所述基底101内也可以是包括有铜互连结构(例如M1层)，则本申请可以基于M1层进一步制备M2层。
所述刻蚀停止层102可以是Si3N4、SiC、SiON、SiCN等材料中的一种，也可以是单层或多层结构，本实施例中优选为SiCN，所述刻蚀停止层102的顶面作为刻蚀所述第一电介质层103时的刻蚀终止处。所述第一电介质层103优选为低k电介质层，介电常数k值小于2.8，所述第一电介质层103用于使后续所形成的互连结构之间相互绝缘，也用于为后续形成互连结构提供工艺平台，本实施例中以多孔的电介质层为例，特别是多孔结构的SiOCH介质材料。所述刻蚀停止层102、第一电介质层103均可以通过PECVD(等离子增强化学气相沉积)工艺形成，对于各个材料层的厚度等工艺参数可以根据实际工艺要求来设定，此处不作过多限制。
进一步地，所述金属互连结构还包括阻挡层202，所述阻挡层202覆盖所述第一沟槽31的底面及所述隔离层201的表面，所述阻挡层202与第一电介质层103通过所述隔离层201相隔离。所述第一电介质层103为多孔的电介质材料，因此对其刻蚀后形成的第一沟槽31侧壁也会形成凹凸不平的孔洞310，本发明正是基于这种孔洞形貌提出覆盖隔离层的方案，使其不会对后续的阻挡层202及互连金属柱32的形成造成不良影响。
具体地，在选用铜作为金属互连线材料时，由于铜在电介质层中具有很强的扩散能力，为了防止铜在沉积时扩散进入电介质层，将其更好地限制在沟槽内，一般采用难熔金属作为互连金属柱32与电介质层之间的阻挡层202。所述阻挡层202可以是TiN、TaN、TiSiN、TaSiN、Ti和Ta中的一种或多种，本实施例中优选为钽、或氮化钽、或钽与氮化钽的叠层结构，当采用钽与氮化钽的叠层结构时，先于所述第一沟槽的内部沉积TaN层，然后在所述TaN层表面沉积Ta层，形成所述阻挡层202。由于隔离层201已经将所述阻挡层202与第一电介质层103相隔离，因此，多孔的电介质材料不会对所述阻挡层202的形成造成影响。首先，隔离层201为所述阻挡层202的沉积提供平整的表面条件，平整的阻挡层202也为后续Cu的沉积创造良好的准备条件，避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使所述隔离层201填充沟槽侧壁的孔洞310，避免孔洞310中留存的H2O和O2在PVD工艺中与Ta发生反应生成TaO，保证阻挡层202的化学稳定性，进而保证Cu与Ta的黏合能力。
进一步地，所述金属互连结构还包括互连金属柱32，所述互连金属柱32填充所述第一沟槽31并覆盖所述阻挡层202。
具体地，所述互连金属柱32通常选用电阻率较低的材料，本实施例中所述互连金属柱32优选为铜，在其他实施例中，所述互连金属柱32也可以是Al、W、Cu、Co、Mo等材料中的一种或任意种组成的合金，如铜铝合金。在去除工艺中可以采用CMP工艺以保证表面平整。在互连铜金属柱的形成过程中，可以先在阻挡层202之上沉积一层较薄的铜籽晶层，随后通过电镀铜工艺，完成铜互连线的沉积。
综上所述，本发明提供一种金属互连结构及其制备方法，在该金属互连结构的制备过程中，先对刻蚀形成的第一沟槽进行吹扫和焙烘，以有效地对沟槽中的水汽及氧气进行去除，防止与第一电介质层的介质材料发生反应，保证第一电介质层的化学稳定性。然后在第一沟槽的侧壁依次沉积形成隔离层及阻挡层，隔离层用于将阻挡层与第一电介质层相隔离，因此多孔的电介质材料不会对阻挡层的形成造成影响。首先，隔离层为阻挡层的沉积提供平整的表面条件，平整的阻挡层也为后续互连金属柱的沉积创造良好的准备条件，避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使隔离层填充沟槽侧壁的孔洞，避免孔洞中留存的水汽及氧气在阻挡层的PVD工艺中与Ta发生反应生成TaO，保证隔离层的化学稳定性，进而保证Cu与Ta的黏合能力。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种金属互连结构，其特征在于，所述金属互连结构包括：
基底；
刻蚀停止层，形成于所述基底上；
第一电介质层，形成于所述刻蚀停止层上，所述第一电介质层为多孔材料；
第一沟槽，贯穿所述刻蚀停止层及第一电介质层并连通所述基底，所述第一沟槽的侧壁形成有孔洞；
隔离层，形成于所述第一沟槽的侧壁并填充位于所述第一沟槽侧壁表面的孔洞。
2.根据权利要求1所述的金属互连结构，其特征在于，所述金属互连结构还包括阻挡层，所述阻挡层覆盖所述第一沟槽的底面及所述隔离层的表面，所述阻挡层与第一电介质层通过所述隔离层相隔离。
3.根据权利要求2所述的金属互连结构，其特征在于：所述金属互连结构还包括互连金属柱，所述互连金属柱填充所述第一沟槽并覆盖所述阻挡层。
4.根据权利要求1所述的金属互连结构，其特征在于：所述第一电介质层为低k电介质层，其介电常数k值小于2.8。
5.根据权利要求1所述的金属互连结构，其特征在于：所述第一电介质层为多孔的SiOCH介质材料。
6.一种金属互连结构的制备方法，其特征在于，所述制备方法包括如下步骤：
S1：提供基底，于所述基底上依次形成刻蚀停止层、第一电介质层、保护层、硬掩膜层及第一光阻层，所述第一电介质层为多孔材料；
S2：对所述第一光阻层进行图形化处理，并基于图形化的所述第一光阻层对所述刻蚀停止层、第一电介质层、保护层、硬掩膜层进行刻蚀形成第一沟槽，所述第一沟槽显露所述基底；
S3：通过去胶工艺去除所述第一光阻层，并清除位于所述第一沟槽底部及侧壁残余的聚合物，然后通过保护气体吹扫和焙烘将所述第一沟槽内部的水汽和空气进行清理；
S4：于所述第一沟槽内壁沉积隔离层，所述隔离层填充位于所述第一沟槽侧壁表面的孔洞。
7.根据权利要求6所述的制备方法，其特征在于，还包括如下步骤：
S5：将位于所述第一沟槽底面的所述隔离层进行去除，显露所述基底；
S6：于所述第一沟槽的内壁沉积阻挡层，所述阻挡层覆盖所述第一沟槽的底面及所述隔离层的表面，所述阻挡层与第一电介质层通过所述隔离层相隔离。
8.根据权利要求7所述的制备方法，其特征在于，还包括如下步骤：
S7：于所述第一沟槽内填充导电金属形成互连金属柱，所述互连金属柱覆盖所述阻挡层，然后去除所述保护层、硬掩膜层，同时去除所述互连金属柱、隔离层及阻挡层位于所述第一电介质层以上的部分，最终获得所述金属互连结构。
9.根据权利要求6所述的制备方法，其特征在于：所述第一电介质层为低k电介质层，其介电常数k值小于2.8。
10.根据权利要求6所述的制备方法，其特征在于：所述第一电介质层为多孔的SiOCH介质材料。
CN202211349828.9A 2022-10-31 2022-10-31 一种金属互连结构及其制备方法 Pending CN115547979A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211349828.9A CN115547979A (zh) 2022-10-31 2022-10-31 一种金属互连结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211349828.9A CN115547979A (zh) 2022-10-31 2022-10-31 一种金属互连结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115547979A true CN115547979A (zh) 2022-12-30

Family

ID=84717944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211349828.9A Pending CN115547979A (zh) 2022-10-31 2022-10-31 一种金属互连结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115547979A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013853A (zh) * 2023-03-27 2023-04-25 合肥晶合集成电路股份有限公司 互连结构的制备方法
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013853A (zh) * 2023-03-27 2023-04-25 合肥晶合集成电路股份有限公司 互连结构的制备方法
CN116013853B (zh) * 2023-03-27 2023-06-02 合肥晶合集成电路股份有限公司 互连结构的制备方法
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116798952B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Similar Documents

Publication Publication Date Title
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
US7915162B2 (en) Method of forming damascene filament wires
US20030139034A1 (en) Dual damascene structure and method of making same
JP2009524257A (ja) 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス）
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
CN115547979A (zh) 一种金属互连结构及其制备方法
US6514860B1 (en) Integration of organic fill for dual damascene process
US7759244B2 (en) Method for fabricating an inductor structure or a dual damascene structure
US7436009B2 (en) Via structures and trench structures and dual damascene structures
JP2005340808A (ja) 半導体装置のバリア構造
US6406992B1 (en) Fabrication method for a dual damascene structure
US7932187B2 (en) Method for fabricating a semiconductor device
US20050215047A1 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US7632755B2 (en) Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby
US6440861B1 (en) Method of forming dual damascene structure
US10453794B2 (en) Interconnect structure for semiconductor devices
US20020127849A1 (en) Method of manufacturing dual damascene structure
CN115662971A (zh) 一种具有空气间隙的金属互连结构及其制备方法
US20070134915A1 (en) Method of fabricating a metal line in a semiconductor device
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20080057697A1 (en) Methods of Forming Dual-Damascene Interconnect Structures Using Adhesion Layers Having High Internal Compressive Stress and Structures Formed Thereby
KR100784105B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination