CN116013853A - 互连结构的制备方法 - Google Patents

互连结构的制备方法 Download PDF

Info

Publication number
CN116013853A
CN116013853A CN202310300971.7A CN202310300971A CN116013853A CN 116013853 A CN116013853 A CN 116013853A CN 202310300971 A CN202310300971 A CN 202310300971A CN 116013853 A CN116013853 A CN 116013853A
Authority
CN
China
Prior art keywords
layer
barrier layer
metal
dielectric layer
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310300971.7A
Other languages
English (en)
Other versions
CN116013853B (zh
Inventor
刘扬
曲厚任
李倩娣
潘滔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310300971.7A priority Critical patent/CN116013853B/zh
Publication of CN116013853A publication Critical patent/CN116013853A/zh
Application granted granted Critical
Publication of CN116013853B publication Critical patent/CN116013853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种互连结构的制备方法,提供衬底,在衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,第二阻挡层中具有显露出金属层的孔洞;在第二阻挡层上形成介电层,介电层填充孔洞;以及,在介电层上形成图形化的光刻胶层,以图形化的光刻胶层为掩模依次刻蚀介电层、第二阻挡层、金属层和第一阻挡层以形成若干沟槽,相邻沟槽之间剩余的金属层作为金属互连线。本发明不会在沟槽的底部产生刻蚀残留,从而提高了互连结构的稳定性。

Description

互连结构的制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种互连结构的制备方法。
背景技术
在互连结构的制备方法中,常使用铝铜合金作为金属互连线,然而在制备工艺中,铝铜合金易受环境和温度的影响,例如高温、外部掺杂,导致铝铜合金中的晶粒膨胀尺寸变大,使得金属层的表面凹凸不平,而金属层的表面凹凸不平会影响刻蚀金属层时金属互连线的形成,例如形成金属互连线后存在刻蚀残留物,影响互连结构的稳定性。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法,不会在沟槽的底部产生刻蚀残留,从而提高了互连结构的稳定性。
为了达到上述目的,本发明提供了一种互连结构的制备方法,包括:
提供衬底,在所述衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,所述第二阻挡层中具有显露出所述金属层的孔洞;
在所述第二阻挡层上形成介电层,所述介电层填充所述孔洞;以及,
在所述介电层上形成图形化的光刻胶层,以所述图形化的光刻胶层为掩模依次刻蚀所述介电层、所述第二阻挡层、所述金属层和所述第一阻挡层以形成若干沟槽,相邻所述沟槽之间剩余的所述金属层作为金属互连线。
可选的,所述金属层的材质包括铝和铜。
可选的,所述第一阻挡层和所述第二阻挡层的材质均包括氮化钛。
可选的,所述第一阻挡层和所述第二阻挡层的厚度均为300埃~500埃。
可选的,所述介电层的厚度大于500埃。
可选的,所述介电层的材质包括氧化硅。
可选的,采用TEOS工艺形成所述介电层。
可选的,在所述介电层和所述图形化的光刻胶层之间还形成有抗反射涂层。
可选的,所述抗反射涂层的厚度为300埃~500埃。
可选的,形成所述图形化的光刻胶层的步骤包括:
在所述抗反射涂层上旋涂光刻胶;
对所述光刻胶执行固化工艺以形成光刻胶层;以及,
执行光刻工艺刻蚀所述光刻胶层以形成所述图形化的光刻胶层。
在本发明提供的互连结构的制备方法中,在提供的衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,第二阻挡层中具有显露出金属层的孔洞;在第二阻挡层上形成介电层,介电层填充孔洞;以及,在介电层上形成图形化的光刻胶层,以图形化的光刻胶层为掩模依次刻蚀介电层、第二阻挡层、金属层和第一阻挡层以形成若干沟槽,相邻沟槽之间剩余的金属层作为金属互连线。本发明中金属层易受环境和温度影响导致金属层中的晶粒尺寸变大,使得金属层的表面凹凸不平,进而使得第二阻挡层中产生显露出金属层的孔洞;利用介电层填充孔洞,能够有效避免在形成图形化的光刻胶层时,光刻胶流入孔洞中与金属层发生化学反应生成金属化合物,即避免形成金属化合物;在刻蚀形成沟槽后,由于不存在金属化合物,则不会在沟槽的底部产生刻蚀残留物,从而提高了互连结构的稳定性。
附图说明
图1为本发明实施例一提供的互连结构的制备方法的流程图。
图2为本发明实施例一提供的互连结构的制备方法中形成第一阻挡层、金属层和第二阻挡层后的剖面示意图。
图3为本发明实施例一提供的互连结构的制备方法中形成介电层后的剖面示意图。
图4为本发明实施例一提供的互连结构的制备方法中形成抗反射涂层和图形化的光刻胶层后的剖面示意图。
图5为本发明实施例一提供的互连结构的制备方法中形成沟槽后的剖面示意图。
其中,附图标记为:
10-衬底;21-第一阻挡层;22-第二阻挡层;23-孔洞;30-金属层;31-金属互连线;40-介电层;50-抗反射涂层;60-图形化的光刻胶层;70-沟槽。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式且未按比例绘制,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
如在本发明中所使用的,单数形式“一”、“一个”以及“该”包括复数对象,术语“或”通常是以包括“和/或”的含义而进行使用的,术语“若干”通常是以包括“至少一个”的含义而进行使用的,术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的,此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征,“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分,其不仅包括端点,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。此外,如在本发明中所使用的,一元件设置于另一元件,通常仅表示两元件之间存在连接、耦合、配合或传动关系,且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动,而不能理解为指示或暗示两元件之间的空间位置关系,即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位,除非内容另外明确指出外。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
图1为本实施例提供的互连结构的制备方法的流程图。请参考图1,本发明提供了一种互连结构的制备方法,包括:
步骤S1:提供衬底,在衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,第二阻挡层中具有显露出金属层的孔洞;
步骤S2:在第二阻挡层上形成介电层,介电层填充孔洞;
步骤S3:在介电层上形成图形化的光刻胶层,以图形化的光刻胶层为掩模依次刻蚀介电层、第二阻挡层、金属层和第一阻挡层以形成若干沟槽,相邻沟槽之间剩余的金属层作为金属互连线。
图2为本实施例提供的互连结构的制备方法中形成第一阻挡层、金属层和第二阻挡层后的剖面示意图;图3为本实施例提供的互连结构的制备方法中形成介电层后的剖面示意图;图4为本实施例提供的互连结构的制备方法中形成抗反射涂层和图形化的光刻胶层后的剖面示意图;图5为本实施例提供的互连结构的制备方法中形成沟槽后的剖面示意图。下面结合图2~图5对本实施例提供的互连结构的制备方法进行详细说明。
请参考图2,执行步骤S1:提供衬底10,衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底10中形成有前端器件结构(图中未示出),前端器件结构包括存储结构、功率管结构或传感器结构,不限于上述前端器件结构。在衬底10上依次形成第一阻挡层21、金属层30和第二阻挡层22,在本实施例中,第一阻挡层21和第二阻挡层22的厚度为300埃~500埃;第一阻挡层21和第二阻挡层22的材质包括氮化钛,金属层30的材质包括铝和铜,不限于上述厚度和材质。在本实施例中,由于金属层30的材质包括铝和铜,铝和铜易受环境变化和温度浮动的影响导致金属层30中的晶粒尺寸变大,使得金属层30的表面凹凸不平,第二阻挡层22的厚度在工艺流程中已设置好,当金属层30的表面凹凸不平时,金属层30中的晶粒尺寸变大会撑破第二阻挡层22,会使得第二阻挡层22中产生显露出金属层30的孔洞23(缝隙),此孔洞23一般是在工艺制备过程中发现的,此时已形成第二阻挡层22,即第二阻挡层22中已产生显露出金属层30的孔洞23。
请参考图3,执行步骤S2:由于光刻胶具有流动性,为了避免后续形成的光刻胶流入孔洞23中与金属层30发生化学反应生成难以反应的金属化合物,因此在第二阻挡层22上形成介电层40,介电层40填充孔洞23。在本实施例中,介电层40的厚度大于500埃,介电层40的材质优选为氧化硅,还可为氮氧化硅或氮化硅;优选采用TEOS工艺形成介电层40,也可采用常用的其它制备工艺。在本实施例中,由于介电层40的材质优选为氧化硅且介电层40的厚度大于500埃,氧化硅较软且填充性和覆盖性较好,能够较好的填充孔洞23。
请参考图4和图5,执行步骤S3:在介电层40上依次形成抗反射涂层50和图形化的光刻胶层60,具体的,在抗反射涂层50上旋涂光刻胶,光刻胶具有流动性,由于介电层40填充孔洞,即便抗反射涂层50的覆盖性和填充性较差,光刻胶也不会流入孔洞中与金属层40生成难以反应的金属化合物,且介电层40的覆盖性和填充性较好,会使抗反射涂层50的表面较平整;对光刻胶执行固化工艺以形成光刻胶层,以及执行光刻工艺刻蚀光刻胶层以形成图形化的光刻胶层60。在本实施例中,抗反射涂层50的厚度可为300埃~500埃,抗反射涂层50的覆盖性和填充性较差,若不具有介电层40时,抗反射涂层50会难以完全覆盖且填充孔洞仍会导致光刻胶流入孔洞中与金属层30接触发生化学反应生成难以反应的金属化合物。
进而,以图形化的光刻胶层60为掩模依次刻蚀抗反射涂层50、介电层40、第二阻挡层22、金属层30和第一阻挡层21以形成若干沟槽70,相邻沟槽70之间剩余的金属层作为金属互连线31;在刻蚀形成金属互连线31后,去除图形化的光刻胶层60及抗反射涂层50,进而去除介电层40(图中还未去除介电层40)。在本实施例中,利用介电层40填充孔洞,且介电层40的覆盖性和填充性较好,相较于抗反射涂层50能够较好的填充孔洞,因而有效避免在形成图形化的光刻胶层60时,光刻胶流入孔洞中与金属层30发生化学反应生成难以反应的金属化合物,如金属层30的材质优选为铝铜合金,生成的金属化合物包括氧化铝(Al2O3),即有效避免形成金属化合物(氧化铝)。假若形成了金属化合物,在刻蚀形成若干沟槽70时,由于金属化合物和金属层30的材质差异,刻蚀速率不一致,金属化合物更难以刻蚀,导致在刻蚀后会在沟槽70的底部存在刻蚀残留物,当刻蚀至衬底10的表面,刻蚀残留物一般为第一阻挡层21,当刻蚀至第一阻挡层21的表面,刻蚀残留物一般为金属层30;刻蚀残留物会影响互连结构的稳定性。因此,利用介电层40填充孔洞,有效避免形成金属化合物,在刻蚀形成沟槽70后,由于不存在金属化合物,则不会在沟槽70的底部产生刻蚀残留物,从而提高了互连结构的稳定性。
综上,在本发明提供的互连结构的制备方法中,在提供的衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,第二阻挡层中具有显露出金属层的孔洞;在第二阻挡层上形成介电层,介电层填充孔洞;以及,在介电层上形成图形化的光刻胶层,以图形化的光刻胶层为掩模依次刻蚀介电层、第二阻挡层、金属层和第一阻挡层以形成若干沟槽,相邻沟槽之间剩余的金属层作为金属互连线。本发明中金属层易受环境和温度影响导致金属层中的晶粒尺寸变大,使得金属层的表面凹凸不平,进而使得第二阻挡层中产生显露出金属层的孔洞;利用介电层填充孔洞,能够有效避免在形成图形化的光刻胶层时,光刻胶流入孔洞中与金属层发生化学反应生成金属化合物,即避免形成金属化合物;在刻蚀形成沟槽后,由于不存在金属化合物,则不会在沟槽的底部产生刻蚀残留物,从而提高了互连结构的稳定性。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种互连结构的制备方法,其特征在于,包括:
提供衬底,在所述衬底上依次形成第一阻挡层、金属层和第二阻挡层,其中,所述第二阻挡层中具有显露出所述金属层的孔洞;
在所述第二阻挡层上形成介电层,所述介电层填充所述孔洞;以及,
在所述介电层上形成图形化的光刻胶层,以所述图形化的光刻胶层为掩模依次刻蚀所述介电层、所述第二阻挡层、所述金属层和所述第一阻挡层以形成若干沟槽,相邻所述沟槽之间剩余的所述金属层作为金属互连线。
2.如权利要求1所述的互连结构的制备方法,其特征在于,所述金属层的材质包括铝和铜。
3.如权利要求1所述的互连结构的制备方法,其特征在于,所述第一阻挡层和所述第二阻挡层的材质均包括氮化钛。
4.如权利要求1或3所述的互连结构的制备方法,其特征在于,所述第一阻挡层和所述第二阻挡层的厚度均为300埃~500埃。
5.如权利要求1所述的互连结构的制备方法,其特征在于,所述介电层的厚度大于500埃。
6.如权利要求5所述的互连结构的制备方法,其特征在于,所述介电层的材质包括氧化硅。
7.如权利要求6所述的互连结构的制备方法,其特征在于,采用TEOS工艺形成所述介电层。
8.如权利要求1所述的互连结构的制备方法,其特征在于,在所述介电层和所述图形化的光刻胶层之间还形成有抗反射涂层。
9.如权利要求8所述的互连结构的制备方法,其特征在于,所述抗反射涂层的厚度为300埃~500埃。
10.如权利要求8所述的互连结构的制备方法,其特征在于,形成所述图形化的光刻胶层的步骤包括:
在所述抗反射涂层上旋涂光刻胶;
对所述光刻胶执行固化工艺以形成光刻胶层;以及,
执行光刻工艺刻蚀所述光刻胶层以形成所述图形化的光刻胶层。
CN202310300971.7A 2023-03-27 2023-03-27 互连结构的制备方法 Active CN116013853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310300971.7A CN116013853B (zh) 2023-03-27 2023-03-27 互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310300971.7A CN116013853B (zh) 2023-03-27 2023-03-27 互连结构的制备方法

Publications (2)

Publication Number Publication Date
CN116013853A true CN116013853A (zh) 2023-04-25
CN116013853B CN116013853B (zh) 2023-06-02

Family

ID=86027119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310300971.7A Active CN116013853B (zh) 2023-03-27 2023-03-27 互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN116013853B (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
CN1192049A (zh) * 1992-02-26 1998-09-02 国际商业机器公司 具有难熔金属覆盖的低阻金属导体线路和通路的器件
JPH10340427A (ja) * 1997-06-06 1998-12-22 Sharp Corp 金属膜パターンの形成方法
US6376361B1 (en) * 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects
US20020137339A1 (en) * 1996-03-26 2002-09-26 Hideki Takeuchi Semiconductor device and manufacturing method thereof
KR20020095508A (ko) * 2001-06-14 2002-12-27 주식회사 현대 디스플레이 테크놀로지 액정표시장치의 제조방법
TW200427856A (en) * 2003-02-26 2004-12-16 Ekc Technology Inc Titanium carboxylate films for use in semiconductor processing
JP2005064074A (ja) * 2003-08-20 2005-03-10 Three M Innovative Properties Co フレキシブルプリント回路テープの製造方法及びテープ
CN101587853A (zh) * 2008-05-20 2009-11-25 中芯国际集成电路制造(上海)有限公司 一种金属沟槽的制作方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法
CN103258792A (zh) * 2013-05-23 2013-08-21 上海华力微电子有限公司 降低冗余金属耦合电容的沟槽优先双大马士革铜互连方法
CN103730412A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 金属互连线的形成方法
CN105990222A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN106972010A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109461652A (zh) * 2018-10-31 2019-03-12 无锡中微晶园电子有限公司 一种改善厚金属层lift off工艺图形异常的方法
US20190148633A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junctions
CN110867384A (zh) * 2018-08-27 2020-03-06 合肥晶合集成电路有限公司 一种半导体结构制造方法
CN115547979A (zh) * 2022-10-31 2022-12-30 上海积塔半导体有限公司 一种金属互连结构及其制备方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
CN1192049A (zh) * 1992-02-26 1998-09-02 国际商业机器公司 具有难熔金属覆盖的低阻金属导体线路和通路的器件
US20020137339A1 (en) * 1996-03-26 2002-09-26 Hideki Takeuchi Semiconductor device and manufacturing method thereof
JPH10340427A (ja) * 1997-06-06 1998-12-22 Sharp Corp 金属膜パターンの形成方法
US6376361B1 (en) * 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects
KR20020095508A (ko) * 2001-06-14 2002-12-27 주식회사 현대 디스플레이 테크놀로지 액정표시장치의 제조방법
TW200427856A (en) * 2003-02-26 2004-12-16 Ekc Technology Inc Titanium carboxylate films for use in semiconductor processing
JP2005064074A (ja) * 2003-08-20 2005-03-10 Three M Innovative Properties Co フレキシブルプリント回路テープの製造方法及びテープ
CN101587853A (zh) * 2008-05-20 2009-11-25 中芯国际集成电路制造(上海)有限公司 一种金属沟槽的制作方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法
CN103258792A (zh) * 2013-05-23 2013-08-21 上海华力微电子有限公司 降低冗余金属耦合电容的沟槽优先双大马士革铜互连方法
CN103730412A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 金属互连线的形成方法
CN105990222A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN106972010A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20190148633A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junctions
CN110867384A (zh) * 2018-08-27 2020-03-06 合肥晶合集成电路有限公司 一种半导体结构制造方法
CN109461652A (zh) * 2018-10-31 2019-03-12 无锡中微晶园电子有限公司 一种改善厚金属层lift off工艺图形异常的方法
CN115547979A (zh) * 2022-10-31 2022-12-30 上海积塔半导体有限公司 一种金属互连结构及其制备方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Also Published As

Publication number Publication date
CN116013853B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US7256502B2 (en) Metal interconnections for semiconductor devices including a buffer layer on a trench sidewall
US6867094B2 (en) Method of fabricating a stacked capacitor for a semiconductor device
US20070117378A1 (en) Method of forming a trench for use in manufacturing a semiconductor device
KR100415045B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN115274616A (zh) 通孔结构及其方法
US7902631B2 (en) Contact plug structure
CN116013853B (zh) 互连结构的制备方法
US6262484B1 (en) Dual damascene method for backened metallization using poly stop layers
US20050202671A1 (en) Interconnect structure and method for fabricating the same
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2008124399A (ja) 半導体装置の製造方法
TWI786920B (zh) 半導體結構及其製造方法
KR100835506B1 (ko) 반도체소자의 제조방법
TWI351736B (en) Methods for forming a semiconductor device
KR100306374B1 (ko) 반도체소자의콘택홀형성방법
CN115376997A (zh) 互连结构的制备方法
JP2000133711A (ja) 半導体装置およびその製造方法
KR100304701B1 (ko) 알루미늄 및 텅스텐으로 비아홀이 매립된 반도체 장치 및 그 제조방법
KR100575547B1 (ko) 반도체 제조 방법
CN115346910A (zh) 半导体结构及其制造方法
CN115732411A (zh) 半导体结构的形成方法
CN111446206A (zh) 金属线自对准二次成型工艺方法
KR20060036669A (ko) 반도체 소자 제조 방법
KR20040041878A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant