CN103730412A - 金属互连线的形成方法 - Google Patents

金属互连线的形成方法 Download PDF

Info

Publication number
CN103730412A
CN103730412A CN201410006930.8A CN201410006930A CN103730412A CN 103730412 A CN103730412 A CN 103730412A CN 201410006930 A CN201410006930 A CN 201410006930A CN 103730412 A CN103730412 A CN 103730412A
Authority
CN
China
Prior art keywords
layer
metal
etching
formation method
metal interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410006930.8A
Other languages
English (en)
Inventor
孔秋东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410006930.8A priority Critical patent/CN103730412A/zh
Publication of CN103730412A publication Critical patent/CN103730412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连线的形成方法，包括：提供基底，在基底上形成有介质层，在介质层上形成有金属层；在金属层上形成抗反射层，在抗反射层上形成图形化的光刻胶层，图形化的光刻胶层定义金属互连线的位置；以图形化的光刻胶层为掩模，湿法刻蚀抗反射层；以图形化的光刻胶层为掩模，刻蚀金属层形成金属互连线和相邻两金属互连线之间的沟槽。湿法刻蚀抗反射层，基本不会刻蚀图形化的光刻胶层。这样，刻蚀金属层过程和图形化的光刻胶层的反应生成物之间保持相当的平衡，金属互连线的侧面得到良好保护，线宽与预定义线宽相符。金属互连线线宽符合预定义线宽，产品良率较高，金属互连线中的电子迁移率稳定，其中的信号传递稳定，确保器件性能可靠。

Description

金属互连线的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种金属互连线的形成方法。
背景技术
在半导体制程中，通常通过金属互连线实现器件与器件之间、器件与外部电路之间的电连接。
现有的金属互连线的形成方法包括：
参照图1，提供基底10，在基底10上形成有介质层11，在介质层11上形成有铝层12，铝层12用于形成金属互连线；
参照图2，在铝层12上形成电介质抗反射层（Dielectric Anti-ReflectionCoating，DARC）13，在电介质抗反射层13上形成图形化的光刻胶层14，图形化的光刻胶层14定义金属互连线的位置；
参照图3A、图3B，以图形化的光刻胶层14为掩模，使用干法刻蚀电介质抗反射层13、铝层12（参照图2），在上形成金属互连线15和两相邻金属互连线15之间的沟槽16；
参照图4，去除图形化的光刻胶层和剩余电介质抗反射层，之后沉积金属间介质层17，金属间介质层17覆盖抗反射层13、填充满沟槽。
在干法刻蚀铝层过程中，一方面，图形化的光刻胶层起到掩模作用，另一方面图形化的光刻胶层也会与刻蚀等离子体反应，生成物会在金属互连线侧面形成保护层，保护金属互连线的侧面免遭过多刻蚀。形成金属互连线的过程，正是铝层的干法刻蚀和图形化的光刻胶层14的损耗之间的相对平衡的结果。
但是，参照图3A，在干法刻蚀电介质抗反射层13时，图形化的光刻胶层14先遭到更多刻蚀，虚线表示图形化的光刻胶层未遭到刻蚀时的形貌。这就造成，参照图3B，在刻蚀铝层过程中，图形化的光刻胶层损耗殆尽，即使抗反射层13可以起到掩模作用，但是金属互连线的侧面缺少图形化的光刻胶层的反应生成物的保护，而遭到过多刻蚀，最终形成的金属互连线15的线宽减小，小于预期定义的线宽。
上述金属互连线存在的问题，会造成良率下降，而且，在工作时，金属互连线中的电子迁移率降低、电子迁移率不够稳定，造成信号传递速率降低、不稳定，造成器件性能不可靠。
发明内容
本发明解决的问题是，现有技术形成的金属互连线线宽减小、侧壁形貌不佳，造成良率下降和电子迁移率降低，造成器件性能不可靠。
为解决上述问题，本发明提供一种金属互连线的形成方法，该金属互连线的形成方法包括：
提供基底，在所述基底上形成有介质层，在所述介质层上形成有金属层；
在所述金属层上形成抗反射层，在所述抗反射层上形成图形化的光刻胶层，图形化的光刻胶层定义金属互连线的位置；
以所述图形化的光刻胶层为掩模，湿法刻蚀所述抗反射层；
以所述图形化的光刻胶层为掩模，刻蚀所述金属层形成金属互连线和相邻两金属互连线之间的沟槽。
可选地，所述抗反射层为电介质抗反射层。
可选地，所述电介质抗反射层的材料为氧化氮化硅。
可选地，所述湿法刻蚀抗反射层过程，使用的刻蚀剂为稀释氢氟酸溶液。
可选地，所述稀释氢氟酸溶液的体积浓度范围为0.5%～2%，温度范围为20℃～40℃。
可选地，所述图形化的光刻胶层的厚度范围为400～800nm。
可选地，所述抗反射层的厚度范围为15～40nm。
可选地，所述金属层的材料为铝或铝铜合金。
可选地，在刻蚀所述金属层过程，使用Cl2。
可选地，在干法刻蚀所述金属层过程，射频功率范围为500～1500W；在刻蚀金属层过程中，偏置功率范围为50～200W。
可选地，在刻蚀金属层过程中，还向刻蚀反应腔内还通入N2、Ar和氟烷气体。
可选地，在所述金属层和抗反射层之间还形成有第一扩散阻挡层；
在所述金属层和介质层之间还形成有第二扩散阻挡层，在刻蚀所述金属层后，刻蚀去除未被金属互连线覆盖的第二扩散阻挡层。
可选地，所述第一扩散阻挡层为钛层和位于钛层上的氮化钛层的叠层结构；所述第二扩散阻挡层为钛层和位于钛层上的氮化钛层的叠层结构。
可选地，还包括：沉积金属间介质层，所述金属间介质层填充满沟槽。
与现有技术相比，本发明的技术方案具有以下优点：
使用湿法刻蚀所述抗反射层，基本不会刻蚀图形化的光刻胶层，图形化的光刻胶层不会遭到刻蚀，形貌保持良好。这样，在以该图形化的光刻胶层为掩模，刻蚀金属层形成金属互连线时，图形化的光刻胶层量足，刻蚀金属层和图形化的光刻胶层的反应生成物之间保持相当的平衡，金属互连线的侧面得到良好、充分保护，确保金属互连线的侧面不会遭到额外刻蚀，使得金属互连线的线宽与预定义线宽相符。
而且，使用本技术方案的金属互连线的产品良率较高，金属互连线中的电子迁移率稳定，其中的信号传递稳定，确保器件性能可靠。
附图说明
图1、图2、图3A、图3B、图4是现有技术的金属互连线在形成过程的各个阶段的剖面结构示意图；
图5～图10是本发明具体实施例的金属互连线在形成过程中各个阶段的剖面结构示意图。
具体实施方式
针对现有技术存在的问题，本发明技术方案提出新的金属互连线的形成方法，该方法在刻蚀金属层之前，使用湿法刻蚀抗反射层，这不会对图形化的光刻胶层造成损伤，保持图形化的光刻胶层具有足够的量。这样，在刻蚀金属层形成金属互连线过程，刻蚀金属层与图形化的光刻胶层的反应生成物之间保持相当的平衡，金属互连线层侧面得到良好保护，金属互连线的侧面不会遭到过多刻蚀，金属互连线的线宽符合预定义线宽。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
在本实施例中，将以金属互连线的形成工艺为例，详细描述本实施例的金属互连线形成工艺的技术方案。
参照图5，提供基底100，在基底100上形成有介质层101，在介质层101上形成有第二扩散阻挡层102，在所述第二扩散阻挡层102上形成有金属层103。
在具体实施例中，在所述基底100中形成有器件结构（未示出），如MOS晶体管，多层互连结构。所述器件结构具有导电区，介质层101中具有导电插塞，导电插塞与相应导电区电连接。后续在介质层101上形成金属互连线，金属互连线与多个导电插塞电连接，实现多个器件结构之间电连接、或者器件结构与外部电路之间电连接。
在具体实施例中，介质层101起到绝缘隔离作用。介质层101的材料为氧化硅，在其他实施例中，介质层101还可为其他低K或超低K介电材料。形成介质层101的方法为化学气相沉积。
在具体实施例中，形成第二扩散阻挡层102和金属层103的方法为：
第二扩散阻挡层102为钛层和位于钛层上的氮化钛层的叠层结构，使用物理气相沉积，例如溅射形成钛层和氮化钛层，钛层使介质层101中的导电插塞（如钨塞）与氮化钛层、金属层之间更紧密结合，同样钛层与介质层101的结合也非常紧密；氮化钛层起到金属层形成过程中的扩散阻挡作用，避免金属层材料对介质层101和介质层101中的导电插塞造成污染；
金属层103的材料为铝，使用物理气相沉积，例如溅射工艺形成金属层103，第二扩散阻挡层102阻挡金属层材料对介质层101造成污染，金属层103用于形成金属互连线，在其他实施例中，金属层的材料为铝铜合金。
参照图6，在金属层103上形成第一扩散阻挡层104，在第一扩散阻挡层104上形成抗反射层105，在抗反射层105上形成图形化的光刻胶层106，图形化的光刻胶层106定义金属互连线的位置。
在具体实施例中，形成第一扩散阻挡层104、抗反射层105和图形化的光刻胶层106的方法包括：
第一扩散阻挡层104为钛层和位于钛层上的氮化钛层的叠层结构，使用物理气相沉积，如溅射工艺形成钛层和氮化钛层，钛层充当氮化钛层与金属层103的粘合剂，氮化钛层在后续刻蚀金属层过程起到掩模作用，另外，氮化钛层也可作为形成图形化的光刻胶层过程的抗反射层；
抗反射层105为电介质抗反射层，电介质抗反射层的材料为氧化氮化硅（SiOXNY），使用化学气相沉积形成抗反射层105，抗反射层105的厚度范围为15～40nm，以确保抗反射层105具有良好的抗反射效果，在其他实施例中，抗反射层105还可为其他可知的材料；
在抗反射层105上旋涂形成光刻胶层，之后对光刻胶层进行曝光、显影，形成图形化的光刻胶层106，抗反射层105和第一扩散阻挡层104可用来减少金属层103对曝光光线的反射，减少曝光光线的反射光线对光刻胶曝光的影响，提高光刻胶层曝光精度，使得图形化的光刻胶层106的形貌良好。
在具体实施例中，图形化的光刻胶层106的厚度范围为400～800nm。若图形化的光刻胶层106的厚度小于400nm，可能会造成刻蚀金属层过程中的图形化的光刻胶层106遭到去除。图形化的光刻胶层106的厚度大于800nm，对此类线宽的光刻制程本身无法达到。
参照图7，以图形化的光刻胶层106为掩模，湿法刻蚀抗反射层105，暴露第一扩散阻挡层104。
湿法刻蚀抗反射层105，相比于现有的干法刻蚀，不会刻蚀图形化的光刻胶层106，图形化的光刻胶层106不会遭到损伤。
在具体实施例中，抗反射层105的材料为氧化氮化硅（SiOXNY）。在湿法刻蚀抗反射层105过程中，使用的刻蚀剂为稀释氢氟酸溶液。所述稀释氢氟酸溶液的体积浓度范围为0.5%～2%，温度范围为20℃～40℃，可以起到较好的刻蚀效果。若稀释氢氟酸溶液的体积浓度小于0.5%，刻蚀速率较慢；若稀释氢氟酸溶液的体积浓度范围大于2%，氢氟酸溶液的酸性太强，容易对图形化的光刻胶层刻蚀，影响图形化的光刻胶层106的形貌，从而最终影响刻蚀后金属互连线的形貌。在本实施例中，氢氟酸溶液的体积浓度为1%。
参照图8，以图形化的光刻胶层106为掩模，刻蚀第一扩散阻挡层104、金属层103（参照图7）和第二扩散阻挡层102，形成金属互连线107和相邻两金属互连线107之间的沟槽108。
在具体实施例中，使用干法刻蚀第一扩散阻挡层104、金属层和第二扩散阻挡层102，但不限于此。
在干法刻蚀金属层过程中，第一扩散阻挡层104可以起到掩模作用。在本实施例中，金属层的材料为铝、或铝铜合金，在干法刻蚀金属层过程，使用Cl2等离子体，Cl2等离子体轰击金属层，金属层与Cl2等离子体反应生成挥发性物质而排出。在具体实施例中，还可向刻蚀反应腔内通入N2等离子体、Ar等离子体和氟烷等离子体，其中形成氟烷等离子体的氟源为CHF3、CH2F2中的一种或多种。Ar等离子体用于去除沟槽108中的残留物，N2等离子体和氟烷等离子体用于钝化沟槽108侧壁，使得沟槽108具有较好形貌。
在刻蚀金属层过程中，图形化的光刻胶层106遭到损耗，生成物可以在金属互连线107侧面形成保护层。由于图形化的光刻胶层106的量很足，刻蚀金属层过程和图形化的光刻胶层反应生成物之间保持相当的平衡，金属互连线的侧面得到良好的保护，金属互连线的侧面不会遭到过多刻蚀，金属互连线107的线宽与预定义线宽相符。
另外，在刻蚀第二扩散阻挡层102过程中，会过刻蚀介质层101，以使未被金属互连线107覆盖的第一扩散阻挡层完全被去除，避免相邻金属互连线107之间导电。
参照图9，去除图形化的光刻胶层。
在具体实施例中，去除图形化的光刻胶层的方法包括：
使用灰化工艺去除图形化的光刻胶层；
使用湿法腐蚀去除聚合物，该聚合物是在灰化过程中产生。
参照图10，沉积金属间介质层109，金属间介质层109覆盖剩余抗反射层105、填充满沟槽108（参照图9）。
在具体实施例中，金属间介质层109的材料为氧化硅，形成金属间介质层109的方法为化学气相沉积。金属间介质层109使其间的金属互连线107绝缘隔离。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种金属互连线的形成方法，其特征在于，包括：
提供基底，在所述基底上形成有介质层，在所述介质层上形成有金属层；
在所述金属层上形成抗反射层，在所述抗反射层上形成图形化的光刻胶层，图形化的光刻胶层定义金属互连线的位置；
以所述图形化的光刻胶层为掩模，湿法刻蚀所述抗反射层；
以所述图形化的光刻胶层为掩模，刻蚀所述金属层形成金属互连线和相邻两金属互连线之间的沟槽。
2.如权利要求1所述的形成方法，其特征在于，所述抗反射层为电介质抗反射层。
3.如权利要求2所述的形成方法，其特征在于，所述电介质抗反射层的材料为氧化氮化硅。
4.如权利要求3所述的形成方法，其特征在于，所述湿法刻蚀抗反射层过程，使用的刻蚀剂为稀释氢氟酸溶液。
5.如权利要求4所述的形成方法，其特征在于，所述稀释氢氟酸溶液的体积浓度范围为0.5%～2%，温度范围为20℃～40℃。
6.如权利要求1所述的形成方法，其特征在于，所述图形化的光刻胶层的厚度范围为400～800nm。
7.如权利要求1所述的形成方法，其特征在于，所述抗反射层的厚度范围为15～40nm。
8.如权利要求1所述的形成方法，其特征在于，所述金属层的材料为铝或铝铜合金。
9.如权利要求8所述的形成方法，其特征在于，在刻蚀所述金属层过程，使用Cl2。
10.如权利要求9所述的形成方法，其特征在于，在干法刻蚀所述金属层过程，射频功率范围为500～1500W；在刻蚀金属层过程中，偏置功率范围为50～200W。
11.如权利要求8所述的形成方法，其特征在于，在刻蚀金属层过程中，还向刻蚀反应腔内还通入N2、Ar和氟烷气体。
12.如权利要求1所述的形成方法，其特征在于，在所述金属层和抗反射层之间还形成有第一扩散阻挡层；
在所述金属层和介质层之间还形成有第二扩散阻挡层，在刻蚀所述金属层后，刻蚀去除未被金属互连线覆盖的第二扩散阻挡层。
13.如权利要求12所述的形成方法，其特征在于，所述第一扩散阻挡层为钛层和位于钛层上的氮化钛层的叠层结构；所述第二扩散阻挡层为钛层和位于钛层上的氮化钛层的叠层结构。
14.如权利要求1所述的形成方法，其特征在于，还包括：沉积金属间介质层，所述金属间介质层填充满沟槽。
CN201410006930.8A 2014-01-07 2014-01-07 金属互连线的形成方法 Pending CN103730412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410006930.8A CN103730412A (zh) 2014-01-07 2014-01-07 金属互连线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410006930.8A CN103730412A (zh) 2014-01-07 2014-01-07 金属互连线的形成方法

Publications (1)

Publication Number Publication Date
CN103730412A true CN103730412A (zh) 2014-04-16

Family

ID=50454431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410006930.8A Pending CN103730412A (zh) 2014-01-07 2014-01-07 金属互连线的形成方法

Country Status (1)

Country Link
CN (1) CN103730412A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633007A (zh) * 2014-11-06 2016-06-01 中芯国际集成电路制造(上海)有限公司 金属连线制备方法
WO2017101109A1 (en) * 2015-12-18 2017-06-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and display apparatus, and their fabrication methods
CN109557774A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 光刻胶去除方法及铝制程工艺方法
CN111968914A (zh) * 2019-05-20 2020-11-20 无锡华润上华科技有限公司 厚铝刻蚀方法
CN116013853A (zh) * 2023-03-27 2023-04-25 合肥晶合集成电路股份有限公司 互连结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060078668A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
CN101630630A (zh) * 2009-08-04 2010-01-20 上海集成电路研发中心有限公司 湿法刻蚀中避免发生侧向侵蚀的方法
CN101645415A (zh) * 2009-06-24 2010-02-10 上海宏力半导体制造有限公司 金属连线的制造方法
CN102085518A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 晶圆的清洗方法及去除氮化硅层和氮氧化硅层的方法
CN102522325A (zh) * 2011-11-15 2012-06-27 北京时代民芯科技有限公司 一种亚微米多层金属电极的制作方法
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060078668A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
CN101645415A (zh) * 2009-06-24 2010-02-10 上海宏力半导体制造有限公司 金属连线的制造方法
CN101630630A (zh) * 2009-08-04 2010-01-20 上海集成电路研发中心有限公司 湿法刻蚀中避免发生侧向侵蚀的方法
CN102085518A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 晶圆的清洗方法及去除氮化硅层和氮氧化硅层的方法
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
CN102522325A (zh) * 2011-11-15 2012-06-27 北京时代民芯科技有限公司 一种亚微米多层金属电极的制作方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633007A (zh) * 2014-11-06 2016-06-01 中芯国际集成电路制造(上海)有限公司 金属连线制备方法
WO2017101109A1 (en) * 2015-12-18 2017-06-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and display apparatus, and their fabrication methods
CN109557774A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 光刻胶去除方法及铝制程工艺方法
CN111968914A (zh) * 2019-05-20 2020-11-20 无锡华润上华科技有限公司 厚铝刻蚀方法
CN111968914B (zh) * 2019-05-20 2022-08-12 无锡华润上华科技有限公司 厚铝刻蚀方法
CN116013853A (zh) * 2023-03-27 2023-04-25 合肥晶合集成电路股份有限公司 互连结构的制备方法
CN116013853B (zh) * 2023-03-27 2023-06-02 合肥晶合集成电路股份有限公司 互连结构的制备方法

Similar Documents

Publication Publication Date Title
TWI602224B (zh) 半導體元件結構之形成方法
US9716007B2 (en) Semiconductor structure including patterned feature
US10522463B2 (en) Semiconductor structure
CN104752338B (zh) 用于半导体器件的互连结构
CN103730412A (zh) 金属互连线的形成方法
CN105789111B (zh) 半导体结构的形成方法
CN101312150A (zh) 双镶嵌结构的形成方法
CN106684031A (zh) 半导体结构的制造方法
CN104752329A (zh) 互连结构的形成方法
CN104183536A (zh) 一种制作半导体器件的方法
CN106206408B (zh) 半导体结构的形成方法
CN104143528A (zh) 互连结构的形成方法
CN101442007B (zh) 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN102082115B (zh) 铝互连线结构和形成铝互连线结构的方法
CN104124202A (zh) 双大马士革结构的形成方法
US20180331044A1 (en) Semiconductor device and fabrication method thereof
US7015149B2 (en) Simplified dual damascene process
CN103000568A (zh) 一种金属互连层制作方法
CN103165515B (zh) 半导体器件的制作方法
US20180350663A1 (en) Method of forming semiconductor device
CN105633011B (zh) 互连结构的制作方法
CN104124150A (zh) 半导体器件的形成方法
CN102738062B (zh) 制作半导体器件的方法
CN103094179B (zh) 连接孔形成方法
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416