CN104183536A - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104183536A
CN104183536A CN201310190085.XA CN201310190085A CN104183536A CN 104183536 A CN104183536 A CN 104183536A CN 201310190085 A CN201310190085 A CN 201310190085A CN 104183536 A CN104183536 A CN 104183536A
Authority
CN
China
Prior art keywords
etching
layer
hard mask
coating
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310190085.XA
Other languages
English (en)
Other versions
CN104183536B (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190085.XA priority Critical patent/CN104183536B/zh
Publication of CN104183536A publication Critical patent/CN104183536A/zh
Application granted granted Critical
Publication of CN104183536B publication Critical patent/CN104183536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括提供半导体衬底；在所述半导体衬底上依次形成低k介电层、金属硬掩膜层和氧化物层；在所述氧化物层上形成底部抗反射涂层和图案化的光刻胶层；根据所述图案化的光刻胶层依次刻蚀所述底部抗反射涂层和所述氧化物层，以形成第一开口；根据所述第一开口刻蚀所述金属硬掩膜层，以形成第二开口。根据本发明的制造工艺可以有效地解决对氧化物层的损伤问题，以及沟槽缺失的问题。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
背景技术
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，半导体集成电路芯片的工艺制作利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以介质层作为隔离各金属内连线的介电材料。互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管（FET）的器件，然后在BEOL（集成电路制造后段制程）中形成互连结构，其中BEOL中关键的工艺是间隙填充（Gap-fill），包括：在各种电接触之间，尤其是在FEOL（集成电路制造前段制程）各步骤过程中制造的半导体之间产生电互连网络。
随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作的影响也日益突出。对于更先进的技术节点的互连来说，工艺的趋势为采用金属硬掩膜（MHM）层刻蚀形成互连层，互连层之间的绝缘层的材料为低k介电层，金属硬掩膜层用于避免对低k介电层的损伤，以获得低纵横比的互连结构。然而，通过金属硬掩膜层采用整体（AIO-All In One）刻蚀工艺来刻蚀低k介电材料以形成互连结构的半导体器件的制作方法仍面临着很多的挑战。
现有技术中公开了一种通过金属硬掩膜层刻蚀的方法，如图1所示，为根据现有技术制作互连结构的工艺流程图。在步骤101中，在提供一半导体衬底，所述半导体衬底上形成有底部金属层，在所述半导体衬底上形成刻蚀停止层，其材料可以是含碳的氮化硅（NDC），在刻蚀停止层上形成低k介电层，在低k介电层上形成低k介电硬掩膜层，在低k介电硬掩膜层上形成金属硬掩膜层（MHM），其材料可以是氮化钛，在金属硬掩膜层上形成氧化物硬掩膜层，其材料可以是正硅酸乙酯（TEOS），在氧化物硬掩膜层上形成底部抗反射涂（Barc）层，在底部抗反射涂层上形成具有图案的光刻胶层（PR）。
在步骤102中，根据具有图案化的光刻胶层，刻蚀底部抗反射涂层形成开口，以形成具有图案的底部抗反射涂层。
在步骤103中，根据图案化的底部抗反射涂层和光刻胶刻蚀氧化物硬掩膜层，通常采用的刻蚀气体为含有氟基（F-based）的气体，即采用含有氟基的气体来刻蚀氧化物硬掩膜层，以形成第一开口。
在步骤104中，根据第一开口刻蚀金属硬掩膜层，以形成第二开口。刻蚀采用的刻蚀气体与刻蚀氧化物硬掩膜层的刻蚀剂相同，采用含有氟基的气体来刻蚀金属硬掩膜层，例如CF4、CHF3。然后，进行一湿法清洗工艺，去除刻蚀过程中产生的残余物。
在步骤105中，去除上述底部抗反射涂层和光刻胶层。其中，采用灰化工艺剥离去除底部抗反射涂层和光刻胶层，灰化工艺采用的气体可以为采用氮气和氧气的混合气体或者氯气和氧气的混合气体，以露出具有图案的氧化物硬掩膜层和金属硬掩膜层以及部分的低k介电层。
在步骤106中，在具有图案的氧化物硬掩膜层和金属硬掩膜层上形成另一氧化物硬掩膜层，接着采用光刻工艺（litho）在该另一氧化物硬掩膜层上形成另一底部抗反射涂层和另一图案化的光刻胶层。
在步骤107中，根据另一图案化的光刻胶层刻蚀上述另一底部抗反射涂层、氧化物硬掩膜层和低k介电层。接着，去除另一图案化的光刻胶层、另一底部抗反射涂层和另一氧化物硬掩膜层，以形成第三开口。然后，采用LRM（line-reflect-match）校准根据具有图案的金属硬掩膜层刻蚀低k介电硬掩膜层、低k介质层和刻蚀停止层，以形成沟槽。所述沟槽位于半导体衬底的底部金属层的上方，且与该底部金属层互连。也就是，采用整体刻蚀（All-in-one）工艺刻蚀低k介电硬掩膜层、低k介电层和刻蚀停止层，以形成互连结构。
在现有技术中采用含有氟基的气体刻蚀氧化物硬掩膜层和金属硬掩膜层不会产生随机沟槽缺失（random trench missing）的问题，然而，在采用含有氟基的气体刻蚀氧化物硬掩膜层的过程中，在蚀刻步骤结束后刻蚀反应腔里会有大量残留的氟聚合物，这些氟聚合物是在使用含有氟基的气体刻蚀的过程中产生的，残留的氟聚合物会与空气中的湿气相结合产生氢氟酸，氢氟酸会与氧化物硬掩膜层发生反应，损耗掉部分的氧化物硬掩膜层材料，损耗的氧化物硬掩膜层会影响互连结构的形成。
因此，目前急需一种制作半导体器件的方法，以避免氟聚合物的产生或者采用刻蚀后处理（PET）工艺以去除产生的氟聚合物。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成低k介电层、金属硬掩膜层和氧化物层；在所述氧化物层上形成底部抗反射涂层和图案化的光刻胶层；根据所述图案化的光刻胶层依次刻蚀所述底部抗反射涂层和所述氧化物层，以形成第一开口；根据所述第一开口刻蚀所述金属硬掩膜层，以形成第二开口。
优选地，采用基于氯气的气体或者基于溴化氢的气体刻蚀所述氧化物层。
优选地，所述金属硬掩膜层材料为氮化钛、氮化铝或氮化硼，所述金属硬掩膜层的厚度为50埃至500埃。
优选地，所述金属硬掩膜层的固有应力为压应力或者张应力。
优选地，所述氧化物层的厚度小于500埃。
优选地，采用基于氯气的气体或者基于溴化氢的气体或者基于氯气和溴化氢的混合气体刻蚀所述底部抗反射涂层。
优选地，根据所述第二开口采用AIO工艺刻蚀所述低k介电层以形成沟槽。
优选地，其特征在于采用含有氟基的气体刻蚀所述氧化物层。
优选地，还包括在刻蚀所述金属硬掩膜层后采用氮气和一氧化碳的混合气体去除所述光刻胶和所述底部抗反射涂层的步骤。
优选地，还包括在刻蚀所述底部抗反射涂层之前采用基于甲烷的气体处理所述图案化的光刻胶层的步骤。
优选地，所述第二开口为位于所述金属硬掩膜层中的开口。
综上所示，根据本发明的制造工艺可以解决沟槽缺失的问题，以及有效地避免对氧化物层的损伤问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为根据现有技术制作互连结构的工艺流程图;
图2A-2H为根据本发明一个实施方式制作互连结构的相关步骤所获得的器件的剖视图；
图3为根据本发明一个实施方式制作互连结构的工艺流程图；
图4为根据本发明另一个实施方式制作互连结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何采用刻蚀后处理（PET）的方法来解决氧化物层损伤的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了克服氧化物层损伤的问题，本发明提出了一种互连结构的制作方法。参照图2A至图2H，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图2A所示，提供半导体衬底（未示出），在所述半导体衬底上形成层间介质层200，所述层间介电层200材料可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。在所述层间介电层200中形成扩散阻挡层201和底部金属层202。扩散阻挡层的制备方法可选用物理气相沉积（PVD），扩散阻挡层可于介于-40℃～400℃的温度与约介于0.1毫托(mTorr)～100毫托(mTorr)的压力下形成。扩散阻挡层201通常为金属或金属化合物层的材质，例如：钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，扩散阻挡层亦可能包括多个膜层。底部金属层202材料为金属铜。在层间介电层200和底部金属层上形成覆盖层203，其材料为掺杂碳的二氧化硅(Black Diamond，BD，黑钻石)。在覆盖层203上形成刻蚀停止层204，蚀刻停止层可包括一介电材料，如含硅材料、含氮材料、含碳材料、或相似物。蚀刻停止层可包括数种蚀刻停止材料中的任意一种。非限制性示例包括半导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。接着在刻蚀停止层204上沉积低k介质层205，制备的方法可选用旋涂覆盖（SOD）和化学气相沉积（PECVD）。低k介质层205包括有机硅酸盐玻璃（OSG）和其它低k材料，其介电常数介于为2～7之间。然后在低k介质层205上形成硬掩膜层206，采用物理气相沉积（PVD），在进行物理气相沉积工艺时，加热使腔体内的温度至250～400℃之间，进行30～80s的反应，使生成的硬掩膜层206的厚度小于5nm。硬掩膜层206材料包括碳化硅（SiC）、氮化硅（SiN）、氮化铝（AlN）、氮化钛（TiN）或氮化硼（BN）中一种或的任意几种的组合，上述材料的应力和形状都不相同。在硬掩膜层206上形成金属硬掩膜层207，采用物理气相沉积（PVD）。作为一个实例，在进行物理气相沉积工艺时，加热使腔体内的温度至250～400℃之间，进行30～80s的反应，使生成的金属硬掩膜层204的厚度范围为50埃～500埃，金属硬掩膜层207材料可以为氮化钛（TiN）、氮化铝（AlN）和氮化硼（BN）材料，金属硬掩膜层207材料的固有应力可以为张应力或者压应力。最后，在金属硬掩膜层207上形成氧化物层208，其材料可以是正硅酸乙酯（TEOS），氧化物层的厚小于500埃。在氧化物层208上形成底部抗反射涂层209和具有图案的光刻胶210。优选的可以采用基于甲烷（CH4）的气体处理光刻胶层210。
如图2B所示，根据图案化的光刻胶210刻蚀底部抗反射涂层209，可以采用干法刻蚀，例如等离子体刻蚀，刻蚀气体可以采用基于氯气（Cl2-based）的气体或者基于溴化氢（HBr-base）的气体或者两者的混合气体。作为一个实例，采用等离子体刻蚀，所述基于氯气（Cl2-based）的气体和基于溴化氢（HBr-base）的气体的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)。
如图2C所示，根据图案化的光刻胶210和底部抗反射涂层209刻蚀氧化物层208。其中，刻蚀气体可以采用基于氯气（Cl2-based）的气体或者基于溴化氢（HBr-base）的气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。
图2D所示，根据图案化的光刻胶210、底部抗反射涂层209和氧化物层208刻蚀金属硬掩膜层207。可以采用干法刻蚀去部分超低k层间介电层，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。在采用干法刻蚀金属硬掩膜层207之后，可执行一软湿法清洗（soft WET）步骤以去除残余物。或者，可以采用湿法刻蚀去除部分超低k层间介电层，湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。接着，去除光刻胶层210和底部抗反射涂层209以形成开口结构211。其中，使用灰化工艺剥离去除光刻胶210和底部抗反射涂层209，可以采用氮气/氧气或者氯气/氧气的混合气体进行所述灰化工艺。
如图2E所示，在所述硬掩膜层206、金属硬掩膜层207和氧化物层208上依次形成氧化物层212和覆盖层213，其中氧化物层212的材料优选正硅酸乙酯（TEOS），覆盖层213材料为掺杂碳的二氧化硅(BlackDiamond，BD，黑钻石)，可以采用化学气相沉积（CVD）的方法制备覆盖层。接着，采用光刻工艺在覆盖层213上形成底部抗反射涂层和图案化的光刻胶214。
如图2F所示，通过图案化的光刻胶层214依次刻蚀底部抗反射涂层、覆盖层213、氧化物层212和低k介电层205，可以采用干法刻蚀，例如等离子体刻蚀，刻蚀气体包括氯化硼、氯气，和一些添加气体如氮气、氩气。所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)。接着，采用灰化工艺去除图案化的光刻胶层214、底部抗反射涂层和覆盖层213，以形成开口215。
如图2G所示，刻蚀去除氧化物层212和氧化物层208，露出具有图案的金属硬掩膜层207，以形成开口216。既可以采用干蚀刻法也可以采用湿蚀刻法移除氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
如图2H所示，采用LRM校准以及根据具有图案化的金属硬掩膜层207依次刻蚀硬掩膜层206、低k介电层205和刻蚀停止层203，以形成沟槽217。所述沟槽217位于半导体衬底的底部金属层202的上方，且与该底部金属层202互连。可以采用干法刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
参照图3，示出了根据本发明一个实施方式制作互连结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤301中，在提供一半导体衬底，所述半导体衬底上形成有底部金属层和层间介质层，在所述底部金属层和层间介质层上依次形成覆盖层和刻蚀停止层，在刻蚀停止层上形成低k介电层，在低k介电层上形成硬掩膜层，在硬掩膜层上形成金属硬掩膜层，在金属硬掩膜层上形成氧化物层，在氧化物层上形成底部抗反射涂（Barc）层，在底部抗反射涂层上形成具有图案的光刻胶层（PR）。
在步骤302中，根据具有图案化的光刻胶层，刻蚀底部抗反射涂层形成开口，以形成具有图案的底部抗反射涂层。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体可以采用基于氯气的气体、基于溴化氢的气体或者两者组合的混合气体
在步骤303中，根据图案化的底部抗反射涂层和光刻胶层刻蚀氧化物层，以形成第一开口。采用的刻蚀气体为包括基于氯气的气体（Cl2-based）、或者基于溴化氢（HBr-based）的气体。
在步骤304中，根据第一开口刻蚀金属硬掩膜层，以形成图案化的金属硬掩膜层。
在步骤305中，采用灰化工艺剥离去除所述底部抗反射涂层和光刻胶层，灰化工艺采用的气体可以为氮气和氧气的混合气体、或者氯气和氧气的混合气体，以露出图案化的氧化物层和金属硬掩膜层。然后，进行一湿法清洗工艺，去除残余物。
在步骤306中，在上述图案化的金属硬掩膜层上依次形成另一氧化物层和另一覆盖层，接着采用光刻工艺（litho）在该另一覆盖层上形成另一底部抗反射涂层和另一图案化的光刻胶层。根据另一图案化的光刻胶层刻蚀上述另一底部抗反射涂层、另一覆盖层、另一氧化物层、硬掩膜层和低k介电层。接着，采用灰化工艺去除另一光刻胶层和另一底部抗反射涂层，以露出图案化的另一氧化物层。然后，刻蚀去除图案化的另一氧化物层，以露出图案化的金属硬掩膜层。最后，采用LRM（line-reflect-match）校准根据具有图案的金属硬掩膜层刻蚀硬掩膜层、低k介质层、刻蚀停止层和覆盖层，以形成沟槽。所述沟槽位于半导体衬底的底部金属层的上方，且与该底部金属层互连。也就是，采用整体刻蚀（All-in-one）工艺刻蚀硬掩膜层、低k介电层、刻蚀停止层和覆盖层，以形成互连结构。
参照图4，示出了根据本发明另一个实施方式制作互连结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤401中，在提供一半导体衬底，所述半导体衬底上形成有底部金属层和层间介质层，在所述底部金属层和层间介质层上依次形成覆盖层和刻蚀停止层，在刻蚀停止层上形成低k介电层，在低k介电层上形成掩膜层，在硬掩膜层上形成金属硬掩膜层，在金属硬掩膜层上形成氧化物层，在氧化物层上形成底部抗反射涂（Barc）层，在底部抗反射涂层上形成具有图案的光刻胶层（PR）。
在步骤402中，根据具有图案化的光刻胶层，刻蚀底部抗反射涂层形成开口，以形成具有图案的底部抗反射涂层。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者基于两者组合的混合气体
在步骤403中，根据图案化的底部抗反射涂层和光刻胶层刻蚀氧化物层，以形成具有图案化的氧化物层。采用的刻蚀气体为包括含有氟基（F-based）的气体，例如CF4、CHF3。
在步骤404中，采用氮气和一氧化碳的混合气体去除在采用含有氟基的气体刻蚀时产生的氟聚合物，以避免氟聚合物对氧化物层的损耗，形成第一开口。
在步骤405中，根据第一开口刻蚀金属硬掩膜层，以形成图案化的金属硬掩膜层。接着，采用灰化工艺去除所述底部抗反射涂层和光刻胶层，灰化工艺采用的气体可以为氮气和一氧化碳的混合气体、或者氯气和氧气的混合气体。然后，进行一湿法清洗工艺，以去除残余物
在步骤406中，在上述图案化的硬掩膜层上依次形成另一氧化物层和另一覆盖层，接着采用光刻工艺（litho）在该另一覆盖层上形成另一底部抗反射涂层和另一图案化的光刻胶层。根据另一图案化的光刻胶层刻蚀上述另一底部抗反射涂层、另一覆盖层、另一氧化物层、硬掩膜层和低k介电层。接着，采用灰化工艺去除另一光刻胶层和另一底部抗反射涂层，以露出图案化的另一氧化物层。然后，刻蚀去除图案化的另一氧化物层，以露出图案化的金属硬掩膜层。最后，采用LRM（line-reflect-match）校准根据具有图案的金属硬掩膜层刻蚀硬掩膜层、低k介质层、刻蚀停止层和覆盖层，以形成沟槽。所述沟槽位于半导体衬底的底部金属层的上方，且与该底部金属层互连。也就是，采用整体刻蚀（All-in-one）工艺刻蚀硬掩膜层、低k介电层、刻蚀停止层和覆盖层，以形成互连结构。
综上所示，本发明提出了一种解决氧化物层损伤的问题的方法。根据本发明的制造工艺可以解决沟槽缺失的问题，以及有效地避免对氧化物层的损伤问题，增强了半导体器件的稳定性、可靠性，进一步提高了集成电路的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种制作半导体器件的方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成低k介电层、金属硬掩膜层和氧化物层；
在所述氧化物层上形成底部抗反射涂层和图案化的光刻胶层；
根据所述图案化的光刻胶层依次刻蚀所述底部抗反射涂层和所述氧化物层，以形成第一开口；
根据所述第一开口刻蚀所述金属硬掩膜层，以形成第二开口。
2.如权利要求1所述的方法，其特征在于，采用基于氯气的气体或者基于溴化氢的气体刻蚀所述氧化物层。
3.如权利要求1所述的方法，其特征在于，所述金属硬掩膜层材料为氮化钛、氮化铝或氮化硼，所述金属硬掩膜层的厚度为50埃至500埃。
4.如权利要求1所述的方法，其特征在于，所述金属硬掩膜层的固有应力为压应力或者张应力。
5.如权利要求1所述的方法，其特征在于，所述氧化物层的厚度小于500埃。
6.如权利要求1所述的方法，其特征在于，采用基于氯气的气体或者基于溴化氢的气体或者基于氯气和溴化氢的混合气体刻蚀所述底部抗反射涂层。
7.如权利要求1所述的方法，其特征在于，根据所述第二开口采用AIO工艺刻蚀所述低k介电层以形成沟槽。
8.如权利要求1所述的方法，其特征在于采用含有氟基的气体刻蚀所述氧化物层。
9.如权利要求1所述的方法，其特征在于，还包括在刻蚀所述金属硬掩膜层后采用氮气和一氧化碳的混合气体去除所述光刻胶和所述底部抗反射涂层的步骤。
10.如权利要求1所述的方法，其特征在于，还包括在刻蚀所述底部抗反射涂层之前采用基于甲烷的气体处理所述图案化的光刻胶层的步骤。
11.如权利要求1所述的方法，其特征在于，所述第二开口为位于所述金属硬掩膜层中的开口。
CN201310190085.XA 2013-05-21 2013-05-21 一种制作半导体器件的方法 Active CN104183536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310190085.XA CN104183536B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190085.XA CN104183536B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104183536A true CN104183536A (zh) 2014-12-03
CN104183536B CN104183536B (zh) 2017-10-20

Family

ID=51964481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190085.XA Active CN104183536B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104183536B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978515A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109037056A (zh) * 2017-06-09 2018-12-18 英飞凌科技股份有限公司 对功率金属化层图案化的方法和用于处理电子装置的方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN111524857A (zh) * 2020-04-21 2020-08-11 合肥晶合集成电路有限公司 一种半导体结构及其制备方法
CN113838798A (zh) * 2020-06-08 2021-12-24 芯恩（青岛）集成电路有限公司 一种刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386126A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作用于形成双大马士革结构的半导体器件结构的方法
CN102479700A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 双重图形化方法、形成互连结构的方法
CN102487036A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法
CN102549736A (zh) * 2009-09-29 2012-07-04 国际商业机器公司 具有渐变帽盖层的能图案化低k电介质互连结构体和制造方法
CN102569174A (zh) * 2010-12-30 2012-07-11 新加坡商格罗方德半导体私人有限公司 具有超低电介质常数介电质的集成电路系统及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549736A (zh) * 2009-09-29 2012-07-04 国际商业机器公司 具有渐变帽盖层的能图案化低k电介质互连结构体和制造方法
CN102386126A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作用于形成双大马士革结构的半导体器件结构的方法
CN102479700A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 双重图形化方法、形成互连结构的方法
CN102487036A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法
CN102569174A (zh) * 2010-12-30 2012-07-11 新加坡商格罗方德半导体私人有限公司 具有超低电介质常数介电质的集成电路系统及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978515A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN107978515B (zh) * 2016-10-21 2020-05-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109037056A (zh) * 2017-06-09 2018-12-18 英飞凌科技股份有限公司 对功率金属化层图案化的方法和用于处理电子装置的方法
CN109037056B (zh) * 2017-06-09 2024-02-06 英飞凌科技股份有限公司 对功率金属化层图案化的方法和用于处理电子装置的方法
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN111524857A (zh) * 2020-04-21 2020-08-11 合肥晶合集成电路有限公司 一种半导体结构及其制备方法
CN111524857B (zh) * 2020-04-21 2024-02-06 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法
CN113838798A (zh) * 2020-06-08 2021-12-24 芯恩（青岛）集成电路有限公司 一种刻蚀方法
CN113838798B (zh) * 2020-06-08 2024-05-17 芯恩（青岛）集成电路有限公司 一种刻蚀方法

Also Published As

Publication number Publication date
CN104183536B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US7803713B2 (en) Method for fabricating air gap for semiconductor device
KR100598705B1 (ko) 저유전율막을 가지는 반도체 장치 및 그 제조 방법
JP6068492B2 (ja) 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ
CN102082114B (zh) 双大马士革结构的形成方法
US7790601B1 (en) Forming interconnects with air gaps
CN104183536A (zh) 一种制作半导体器件的方法
US8354347B2 (en) Method of forming high-k dielectric stop layer for contact hole opening
US20050176241A1 (en) Method of forming metal wiring of semiconductor devices
JP2002198427A (ja) 半導体装置の上下層の接続形成方法及びその方法によって形成された半導体装置
US6410424B1 (en) Process flow to optimize profile of ultra small size photo resist free contact
CN107230658A (zh) 形成具有扩展空气间隙的半导体器件的方法
US7488687B2 (en) Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US20100240220A1 (en) Process for stripping photoresist and removing dielectric liner
US7170177B2 (en) Semiconductor apparatus
US6790772B2 (en) Dual damascene processing method using silicon rich oxide layer thereof and its structure
JP2004006708A (ja) 半導体装置の製造方法
CN103531531B (zh) 一种用于制造半导体器件的方法
CN103165515B (zh) 半导体器件的制作方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104241193B (zh) 一种制作半导体器件的方法
CN103794547A (zh) 一种制作半导体器件的方法
JP2014072228A (ja) 半導体装置の製造方法
US11081478B2 (en) Interconnect structure having a fluorocarbon layer
KR101241410B1 (ko) 큰 내부 압축 스트레스를 갖는 접착막을 사용한 듀얼다마신 배선 구조물을 형성하는 방법 및 그에 의해 제조된구조물
CN104051322A (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant