CN113838798B - 一种刻蚀方法 - Google Patents

一种刻蚀方法 Download PDF

Info

Publication number
CN113838798B
CN113838798B CN202010514652.2A CN202010514652A CN113838798B CN 113838798 B CN113838798 B CN 113838798B CN 202010514652 A CN202010514652 A CN 202010514652A CN 113838798 B CN113838798 B CN 113838798B
Authority
CN
China
Prior art keywords
layer
etching
dielectric
photoresist
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010514652.2A
Other languages
English (en)
Other versions
CN113838798A (zh
Inventor
赵月梅
冯志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202010514652.2A priority Critical patent/CN113838798B/zh
Publication of CN113838798A publication Critical patent/CN113838798A/zh
Application granted granted Critical
Publication of CN113838798B publication Critical patent/CN113838798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种刻蚀方法，在介电层上形成包括底部碳化层及顶部金属氧化物光刻胶层的双层结构，通过对顶部金属氧化物光刻胶层进行曝光及显影，以图形化顶部金属氧化物光刻胶层，形成显露底部碳化层的沟槽窗口；形成抗反射层及光刻胶，并图形化光刻胶，以在光刻胶中形成通孔窗口；通过通孔窗口，刻蚀抗反射层、底部碳化层及介电层，形成通孔，以及通过沟槽窗口，刻蚀底部碳化层、第二介电层及第一介电层，形成与通孔相连通的沟槽；刻蚀介质阻挡层，以显露基底。本发明的刻蚀方法无需进行金属硬掩膜的刻蚀，从而可在同一电介质刻蚀腔中，形成通孔及沟槽，制备工艺简单、设备少、生产成本低、产品质量高。

Description

一种刻蚀方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种刻蚀方法。
背景技术
集成电路是依靠所谓的平面工艺一层一层制备起来的。对于逻辑器件的制备，简单地说，就是在衬底上划分制备晶体管区域(active area)，以制备晶体管的栅极(gate)、源极(source)和漏极(drain)，这部分工艺流程又被称为前道工艺(Front End Of Line，FEOL)，与之相对应的是后道工艺(Back End Of Line，BEOL)，其中，后道工艺实际上就是建立若干层的导电金属线，且在不同层的导电金属线之间，由导电金属柱进行相连，以形成金属连接结构，从而通过金属连接结构实现电路连接。
在传统的BEOL工艺中，刻蚀工艺至关重要，由于金属连接结构一般包括导电金属线及导电金属柱，从而形成金属连接结构需要制备包括沟槽(Trench)及通孔(via)的槽体结构，以便在沟槽(Trench)中形成导电金属线及在通孔(via)中形成导电金属柱。在现有的集成电路制备中，一般采用AIO(All In One)方法制备沟槽及通孔，即先涂布光刻胶(PR)，并图形化PR，形成Trench的图案，然后刻蚀金属硬掩模，以在金属硬掩模中形成Trench的图案；而后再涂布PR，并图形化PR，形成via的图案；而后刻蚀电介质层形成via；以及刻蚀电介质层，形成Trench。从而在整个刻蚀过程中，需要分别对金属硬掩膜及电介质层进行光刻，然而这两种材质的刻蚀，需要分别使用金属刻蚀腔和电介质刻蚀腔，从而AIO刻蚀法，过程复杂，需要较多设备，制备成本较高，且对产品质量影响较大。
因此，提供一种刻蚀方法，以降低制备槽体结构的工艺复杂度、减少应用设备数量、降低生产成本、提高产品质量，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种刻蚀方法，用于解决现有技术中在制备槽体结构时所存在的制备工艺复杂、需要较多设备、制备成本较高，且对产品质量影响较大的问题。
为实现上述目的及其他相关目的，本发明提供一种刻蚀方法，包括以下步骤：
提供基底；
于所述基底上形成介质阻挡层；
于所述介质阻挡层上形成第一介电层；
于所述第一介电层上形成第二介电层；
于所述第二介电层上形成双层结构，所述双层结构包括底部碳化层及位于所述底部碳化层上的顶部金属氧化物光刻胶层；
对所述顶部金属氧化物光刻胶层进行曝光及显影，以图形化所述顶部金属氧化物光刻胶层，形成沟槽窗口，所述沟槽窗口显露所述底部碳化层；
形成抗反射层，所述抗反射层填充所述沟槽窗口；
形成光刻胶，并图形化所述光刻胶，以在所述光刻胶中形成通孔窗口；
通过所述通孔窗口，刻蚀所述抗反射层、底部碳化层、第二介电层及第一介电层，形成通孔，以及通过所述沟槽窗口，刻蚀所述底部碳化层，第二介电层及第一介电层，形成沟槽，且所述沟槽与所述通孔相连通；
刻蚀所述介质阻挡层，以显露所述基底。
可选地，所述顶部金属氧化物光刻胶层包括氧化铪层、氧化钛层及氧化锌层中的一种；所述底部碳化层包括无定型碳层。
可选地，所述顶部金属氧化物光刻胶层与所述第一介电层的蚀刻选择比的范围大于10。
可选地，在刻蚀所述底部碳化层时，所采用的刻蚀气体包括N2及H2的混合气体，或COS气体。
可选地，在刻蚀所述抗反射层时，所采用的刻蚀气体包括CO2及O2，其中O2的流量范围包括50sccm～500sccm，CO2的流量范围包括50sccm～500sccm。
可选地，在刻蚀所述第二介电层及第一介电层时，所采用的刻蚀气体包括C4F8、CF4及N2的混合气体。
可选地，在刻蚀所述介质阻挡层时，所采用的刻蚀气体包括C4F8、O2及Ar的混合气体。
可选地，所述第一介电层的介电常数低于所述第二介电层的介电常数。
可选地，在同一电介质刻蚀腔中，形成所述通孔及沟槽。
如上所述，本发明的刻蚀方法，在介电层上形成包括底部碳化层及顶部金属氧化物光刻胶层的双层结构，通过对顶部金属氧化物光刻胶层进行曝光及显影，以图形化顶部金属氧化物光刻胶层，形成显露底部碳化层的沟槽窗口；形成抗反射层及光刻胶，并图形化光刻胶，以在光刻胶中形成通孔窗口；通过通孔窗口，刻蚀抗反射层、底部碳化层及介电层，形成通孔，以及通过沟槽窗口，刻蚀底部碳化层、第二介电层及第一介电层，形成与通孔相连通的沟槽；刻蚀介质阻挡层，以显露基底。本发明的刻蚀方法无需进行金属硬掩膜的刻蚀，从而可在同一电介质刻蚀腔中，形成通孔及沟槽，制备工艺简单、设备少、生产成本低、产品质量高。
附图说明
图1显示为本发明中的刻蚀方法的工艺流程图。
图2～图9显示为本发明中在进行刻蚀时各步骤所呈现的结构示意图。
元件标号说明
100 基底
200 介质阻挡层
300 第一介电层
400 第二介电层
500 双层结构
510 底部碳化层
520 顶部金属氧化物光刻胶层
521 沟槽窗口
600 掩膜版
700 抗反射层
800 光刻胶
801 通孔窗口
900 局部通孔
110 通孔
120 沟槽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1及图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图1，本实施例提供一种刻蚀方法，在介电层上形成包括底部碳化层及顶部金属氧化物光刻胶层的双层结构，通过对顶部金属氧化物光刻胶层进行曝光及显影，以图形化顶部金属氧化物光刻胶层，形成显露底部碳化层的沟槽窗口；形成抗反射层及光刻胶，并图形化光刻胶，以在光刻胶中形成通孔窗口；通过通孔窗口，刻蚀抗反射层、底部碳化层及介电层，形成通孔，以及通过沟槽窗口，刻蚀底部碳化层、第二介电层及第一介电层，形成与通孔相连通的沟槽；刻蚀介质阻挡层，以显露基底。本发明的刻蚀方法无需进行金属硬掩膜的刻蚀，从而可在同一电介质刻蚀腔中，形成通孔及沟槽，制备工艺简单、设备少、生产成本低、产品质量高。
图2～图9，示意了在进行刻蚀时各步骤所呈现的结构示意图，具体包括：
首先，参阅图2，提供基底100，其中，在所述基底100中可包括构成晶体管的栅极、源极及漏极或金属连接结构等，有关所述基底100的具体结构此处不作过分限制，可根据需要进行选择。
接着，于所述基底100上形成介质阻挡层200，以通过所述介质阻挡层200，对位于所述基底100中的结构进行保护。
作为示例，所述介质阻挡层200的材质可选用NDC层，但并非局限于此，如也可采用碳化硅层或氮化硅层等。
接着，于所述介质阻挡层200上依次形成第一介电层300及第二介电层400，其中，优选所述第一介电层300的介电常数低于所述第二介电层400的介电常数。
作为示例，所述第一介电层300可包括含氧化硅的介电层，所述第二介电层400可包括TEOS层。
具体的，所述第一介电层300及第二介电层400的选择，可根据后续制备工艺中对线宽的需求进行选择，本实施例中优选所述第二介电层400采用TEOS层，以形成具有较小线宽的通孔110，但并非局限于此，如当为大线宽时，所述第二介电层400也可以采用BPSG层。
接着，于所述第二介电层400上形成双层结构500，所述双层结构500包括底部碳化层510及位于所述底部碳化层510上的顶部金属氧化物光刻胶层520。
具体的，所述顶部金属氧化物光刻胶层520可直接通过曝光及显影的方式进行图形化，而所述底部碳化层510在曝光及显影的过程中，可作为抗反射层，以提高图形化所述顶部金属氧化物光刻胶层520的效果，且所述顶部金属氧化物光刻胶层520在含有氧自由基等离子体的环境下，具有抗刻蚀性能，从而可作为掩膜版。
作为示例，所述顶部金属氧化物光刻胶层520包括氧化铪层、氧化钛层及氧化锌层中的一种；所述底部碳化层510包括无定型碳层。
接着，参阅图3及图4，对所述顶部金属氧化物光刻胶层520进行曝光及显影，以图形化所述顶部金属氧化物光刻胶层520，形成沟槽窗口521，所述沟槽窗口521显露所述底部碳化层510。
具体的，参阅图3，提供掩膜版600，通过所述掩膜版600曝光所述顶部金属氧化物光刻胶层520，并进行显影，以直接在所述顶部金属氧化物光刻胶层520中形成显露所述底部碳化层510的所述沟槽窗口521。
接着，参阅图5，形成抗反射层700，所述抗反射层700填充所述沟槽窗口521；于所述抗反射层700上形成光刻胶800，并图形化所述光刻胶800，以在所述光刻胶800中形成通孔窗口801。
接着，参阅图6～图8，通过所述通孔窗口801，刻蚀所述抗反射层700、底部碳化层510、第二介电层400及第一介电层300，形成通孔110，以及通过所述沟槽窗口521，刻蚀所述底部碳化层510、第二介电层400及第一介电层300，形成沟槽120，且所述沟槽120与所述通孔110相连通。
具体的，参阅图6，本实施例中，优选通过所述通孔窗口801，先形成局部通孔900，即所述局部通孔900的底部位于所述第一介电层300中，以降低刻蚀深宽比，从而降低刻蚀难度，且可降低对基底100中的器件的损伤，但并非局限于此，当然根据需要，也可直接形成显露所述介质阻挡层200的所述通孔110，此处不作过分限制。
接着，参阅图7及图8，通过所述沟槽窗口521，刻蚀所述底部碳化层510，以图形化所述底部碳化层510，以及刻蚀所述第二介电层400及第一介电层300，形成沟槽120及使得所述局部通孔900显露所述介质阻挡层200，形成所述通孔110。
具体的，在形成所述局部通孔900后，可包括去除所述光刻胶800及抗反射层700的步骤，而后以图形化的所述顶部金属氧化物光刻胶层520作为掩膜版，刻蚀所述底部碳化层510、所述第二介电层400及第一介电层300，形成所述沟槽120。
作为示例，在刻蚀所述抗反射层700时，所采用的刻蚀气体包括CO2及O2，其中O2的流量范围包括50sccm～500sccm，如100sccm、200sccm、300sccm等界限范围内的任何点值，CO2的流量范围包括50sccm～500sccm，如100sccm、200sccm、300sccm等界限范围内的任何点值，具体可根据需要进行选择，此处不做过分限制。
作为示例，在刻蚀所述底部碳化层510时，所采用的刻蚀气体包括N2及H2的混合气体，或COS气体。
作为示例，在刻蚀所述第二介电层400及第一介电层300时，所采用的刻蚀气体包括C4F8、CF4及N2的混合气体。
作为示例，所述顶部金属氧化物光刻胶层520与所述第一介电层300的蚀刻选择比的范围大于10。
具体的，由于所述顶部金属氧化物光刻胶层520与所述第一介电层300具有较大蚀刻选择比，从而图形化的所述顶部金属氧化物光刻胶层520可作为掩膜版，以形成所述沟槽120。
本实施例，通过对所述顶部金属氧化物光刻胶层520直接进行曝光及显影，即可形成所述沟槽窗口521，通过所述通孔窗口801，刻蚀所述抗反射层700、底部碳化层510第二介电层400及第一介电层300，即可形成所述通孔110，且通过所述沟槽窗口521刻蚀所述底部碳化层510、第二介电层400及第一介电层300，即可形成所述沟槽120；从而无需进行金属硬掩膜的刻蚀，制备工艺简单，无需使用金属刻蚀腔，制备工艺简单、设备少、生产成本低、产品质量高。
接着，参阅图9，刻蚀所述介质阻挡层200，以显露所述基底100。其中，在刻蚀所述介质阻挡层200时，所采用的刻蚀气体包括C4F8、O2及Ar的混合气体。
具体的，在形成所述沟槽120之后及刻蚀所述介质阻挡200之前，还可包括灰化处理的步骤，以去除所述底部碳化层510及顶部金属氧化物光刻胶层520等。
作为示例，在同一电介质刻蚀腔中，形成所述通孔110及沟槽120。
具体的，本实施例中，由于未采用金属硬掩膜，从而可在同一电介质刻蚀腔中，进行刻蚀，形成所述通孔110及沟槽120，制备工艺简单、设备少、生产成本低、产品质量高。
综上所述，本发明的刻蚀方法，在介电层上形成包括底部碳化层及顶部金属氧化物光刻胶层的双层结构，通过对顶部金属氧化物光刻胶层进行曝光及显影，以图形化顶部金属氧化物光刻胶层，形成显露底部碳化层的沟槽窗口；形成抗反射层及光刻胶，并图形化光刻胶，以在光刻胶中形成通孔窗口；通过通孔窗口，刻蚀抗反射层、底部碳化层及介电层，形成通孔，以及通过沟槽窗口，刻蚀底部碳化层、第二介电层及第一介电层，形成与通孔相连通的沟槽；刻蚀介质阻挡层，以显露基底。本发明的刻蚀方法无需进行金属硬掩膜的刻蚀，从而可在同一电介质刻蚀腔中，形成通孔及沟槽，制备工艺简单、设备少、生产成本低、产品质量高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种刻蚀方法，其特征在于，包括以下步骤：
提供基底；
于所述基底上形成介质阻挡层；
于所述介质阻挡层上形成第一介电层；
于所述第一介电层上形成第二介电层；
于所述第二介电层上形成双层结构，所述双层结构包括底部碳化层及位于所述底部碳化层上的顶部金属氧化物光刻胶层；
对所述顶部金属氧化物光刻胶层进行曝光及显影，以图形化所述顶部金属氧化物光刻胶层，形成沟槽窗口，所述沟槽窗口显露所述底部碳化层；
形成抗反射层，所述抗反射层填充所述沟槽窗口；
形成光刻胶，并图形化所述光刻胶，以在所述光刻胶中形成通孔窗口；
通过所述通孔窗口，刻蚀所述抗反射层、底部碳化层、第二介电层及第一介电层，形成通孔，以及通过所述沟槽窗口，刻蚀所述底部碳化层、第二介电层及第一介电层，形成沟槽，且所述沟槽与所述通孔相连通；
刻蚀所述介质阻挡层，以显露所述基底；
其中，刻蚀步骤均在同一电介质刻蚀腔中完成。
2.根据权利要求1所述的刻蚀方法，其特征在于：所述顶部金属氧化物光刻胶层包括氧化铪层、氧化钛层及氧化锌层中的一种；所述底部碳化层包括无定型碳层。
3.根据权利要求1所述的刻蚀方法，其特征在于：所述顶部金属氧化物光刻胶层与所述第一介电层的蚀刻选择比的范围大于10。
4.根据权利要求1所述的刻蚀方法，其特征在于：在刻蚀所述底部碳化层时，所采用的刻蚀气体包括N2及H2的混合气体，或COS气体。
5.根据权利要求1所述的刻蚀方法，其特征在于：在刻蚀所述抗反射层时，所采用的刻蚀气体包括CO2及O2，其中O2的流量范围包括50sccm～500sccm，CO2的流量范围包括50sccm～500sccm。
6.根据权利要求1所述的刻蚀方法，其特征在于：在刻蚀所述第二介电层及第一介电层时，所采用的刻蚀气体包括C4F8、CF4及N2的混合气体。
7.根据权利要求1所述的刻蚀方法，其特征在于：在刻蚀所述介质阻挡层时，所采用的刻蚀气体包括C4F8、O2及Ar的混合气体。
8.根据权利要求1所述的刻蚀方法，其特征在于：所述第一介电层的介电常数低于所述第二介电层的介电常数。
CN202010514652.2A 2020-06-08 2020-06-08 一种刻蚀方法 Active CN113838798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010514652.2A CN113838798B (zh) 2020-06-08 2020-06-08 一种刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010514652.2A CN113838798B (zh) 2020-06-08 2020-06-08 一种刻蚀方法

Publications (2)

Publication Number Publication Date
CN113838798A CN113838798A (zh) 2021-12-24
CN113838798B true CN113838798B (zh) 2024-05-17

Family

ID=78963711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010514652.2A Active CN113838798B (zh) 2020-06-08 2020-06-08 一种刻蚀方法

Country Status (1)

Country Link
CN (1) CN113838798B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988132A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 形成互连结构的方法
CN102412196A (zh) * 2011-09-15 2012-04-11 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN104183536A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN109755126A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299441A (ja) * 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988132A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 形成互连结构的方法
CN102412196A (zh) * 2011-09-15 2012-04-11 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN104183536A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN109755126A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN113838798A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
US8673544B2 (en) Method of forming openings
US20200027735A1 (en) Semiconductor structure and method for forming same
KR101169164B1 (ko) 반도체 소자의 형성 방법
US11018052B2 (en) Interconnect structure and method of forming the same
CN112017946A (zh) 半导体结构的形成方法、晶体管
JP2008066713A (ja) フラッシュメモリ素子の製造方法
US10991596B2 (en) Semiconductor structure and method for forming same
CN113838798B (zh) 一种刻蚀方法
CN112951720A (zh) 半导体结构的形成方法、半导体器件
JP2007027690A (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
US11810787B2 (en) Semiconductor structure formation method and mask
JP2007096214A (ja) 半導体装置の製造方法
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
CN114639604A (zh) 半导体结构的形成方法
US20240162087A1 (en) Mandrel-pull-first interconnect patterning
KR20150066196A (ko) 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
KR20110083978A (ko) 반도체 소자의 미세 패턴 형성방법
CN112382607B (zh) 铜制程金属沟槽的制作方法
US11626289B2 (en) Semiconductor structure and method for forming the same
TW201322369A (zh) 接觸窗開口的形成方法
US7537990B2 (en) Method of manufacturing semiconductor devices
KR100294638B1 (ko) 반도체장치의콘택홀형성방법
KR100265853B1 (ko) 반도체소자제조방법
KR100831978B1 (ko) 반사방지막을 이용한 비트라인콘택홀 형성 방법
KR20010003687A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant