JP2007096214A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007096214A
JP2007096214A JP2005286728A JP2005286728A JP2007096214A JP 2007096214 A JP2007096214 A JP 2007096214A JP 2005286728 A JP2005286728 A JP 2005286728A JP 2005286728 A JP2005286728 A JP 2005286728A JP 2007096214 A JP2007096214 A JP 2007096214A
Authority
JP
Japan
Prior art keywords
contact hole
gas
etching
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005286728A
Other languages
English (en)
Inventor
Kazuyoshi Yoshida
和由 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005286728A priority Critical patent/JP2007096214A/ja
Priority to US11/529,328 priority patent/US20070077774A1/en
Publication of JP2007096214A publication Critical patent/JP2007096214A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】上部の径が大きく、下部の径が小さなコンタクトを形成する際に行う絶縁膜の異方性ドライエッチングを、フォトレジスト膜との選択性が高く且つエッチストップを生ずることなくエッチングする、半導体装置の製造方法を提供する。
【解決手段】カーボンリッチなガスとＯ2及び希ガスとを含むエッチングガスを用い、層間絶縁膜２０の途中までを選択的にエッチングして上部の大径コンタクト孔を形成する第１の異方性エッチング工程と、水素ガスを含むガスを用いて上部コンタクト孔にデポジション膜を堆積するデポジション工程と、Ｏ2を含むガスを用いコンタクト孔の底部のデポジション膜を選択的に除去する第２の異方性エッチング工程と、第１の異方性エッチング工程と同じガスを用い、層間絶縁膜２０の残りの部分をエッチングして、下部の小径コンタクト孔を形成する第３の異方性エッチング工程とを有する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体装置の製造に際し、配線と配線の間の間隙を通して、下層のコンタクトプラグに開口するコンタクトホール（コンタクト孔）を開口する際に好適に使用される、半導体装置の製造方法に関する。
一般にＤＲＡＭ等の半導体装置では、導電膜で形成した下層のコンタクト（コンタクトプラグ）の頂部に開口するコンタクト孔を層間絶縁膜中に形成する際に、異方性ドライエッチングが用いられている。このエッチング工程で形成されるコンタクト孔では、上層の配線と接続するためのマージンを確保するために、コンタクト上部では大きな径とし、且つ、コンタクト下部では、下層の配線層の配線と配線の間の間隙を通すために、寸法上の要請から小さな径とする、２段構造のコンタクト孔として形成されることがある。
上部のコンタクト径を大きくし、下部のコンタクト径を狭めた形状を有するコンタクトを形成する方法は、例えば特許文献１に記載されている。図６及び図７は、特許文献１に記載された半導体装置の製造プロセスを工程順に示している。この技術では、まず、半導体基板３１上に図示しないＳｉＯ2膜を形成し、次いで、図６（ａ）に示すように、その上にＰＳＧから成る層間絶縁膜３２を形成し、更にその上にフォトレジスト膜から成るマスクパターン３３を形成する。次いで、同図（ｂ）に示すように、マスクパターン３３をエッチングマスクとして、ＣＦ4ガスを含むエッチングガスを用いた異方性ドライエッチングにより、層間絶縁膜３２の所定深さまで達する上部コンタクト孔３５を形成する。次いで、ガス圧を上げ、導入するガス流量を増やし、且つ、印加電力を下げることによって、先のエッチング条件をデポジション条件に変更し、上部コンタクト孔３５の内部及びマスクパターン３３の表面を含む全面に、カーボン及び水素を含むデポジション膜３４を堆積する。
次いで、先の異方性ドライエッチングと同じプロセス条件を用い、第２の異方性ドライエッチングを行い、図７（ｄ）に示すように、デポジション膜３４、及び、先に形成した上部コンタクト孔３５の底部に残る層間絶縁膜３２の部分をエッチングし、上部コンタクト孔３５の側壁上に残るデポジション膜３４の内壁と同じ径の下部コンタクト孔３６を形成する。次いで、上部コンタクト孔３５の側壁上に残るデポジション膜３４と、層間絶縁膜３２の上部に残るマスクパターン３３とを除去することにより、図７（ｅ）に示す、大きな径の上部コンタクト孔と、小さな径の下部コンタクト孔とを有する２段構造のコンタクト孔が層間絶縁膜３２中に形成される。
上記特許文献１に記載の技術では、大きな径の上部コンタクト孔の内部をデポジション膜で覆い、そのデポジション膜の側壁部分をマスクとして、底部のデポジション膜及びその下側の層間絶縁膜をエッチングして、径が小さな下部コンタクト孔を形成している。その後に、デポジション膜の側壁部分を除去することで、最終的に、径が大きな上部コンタクト部分と、径が小さな下部コンタクト部分とを有する２段構造のコンタクト孔を形成している。
上部コンタクト孔の径を大きくし、且つ、下層の配線層の配線と配線との間の間隙を通すために、下部コンタクト孔の径を狭めた形状を有するコンタクト孔を形成する方法は、特許文献２に記載されている。この技術では、コンタクトの上部と下部とで異なるテーパー角を持つ２段テーパー形状を有するコンタクトを形成している。図８及び図９は、特許文献２に記載された製造プロセスを示す。まず、図８（ａ）に示すように、半導体基板４１上に導電性物質層４２を堆積し、その上にフォトレジスト膜から成る第１のマスクパターン４３を形成する。次いで、同図（ｂ）に示すように、第１のマスクパターン４３をマスクとして、導電性物質層４２をパターニングして下部配線４２ａを形成する。
次いで、同図（ｃ）に示すように、下部配線４２ａを覆って全面に平坦化用絶縁層４４を堆積する。平坦化用絶縁層４４上にフォトレジスト膜から成る第２のマスクパターン４５を形成し（図９（ｄ））、この第２のマスクパターン４５をマスクとし、エッチングガスとしてＣＨＦ3、Ｃ2ＨＦ5、及び、Ｃ4Ｆ8を含むガスを用い、平坦化用絶縁層４４をエッチングし、その内部にコンタクト孔４６を形成する（図９（ｅ））。このエッチングに際しては、ガスの混合比などを調整することで、図９（ｅ）に示すように、２段形状で、且つ、上段及び下段でテーパー角が異なるコンタクト孔４６を形成する。最後に第２のマスクパターン４５を除去することで、同図（ｆ）に示す、大きな上部径と小さな下部径とを有し、且つ、双方のテーパー角が異なる２段形状のコンタクト孔４６が得られる。
特許文献２に記載の方法によれば、デポジション工程を設けることなく、１回のエッチングで、コンタクト径が異なるコンタクト孔が形成できる利点がある。このため、寸法に余裕がある上部部分では径を大きく、途中からは、配線と配線の間を通すために径を狭めた下部部分を有する、２段形状でテーパー状のコンタクト孔の形成が可能である。
特開平４−１２５９２５号公報 特開平１１−２６０７５５号公報
特許文献１に記載の技術では、コンタクト孔の加工時に、ＣＦ4を含むガスを用いる異方性ドライエッチングによってエッチングしている。しかし、異方性エッチング時にＣＦ4を含むガスを使用すると、上部コンタクト孔の加工を行う際に使用するマスクパターン３３と層間絶縁膜３２とのエッチ選択比がとれず、結果として径が大きすぎる上部コンタクト孔が形成され、或いは、歪んだ形状の上部コンタクト孔が形成されるという問題がある。この問題は、特に微細コンタクトを開口する際に薄膜レジストを使用すると顕著になる。更には、この技術は、微細密集コンタクトを形成する際には、適用が困難という問題もある。
また、特許文献２に記載の技術では、エッチングの際にデポジションを伴うプロセス条件を用いるため、また、テーパー状のコンタクト孔を形成するため、エッチストップのためのマージンが狭く、途中でエッチストップが発生するなど、安定なエッチングが得られないという問題がある。
上記従来技術の問題に鑑み、本発明は、上部のコンタクト径よりも小さなコンタクト径を有する下部のコンタクト部分を持つ形状のコンタクトを形成するため、そのような形状を有するコンタクト孔をエッチングで形成するにあたり、エッチ選択比が大きくとれること、及び、エッチストップが生じないことから、安定なエッチングが可能である、半導体装置の製造法を提供することを目的とする。
上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に形成した下地上にシリコン酸化膜を形成する工程と、
ＣＦ4よりもカーボンリッチなガスとＯ2及び希ガスとを含む第１のガスと、フォトレジストマスクとを用いた第１の異方性ドライエッチングによって、前記シリコン酸化膜を所定深さまでエッチングして、第１の径を有する第１のコンタクト孔を前記シリコン酸化膜内に選択的に形成する工程と、
第２のガスを用いたデポジションによって、少なくとも前記第１のコンタクト孔の内部にデポジション膜を堆積する工程と、
第３のガスを用いた第２の異方性エッチングによって、前記第１のコンタクト孔の側壁上にデポジション膜を残し、前記第１のコンタクト孔の底部のデポジション膜をエッチングして、前記第１のコンタクト孔の底部から前記シリコン酸化膜を露出させる工程と、
第４のガスを用いた第３の異方性エッチングによって、前記第１のコンタクト孔の側壁に残されたデポジション膜をマスクとして、前記コンタクト孔の底部から露出したシリコン酸化膜をエッチングすることによって、前記第１のコンタクト孔に連続し、前記第１の径よりも小さな第２の径を有すると共に、前記下地を露出する第２のコンタクト孔を形成する工程と、
前記コンタクト孔の側壁上に残されたデポジション膜を除去する工程と、
を有することを特徴とする。
本発明の半導体装置の製造方法によると、ＣＦ4よりもカーボンリッチなガスを含む第１のガスを用いた第１の異方性エッチングによって、シリコン酸化膜とフォトレジストマスクとの間、及び、シリコン酸化膜とデポジション膜との間で高いエッチ選択比が得られるので、それぞれが所望の径を有する第１のコンタクト孔及び第２のコンタクト孔が得られる。また、テーパー状ではない安定な径のコンタクト孔の形成が容易であり、安定なエッチングが可能となり、エッチストップなどが生じない。このため、第１の径を有する上部コンタクト孔と、第１の径よりも小さな第２の径を有する下部コンタクト孔とを有するコンタクト孔が、寸法精度が高く安定に形成できる効果がある。
前記第１のガスは、具体的には、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、又は、これらよりもカーボンリッチなガスと、Ｏ２及び希ガスとを含むガスとすることが好ましい。この場合、シリコン酸化膜とフォトレジストマスクとの間で、良好なエッチ選択比が得られる。また、第４のガスを第１のガスと同じ成分のガスとすることも出来る。この場合、シリコン酸化膜とデポジション膜との間で良好なエッチ選択比が得られる。
前記第２のガスが、Ｈ2、ＣＨ3Ｆ、ＣＨ2、又は、水素原子を含む化合物を含むことが好ましい。良好な形状のデポジション膜が得られる。また、前記第３のガスがＯ2を含むことも好ましい。更に、前記フォトレジストマスクが、ＫｒＦレジスト又はＡｒＦレジストから成ることも、本発明の好ましい態様である。
本発明の半導体装置の製造方法は、前記下地が、前記基板と直交方向に見て前記第２のコンタクト孔と整合する位置に形成されたコンタクトプラグと、該コンタクトプラグ上に形成された絶縁膜と、該絶縁膜中に形成された複数の配線とを含み、前記第２のコンタクト孔は、前記基板と直交方向に見て前記配線からずれた位置に形成される半導体装置に適用することが好ましい。この場合、上層の配線と接続するためのマージンを確保するためにコンタクト上部では大きな径とし、配線と配線の間を通すために寸法に余裕がないことから、コンタクト下部では小さな径とする２段構造のコンタクトについて良好な形状が得られる。
図１は、本発明の一実施形態に係る半導体装置の製造方法で製造される半導体装置の断面構造を示している。本半導体装置１０は、ＤＲＡＭとして構成されており、半導体（シリコン）基板１１上に形成される。半導体基板１１の表面部分には、セルトランジスタを構成する図示しない拡散層が形成されており、その拡散層上に第１のコンタクト１７が接触している。第１のコンタクト１７上には、その頂部に接触する第２のコンタクト２４が形成されており、第２コンタクト２４は、セルキャパシタ２５を構成する下部電極２６の下面に接続している。下部電極２６は、容量絶縁膜２７を介して上部電極２８に対向しており、この構造によってメモリセルのキャパシタが形成される。また、これらセル構造を覆って更に絶縁膜２９が形成されている。
第２のコンタクト２４は、第１のコンタクト１７の上部を覆う絶縁膜１８上に形成された配線層の配線１９と交差して上方から下方に延びており、その配線層の配線１９と配線１９との間の間隙を、これらから絶縁されて通過している。第２のコンタクト２４は、上側部分と下側部分とで径が異なる２段構造に形成されている。つまり、第２のコンタクト２４は、配線１９と配線１９との間の間隙を通過するために、これらと交差するコンタクト下側部分で径が小さく形成され、且つ、キャパシタ２５の下部電極２６との間で充分な接触マージンを確保するために、コンタクト上側部分では大きな径を有する。上部及び下部の各コンタクト部分では、それぞれの径は一様である。
図２〜図５は、図１の半導体装置１０を、本発明の一実施形態に係る半導体装置の製造方法を用いて製造するプロセスを各工程段階毎に示す断面図である。図２（ａ）及び（ｂ）は、本発明方法を適用する工程の前段階で形成されている半導体装置１０の構造を示し、（ａ）はゲート電極１４と直交方向の断面を、（ｂ）はゲート電極１４と平行方向の断面をそれぞれ示している。図３（ｃ）及び（ｄ）、図４（ｅ）及び（ｆ）、図５（ｇ）及び（ｈ）は、図２（ａ）及び（ｂ）の工程段階に続く各工程段階について、ゲート電極１４と平行方向の断面を順次に示している。
図２（ａ）及び（ｂ）に示すように、導体基板１１上には、素子分離領域１２によって相互に分離された図示しない拡散層が形成されており、その上にゲート絶縁膜１３が形成されている。ゲート絶縁膜１３上には、ゲート電極１４、及び、ゲート電極１４の上部及び側部を覆うシリコン窒化膜１５から成るゲート電極構造体が形成されており、隣接するゲート電極構造体の間の間隙内には、拡散層に接続する第１のコンタクト１７がゲート電極構造体と自己整合的に形成されている。ゲート電極構造体の間の間隙にはゲート層間絶縁膜１６が形成されており、ゲート電極構造体及び第１のコンタクト１７を覆って絶縁膜１８、第１層の配線１９、及び、平坦化された層間絶縁膜２０が順次に形成されている。上記構造において、典型的な第１層の配線１９の高さは５０ｎｍ、幅は５０ｎｍ、配線間のスペースは１５０ｎｍである。また配線１９上の層間絶縁膜２０の膜厚は２００ｎｍである。
図２（ａ）及び（ｂ）以降の工程は、第１層の配線１９よりも更に上層にある配線を、第１のコンタクト１７と接続する第２のコンタクトを形成するための工程である。第２のコンタクトの形成にあたっては、配線１９と配線１９との間の間隙を通す必要があることから、本発明の方法が適用される。図２（ａ）及び（ｂ）に示す工程段階に後続して、層間絶縁膜２０上には、有機物から成り５０ｎｍ厚みの反射防止膜２１が全面に形成され、その上に４５０ｎｍ厚みのフォトレジスト膜が形成される。フォトレジスト膜は、ＫｒＦ露光によりパターニングされ、第２のコンタクトを形成するためのマスクパターン２２に形成される（図３（ｃ））。マスクパターン２２の開口径は１５０ｎｍである。
次いで、マスクパターン２２をエッチングマスクとして、反射防止膜２１から層間絶縁膜２０の途中までを、第１の異方性ドライエッチングによりエッチングして、図３（ｄ）に示す構造が得られる。本実施形態では、エッチング装置の上部電極とウェハを搭載する下部電極とに、それぞれＲＦ電力を印加する２周波ＲＩＥ装置を、エッチング装置として使用した。また、エッチングガスには、Ｃ5Ｆ8、Ｏ2、及び、Ａｒを使用し、それぞれのガス流量は、Ｃ5Ｆ8流量を３０ｓｃｃｍ、Ｏ2流量を５０ｓｃｃｍ、Ａｒ流量を４００ｓｃｃｍとし、圧力は２５ｍＴｏｒｒとした。Ｃ3Ｆ8を用いる理由は、カーボンリッチなガスによって、レジスト膜から成るマスクパターン２２とのエッチ選択性を高めるためである。また、上部電極に印加するＲＦパワーを２５００Ｗ、下部電極に印加するＲＦパワーを３０００Ｗとした。このエッチング条件により、テーパーレスのコンタクト孔が得られる。
上記エッチング条件では、反射防止膜２１のレジストに対するエッチ選択比は５程度であるため、反射防止膜２１をエッチングするのには時間がかかる。このため、必要であれば、反射防止膜２１をエッチングする際には、Ｏ2流量を増やし、ＣＦ4を混合させてもよい。このエッチングステップでは、エッチングが配線１９の表面に到達することを防止するため、配線１９の表面から５０ｎｍ上の位置、エッチング量で１５０ｎｍの深さまでをエッチングする。
次いで、図４（ｅ）に示すように、全面に、カーボン及び水素を主成分とし、レジスト膜と同様な成分を有するデポジション膜２３を形成した。デポジションの条件としては、ＣＨ3Ｆ流量を３０ｓｃｃｍ、Ａｒ流量を４００ｓｃｃｍ、圧力を２５ｍＴｏｒｒ、上部電極の印加ＲＦパワーを２５００Ｗ、下部電極の印加ＲＦパワーを５００Ｗとした。このときのデポジションレートは、３０ｎｍ／ｍｉｎ．程度であった。デポジションレートは、ガス条件、印加するＲＦパワーを制御することで制御可能である。デポジション膜２３は、この場合でコンタクト孔の開口径を５０ｎｍ程度小さくした。
次に、デポジション膜２３を第２の異方性ドライエッチングによってエッチングした（図４（ｆ））。このドライエッチングでは、Ｏ2を含んだガスが用いられ、コンタクト孔の底部及びマスクパターン２２の上部に堆積しているデポジション膜２３が除去される。本ドライエッチングの典型的な条件は、ＣＦ4が７０ｓｃｃｍ、Ｏ2流量が３０ｓｃｃｍ、Ａｒ流量が７５０ｓｃｃｍであり、圧力が２５ｍＴｏｒｒ、上部電極の印加ＲＦパワーが３０００Ｗ、下部電極の印加ＲＦパワーが１０００Ｗである。この条件下では、１０ｓｅｃ程度の処理時間で、コンタクト孔底部のデポジション膜２３の除去が可能である。
引き続き、図５（ｇ）に示すように、第３の異方性ドライエッチングによって、層間絶縁膜２０の残りの部分をコンタクト１７の頂部までエッチングし、コンタクト１７の表面を露出させる。第３のドライエッチングでは、第１のドライエッチングと同様な、デポジション膜２３とのエッチ選択性が高いエッチング条件が採用できる。次いで、アッシング処理、及び、ウェット洗浄によって、レジストマスクパターン２２及びデポジション膜２３を除去することで、図５（ｈ）の構造を得る。ここで、第２のコンタクトの上部径は１５０ｎｍ、第２のコンタクトの下部径は１００ｎｍである。上部径を１５０ｎｍとすることで、上層配線との間のマージンを充分に確保し、下部径を１００ｎｍとすることで、配線１９と配線１９の間の間隙を、配線１９に接触することなく、通過可能となる。
以上説明したように、上記実施形態では、同じドライエッチングチャンバーを用い、第１の異方性ドライエッチングステップ、デポジションステップ、第２の異方性ドライエッチングステップ、及び、第３の異方性ドライエッチングステップを順次に連続して行うものである。第１のドライエッチングステップでは、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6等のカーボンリッチなガスに、Ｏ2及び希ガスを加えたガスを使用し、レジスト膜とのエッチ選択性が高い条件で、且つ、テーパーレスとなる条件でエッチングし、配線が露出しない深さまをでエッチングする。デポジションステップでは、Ｈ2、ＣＨ3Ｆ、ＣＨ2Ｆ2等、水素を含むガスを混合する。第２のドライエッチングステップでは、Ｏ2を含んだガスでエッチングし、コンタクト孔底部のデポジション膜を除去する。第３のドライエッチングステップでは、第１のドライエッチングステップと同様のガスを使用し、デポジション膜とのエッチ選択性が高い条件で且つテーパーレスとなる条件でエッチングする。
上記工程において、第１及び第３のドライエッチングステップでは、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6等の、ＣＦ4よりもカーボンリッチなガスを使用するため、ＫｒＦレジスト膜やＡｒＦレジスト膜に対して、十分な対レジスト選択比が得られ、これら薄膜レジストを使用する微細コンタクトにおいても、大きすぎるコンタクト開口径になることを防止し、また、歪んだコンタクト形状となることも防止できる。また、テーパーレスのエッチングとすることで、エッチングステップなど不安定なエッチングが防止できる。
なお、上記実施形態では、第１及び第３のエッチングステップで、Ｃ5Ｆ8を用いた例を示したが、Ｃ4Ｆ8、Ｃ4Ｆ6等のカーボンリッチなガスを用いても、対レジストのエッチ選択比が高く得られ、且つ、テーパーレス形状のエッチングが可能である。また、デポジションステップでは、ＣＨ3Ｆを用いた例を示したが、ＣＦ4とＨ2の混合、又は、ＣＨ2Ｆ2ガスなどの水素を含むガスを用いても、デポジション膜の形成が可能である。更に、上記実施形態では、コンタクトプラグの上に形成するコンタクト孔について例示したが、本発明の半導体装置の製造方法は、上記実施形態の構成に限らず、例えば、半導体基板上に形成した拡散層の上にコンタクト孔を形成する際にも使用可能である。
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の半導体装置の製造方法は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。また、本発明の好適な態様として記載した各構成や実施形態で記載した各構成については、本発明の必須の構成と共に用いることが好ましいが、単独であっても有益な効果を奏する構成については、必ずしも本発明の必須の構成として説明した全ての構成と共に用いる必要はない。
本発明の一実施形態の半導体装置の製造方法で形成されるＤＲＡＭ装置を示す断面図。 上記実施形態の半導体装置の製造方法で製造されるＤＲＡＭ装置の一工程段階を示す断面図。 図２に後続する工程段階を順次に示す断面図。 図３に後続する工程段階を順次に示す断面図。 図４に後続する工程段階を順次に示す断面図。 従来の半導体装置の製造方法で製造されるＤＲＡＭ装置の工程段階を順次に示す断面図。 図６に後続する工程段階を順次に示す断面図。 別の従来の半導体装置の製造方法で製造されるＤＲＡＭ装置の工程段階を順次に示す断面図。 図８に後続する工程段階を順次に示す断面図。
符号の説明
１０：半導体装置
１１：シリコン基板
１２：素子分離領域
１３：ゲート絶縁膜
１４：ゲート電極
１５：シリコン窒化膜
１６：ゲート層間絶縁膜
１７：コンタクト
１８：絶縁膜
１９：配線
２０：層間絶縁膜
２１：反射防止膜
２２：マスクパターン
２３：デポジション膜
２４：コンタクト
２５：キャパシタ
２６：下部電極
２７：容量絶縁膜
２８：上部電極
２９：絶縁膜

Claims (9)

  1. 半導体基板上に形成した下地上にシリコン酸化膜を形成する工程と、
    ＣＦ4よりもカーボンリッチなガスとＯ2及び希ガスとを含む第１のガスと、フォトレジストマスクとを用いた第１の異方性ドライエッチングによって、前記シリコン酸化膜を所定深さまでエッチングして、第１の径を有する第１のコンタクト孔を前記シリコン酸化膜内に選択的に形成する工程と、
    第２のガスを用いたデポジションによって、少なくとも前記第１のコンタクト孔の内部にデポジション膜を堆積する工程と、
    第３のガスを用いた第２の異方性エッチングによって、前記第１のコンタクト孔の側壁上にデポジション膜を残し、前記第１のコンタクト孔の底部のデポジション膜をエッチングして、前記第１のコンタクト孔の底部から前記シリコン酸化膜を露出させる工程と、
    第４のガスを用いた第３の異方性エッチングによって、前記第１のコンタクト孔の側壁に残されたデポジション膜をマスクとして、前記コンタクト孔の底部から露出したシリコン酸化膜をエッチングすることによって、前記第１のコンタクト孔に連続し、前記第１の径よりも小さな第２の径を有すると共に、前記下地を露出する第２のコンタクト孔を形成する工程と、
    前記側壁上に残したデポジション膜を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１のガスは、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、又は、これらよりもカーボンリッチなガスを含む、請求項１に記載の半導体装置の製造方法。
  3. 前記第４のガスが、前記第１のガスと同じガスである、請求項２に記載の半導体装置の製造方法。
  4. 前記第２のガスが、Ｈ2、ＣＨ3Ｆ、ＣＨ2、又は、水素原子を含む、請求項１〜３の何れか一に記載の半導体装置の製造方法。
  5. 前記第３のガスがＯ2を含む、請求項１〜４の何れか一に記載の半導体装置の製造方法。
  6. 前記第１及び第２のコンタクト孔は、実質的にテーパを有しない、請求項１〜５の何れか一に記載の半導体装置の製造方法。
  7. 前記下地が、前記半導体基板と直交方向に見て前記第２のコンタクト孔と整合する位置に形成されたコンタクトプラグと、該コンタクトプラグ上に形成された絶縁膜と、該絶縁膜中に形成された複数の配線とを含み、前記第２のコンタクト孔は、前記半導体基板と直交方向に見て前記複数の配線の何れからもずれた位置に形成される、請求項１〜６の何れか一に記載の半導体装置の製造方法。
  8. 前記下地が、半導体基板の表面に形成された拡散層を含む、請求項１〜６の何れか一に記載の半導体装置の製造方法。
  9. 前記フォトレジストマスクが、ＫｒＦレジスト又はＡｒＦレジストで形成される、請求項１〜８の何れか一に記載の半導体装置の製造方法。
JP2005286728A 2005-09-30 2005-09-30 半導体装置の製造方法 Pending JP2007096214A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005286728A JP2007096214A (ja) 2005-09-30 2005-09-30 半導体装置の製造方法
US11/529,328 US20070077774A1 (en) 2005-09-30 2006-09-29 Method for manufacturing a semiconductor device having a stepped contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005286728A JP2007096214A (ja) 2005-09-30 2005-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007096214A true JP2007096214A (ja) 2007-04-12

Family

ID=37902456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005286728A Pending JP2007096214A (ja) 2005-09-30 2005-09-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070077774A1 (ja)
JP (1) JP2007096214A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
US9601507B2 (en) 2015-03-17 2017-03-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049078A (ja) * 2007-08-15 2009-03-05 Elpida Memory Inc 半導体装置の製造方法
US9934984B2 (en) 2015-09-09 2018-04-03 International Business Machines Corporation Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
JP3727044B2 (ja) * 1998-11-10 2005-12-14 東京応化工業株式会社 ネガ型レジスト組成物
US7144521B2 (en) * 2003-08-22 2006-12-05 Lam Research Corporation High aspect ratio etch using modulation of RF powers of various frequencies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
US9601507B2 (en) 2015-03-17 2017-03-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20070077774A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
US6319824B1 (en) Method of forming a contact hole in a semiconductor device
US20110269294A1 (en) Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US8728945B2 (en) Method for patterning sublithographic features
JPH09181180A (ja) 半導体集積回路及びその製造方法
JPH09205145A (ja) 集積回路及びその製造方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP2007096214A (ja) 半導体装置の製造方法
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
JP2001127039A (ja) 半導体装置の製造方法
JP2005191567A (ja) 半導体素子のコンタクト形成方法
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
JP2006032721A (ja) 半導体装置の製造方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
TW201304056A (zh) 半導體裝置內開口之形成方法
JP4257357B2 (ja) 半導体装置の製造方法
KR20110001593A (ko) 반도체 소자의 홀 패턴 제조 방법
US20030064599A1 (en) Pattern forming method
TWI697032B (zh) 半導體元件的製程
KR100525106B1 (ko) 반도체 장치의 스토로지 노드 패턴 형성 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR100819674B1 (ko) 반도체소자의 형성방법