JPH11307512A - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JPH11307512A
JPH11307512A JP10113566A JP11356698A JPH11307512A JP H11307512 A JPH11307512 A JP H11307512A JP 10113566 A JP10113566 A JP 10113566A JP 11356698 A JP11356698 A JP 11356698A JP H11307512 A JPH11307512 A JP H11307512A
Authority
JP
Japan
Prior art keywords
etching
gas
oxide film
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10113566A
Other languages
English (en)
Inventor
Tomohide Shirosaki
友秀 城崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10113566A priority Critical patent/JPH11307512A/ja
Priority to TW088104728A priority patent/TW408392B/zh
Priority to US09/291,017 priority patent/US6204193B1/en
Priority to KR1019990014348A priority patent/KR100593769B1/ko
Publication of JPH11307512A publication Critical patent/JPH11307512A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 反応生成物の除去工程と洗浄工程を省いて
も、酸化膜と窒化珪素膜を積層した層間膜にコンタクト
ホールを形成できるエッチング方法を提供する。 【解決手段】 本発明に係るエッチング方法は、窒化珪
素膜304とその上に形成された酸化膜303からなる
積層膜をエッチングするものである。このエッチング方
法は、C48 系ガス306aで該酸化膜303のエッ
チングを開始し、該窒化珪素膜304が露出する前に該
48 系ガスでのエッチングを停止する工程と、エッ
チングガスをC48 系ガス306aからCHF3 系ガ
ス306bに切り替えて残った酸化膜303と該窒化珪
素膜304をエッチングする工程と、を具備するもので
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体及び電子デ
バイス部品に代表される微細加工プロセスにおいて適用
されるエッチング方法に関する。
【0002】
【従来の技術】近年のVLSI等に用いられる半導体素
子は、高集積化及び高性能化が進展するに伴い、微細加
工への要求が厳しくなっている。例えば、DRAM構造
を例にとると、集積度を上げるために、配線自体の線幅
が縮小されるとともに配線間の間隔も縮小され、更にコ
ンタクトホールの穴径も小さくなってきている。その結
果、これらの配線とコンタクトホール間の間隔が小さく
なり、電気的なショートが懸念される。これを防止する
ために、酸化膜で形成された層間絶縁膜に更に窒化珪素
の層を介在させている。
【0003】図9は、従来のドライエッチング方法の問
題点を説明するためのCOB構造のDRAMを模式的に
示す断面図である。シリコン基板107の上にはビット
線106が形成されており、ビット線106の上には酸
化膜103が形成されている。この酸化膜103の上に
は窒化珪素膜104が形成されており、この窒化珪素膜
104の上には酸化膜103が形成されている。この酸
化膜103内にはワード線105が形成されている。ま
た、酸化膜103の上には窒化珪素膜104が形成され
ており、この窒化珪素膜104の上には酸化膜103が
形成されている。この酸化膜103の上には窒化珪素膜
102が形成されており、この窒化珪素膜102の上に
はキャパシタ部101が形成されている。このキャパシ
タ部101から図中下方にあるトランジスタにコンタク
トホール108が開孔されている。
【0004】このようにコンタクトホール108を開孔
するには、図9に示すように、酸化膜103と窒化珪素
膜102、104で形成された積層膜をエッチングする
必要がある。
【0005】ここで、酸化膜と窒化珪素膜の両方をエッ
チングできるエッチングガスとしてはCHF3 系ガスが
ある。近年の微細加工技術の一つには、レジストマスク
ではなくPolyマスクを使用したコンタクトホールの加工
も行われるようになってきている。Polyマスクを使用す
ることによって、レジストマスクでは達成できなかった
サブミクロンの加工が可能となる。
【0006】
【発明が解決しようとする課題】ところが、Polyマスク
でCHF3 系ガスを単独で用いてコンタクトホールを加
工すると、マスクと酸化膜の選択比がとれず、マスクが
後退するといった現象が発生してしまう。
【0007】また、従来のエッチング方法には次のよう
な問題もある。図10〜図12は、従来のエッチング方
法を用いた半導体装置の製造工程の一部を示すものであ
り、従来のエッチング方法の他の問題点を説明するため
の断面図である。
【0008】図10に示すように、シリコン基板205
の上に窒化珪素膜204を形成し、この窒化珪素膜20
4の上に酸化膜203を形成する。この酸化膜203の
上にエッチングマスク(Poly-Si )201を形成する。
次に、このエッチングマスク201をマスクとしてCH
3 系ガスを単独で用いてエッチングすることにより、
酸化膜203及び窒化珪素膜204にコンタクトホール
202を形成すると、このコンタクトホール202の形
状がボーイング形状となってしまう。
【0009】この後、図11に示すように、コンタクト
ホール202内を埋めるために、Poly-Si 等のホール内
充填材207をPoly-Si (エッチングマスク)201上
に堆積する。すると、コンタクトホール202がボーイ
ング形状となっているため、コンタクトホール202内
にす状の空間206が発生してしまう。
【0010】次に、ホール内充填材207をエッチバッ
クする。すると、図12に示すように、す状の部分20
6が他の部分より速くエッチングされてしまい、エッチ
ングすることを予定していない部分であるコンタクトホ
ール202の底の部分のシリコン基板205がエッチン
グされてしまうという不具合が発生してしまう。
【0011】このような不具合の発生を防止する方法と
しては、酸化膜203をC48 系ガスを用いてエッチ
ングした後、窒化珪素膜204をCHF3 系ガスを用い
てエッチングする方法が考えられる。C48 系ガスで
は、酸化膜は容易にエッチングされるが、窒化珪素膜は
容易にエッチングされないからである。このような方法
を実施するためには、酸化膜203をC48 系ガスを
用いてエッチングした後に、コンタクトホール内に付着
したフロロカーボン系の反応生成物をO2 プラズマで除
去し(アッシング)、更に硫酸や過酸化水素水等で洗浄
しなければならず、その後、窒化珪素膜204をCHF
3 系ガスを用いてエッチングすることとなる。このこと
は、図9で示したように酸化膜と窒化珪素膜が複数から
なる多層膜の場合、反応生成物の除去工程と洗浄工程を
その膜数分だけ行わなければならず、製造コストが過大
となる。
【0012】これに対して、製造コストを抑えるため
に、反応生成物の除去工程と洗浄工程を省いて、酸化膜
203をC48 系ガスを用いてエッチングした後、引
き続きエッチングガスをC48 系ガスからCHF3
ガスに切り替えて連続して窒化珪素膜204をエッチン
グすることも考えられる。しかし、こうしたとすると、
図13に示すとおり、C48 系ガスでの酸化膜のオー
バーエッチング量に比例して、酸化膜の下層に位置する
窒化珪素膜のエッチレート(エッチング量)が低下して
しまい、そのオーバーエッチング量がある量に達する
と、エッチングストップの現象が発生してしまう。従っ
て、反応生成物の除去工程と洗浄工程を省くことはでき
ない。
【0013】図14(a)〜(c)は、酸化膜のオーバ
ーエッチング量が増えるとエッチストップが発生すると
いう図13で示す現象を模式的に説明するための断面図
である。
【0014】図14(a)に示すように、シリコン基板
305の上に窒化珪素膜304を形成し、この窒化珪素
膜304の上に酸化膜303を形成する。この酸化膜3
03の上にエッチングマスク301を形成する。次に、
このエッチングマスク301をマスクとしてC48
ガス306を用いて酸化膜303のエッチングを窒化珪
素膜304の表面が露出する前まで行った。この場合、
コンタクトホール302内に反応生成物は生じない。
【0015】図14(b)に示すように、シリコン基板
305の上に窒化珪素膜304を形成し、この窒化珪素
膜304の上に酸化膜303を形成する。この酸化膜3
03の上にエッチングマスク301を形成する。次に、
このエッチングマスク301をマスクとしてC48
ガス306を用いて酸化膜303のエッチングを窒化珪
素膜304の表面が露出する時まで行った。この場合
は、コンタクトホール302内にフロロカーボン系の反
応生成物307が生じる。
【0016】図14(c)に示すように、シリコン基板
305の上に窒化珪素膜304を形成し、この窒化珪素
膜304の上に酸化膜303を形成する。この酸化膜3
03の上にエッチングマスク301を形成する。次に、
このエッチングマスク301をマスクとしてC48
ガス306を用いて酸化膜303のオーバーエッチング
を行った。この場合は、コンタクトホール302内に生
じるフロロカーボン系の反応生成物307の量が図14
(b)の場合より多い。
【0017】これらの図からもわかるとおり、C48
系ガスで酸化膜303をエッチングした際に、下層の窒
化珪素膜304が露出するとコンタクトホール302内
にフロロカーボン系の反応生成物307が堆積し始め
る。この量は、図13からも推測されるように、C4
8 系ガスでの酸化膜303のオーバーエッチング量に依
存する。さらにオーバーエッチング時間を長くしていく
と、コンタクトホール内に堆積した反応生成物によって
イオンによるエッチングの効力が無くなりエッチストッ
プしてしまう。従って、酸化膜303をエッチングし、
フロロカーボン系の反応生成物307を酸素等のアッシ
ングによりO2 +CF→COFという形で蒸発させた後
に、窒化珪素膜304をエッチングする必要がある。
【0018】一方、コンタクトホール内の反応生成物を
同一エッチング装置内でガス条件を切り替えるだけで除
去する方法としては、C48 系ガスによる酸化膜20
3のエッチング終了後に、チャンバ内に酸素を導入し、
ホール内の反応生成物を除去することが考えられる。し
かし、この方法を用いると、チャンバ内壁に付着した反
応生成物も同時に除去されるので、パーティクルの発生
原因となってしまう。
【0019】また、酸化膜のエッチング終了後に、チャ
ンバ内に酸素プラズマを発生させてホール内の反応生成
物を除去する場合、ウエハ裏面までプラズマが回り込
む。このとき、ウエハの冷却機構として温調された下部
電極の温度をウエハに伝達するための手段として静電チ
ャックが使用されており、その誘電体膜としてポリイミ
ド樹脂が使われていると、このポリイミド樹脂までエッ
チングされ、絶縁破壊という重大なトラブルが発生して
しまう。
【0020】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、反応生成物の除去工程と
洗浄工程を省いても、上層と下層を積層した層間膜にコ
ンタクトホールを形成できるエッチング方法を提供する
ことにある。特に、本発明の目的は、反応生成物の除去
工程と洗浄工程を省いても、酸化膜と窒化珪素膜を積層
した層間膜にコンタクトホールを形成できるエッチング
方法を提供することにある。
【0021】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るエッチング方法は、少なくとも2層を
有する積層膜をエッチングする方法であって、第1のエ
ッチングガスで上層のエッチングを開始し、下層が露出
する前に該上層のエッチングを停止する工程と、第2の
エッチングガスで残った上層と該下層をエッチングする
工程と、を具備することを特徴とする。また、上記第1
のエッチングガスによる工程と上記第2のエッチングガ
スによる工程は、同一チャンバ内で連続して行われるこ
とが好ましい。また、上記積層膜にシリコン酸化膜と窒
化珪素膜を含むことが好ましい。また、上記第1のエッ
チングガスがC48 系ガスであり、上記第2のエッチ
ングガスがCHF3 系ガスであることが好ましい。
【0022】上記エッチング方法では、第1のエッチン
グガスで上層のエッチングを開始し、下層が露出する前
にそのエッチングを停止させるため(上層のオーバーエ
ッチングを行わないため)、第1のエッチングガスで下
層をエッチングした際に生成される反応生成物がホール
に堆積することがない。従って、反応生成物の除去工程
と洗浄工程を施す必要がない。これにより、残りの上層
と下層を第2のエッチングガスを用いてエッチングする
際、第1のエッチングガスから第2のエッチングガスに
切り替えるだけで連続してエッチングすることができ
る。
【0023】また、本発明に係るエッチング方法は、窒
化珪素膜とその上に形成された酸化膜からなる積層膜を
エッチングする方法であって、C48 系ガスで該酸化
膜のエッチングを開始し、該窒化珪素膜が露出する前に
該C48 系ガスでのエッチングを停止する工程と、エ
ッチングガスをC48 系ガスからCHF3 系ガスに切
り替えて残った酸化膜と該窒化珪素膜をエッチングする
工程と、を具備することを特徴とする。
【0024】上記エッチング方法では、C48 系ガス
で酸化膜のエッチングを開始し、窒化珪素膜が露出する
前にそのエッチングを停止させるため(酸化膜のオーバ
ーエッチングを行わないため)、反応生成物がホールに
堆積することがない。従って、反応生成物の除去工程と
洗浄工程を施す必要がない。これにより、残りの酸化膜
と窒化珪素膜をCHF3 系ガスを用いてエッチングする
際、C48 系ガスからCHF3 系ガスに切り替えるだ
けで連続してエッチングすることができる。
【0025】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図1(a),(b)は、
本発明の実施の形態によるエッチング方法を示す断面図
である。
【0026】本発明者が前述の問題点に鑑み鋭意検討を
行った結果、酸化膜と窒化珪素膜を積層した多層の絶縁
材にコンタクトホールを形成するためのエッチングを、
酸素等のアッシングにより反応生成物を除去する工程と
洗浄工程を施すことなく連続して行う方法を見いだし
た。この方法を図1を参照しつつ説明する。
【0027】図1(a)に示すように、シリコン基板3
05の上に窒化珪素膜304を形成し、この窒化珪素膜
304の上に酸化膜(SiO2 膜)303を形成する。
この酸化膜303の上にエッチングマスク301を形成
する。次に、このエッチングマスク301をマスクとし
てC48 系ガス306aで酸化膜303のエッチング
を開始し、この酸化膜303の下層に位置する窒化珪素
膜304が露出する前にC48 系ガスでの酸化膜のエ
ッチングを停止する。この際の停止するタイミングは、
エッチングエンドポイントモニタもしくはエッチングレ
ートから判断する。
【0028】この後、図1(b)に示すように、エッチ
ングガスをC48 系ガス306aからCHF3 系ガス
306bに切り替えて残った酸化膜303とその下層の
窒化珪素膜304をエッチングするものである。これに
より、酸化膜と窒化珪素膜からなる積層膜にコンタクト
ホールを加工する工程において、途中にアッシング工程
や洗浄工程を行うことなしに、エッチングガスをC4
8 系ガスからCHF3系ガスに切り替えるだけで連続し
てエッチングすることが可能となる。一般に、エッチン
グガスとしてC48 系ガスを用いる場合、酸化膜のエ
ッチングは容易であるが、窒化珪素膜のエッチングは非
常に困難である。また、エッチングとしてCHF3 系ガ
スを用いる場合は、酸化膜のエッチングと窒化珪素膜の
エッチングの両方が容易である。
【0029】上記実施の形態によれば、C48 系ガス
306aで酸化膜303のエッチングを開始し、窒化珪
素膜304が露出する前にそのエッチングを停止させる
ため(酸化膜303のオーバーエッチングを行わないた
め)、フロロカーボン系の反応生成物がコンタクトホー
ル302に堆積することがない。次に、残りの酸化膜3
03と窒化珪素膜304をCHF3 系ガス306bを用
いてエッチングする。したがって、酸化膜と窒化珪素膜
からなる積層膜を、C48 系ガスからCHF3 系ガス
に切り替えるだけで連続してエッチングすることが可能
となる。
【0030】尚、本発明は、レジストマスクやPolyマス
クを用いてコンタクトホールを加工する場合、コンタク
トホール以外の楕円形状のホールを加工する場合、各種
酸化膜と窒化珪素の膜が積層したパターンで加工処理を
行う場合についても適用することが可能である。
【0031】また、酸化膜303の下層に位置する窒化
珪素膜304が露出する前にC48 系ガスでの酸化膜
のエッチングを停止させる時の酸化膜303の残りの膜
厚は、70nm〜30nm程度であることが望ましい。
【0032】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2〜図5は、後述する本発明の実施例によるエ
ッチング方法を説明する際に用いる高密度プラズマを発
生させることが可能なプラズマ処理装置を模式的に示す
概略図である。
【0033】図2は、ダイポールリング方式のプラズマ
エッチング装置を示す概略図である。このプラズマエッ
チング装置400はチャンバ420を有し、このチャン
バ420の側面には、ポール状の永久磁石からなるダイ
ポールリング402が設置されている。チャンバ420
の内部には静電チャック407もしくはクランプ等(図
示せず)で把持されたウエハ403が配置されており、
ダイポールリング402からの磁力線はこのウエハ面に
対して平行方向に生じている。この磁場によって、最大
に励起された高密度プラズマをチャンバ420内で容易
に発生させることができる。また、ウエハ面上での磁力
線の分布は面に対して均一ではなく、磁場によって偏っ
たプラズマ分布を緩和するようにウエハ面上で磁束密度
が変化している。
【0034】チャンバ420の上部には、チャンバ内に
ガスを供給するガス供給手段401が接続されている。
また、静電チャック407の下には下部電極404が配
置されており、下部電極404には高周波電源406が
接続されている。また、チャンバ420の下部には排気
手段405が接続されている。
【0035】図3は、TCPタイプのプラズマエッチン
グ装置を示す概略図である。このプラズマエッチング装
置400はチャンバ420を有し、チャンバ420の上
部は誘電プレートとなる石英天板409が設置されてい
る。石英天板409の上には蚊取り線香状に巻かれた誘
導結合コイルとなるTCP電極408が配置されてお
り、このTCP電極408には高周波電源406が接続
されている。これにより、TCP電極408には高周波
電源406からの13.56MHzのRFの高周波が印
加され、高密度プラズマを発生させることができるよう
になっている。
【0036】チャンバ420の内部には下部電極404
が配置されており、下部電極404には高周波電源40
6が接続されている。下部電極404の上にはウエハ4
03が載置されている。また、チャンバ420の側部に
は搬送手段410が設置されている。また、チャンバ4
20の下部にはガス供給手段401および排気手段40
5が接続されている。
【0037】図4は、RFバイアス印加型のECRプラ
ズマエッチング装置を示す概略図である。このプラズマ
エッチング装置400はチャンバ420を有し、このチ
ャンバ420の上部にはドーム状石英ベルジャ421が
設けられている。この石英ベルジャ421の側部にはリ
ング状の電磁石412が設置されている。石英ベルジャ
421の上部には導波管を介してマイクロ波発生手段4
11が接続されており、このマイクロ波発生手段411
はマグネトロンでマイクロ波を発生させるものである。
【0038】チャンバ420の内部には静電チャック4
07で把持されたウエハ403が配置されており、静電
チャック407の下には下部電極404が配置されてい
る。下部電極404には高周波電源406が接続されて
いる。また、チャンバ420の下部には排気手段405
が接続されている。
【0039】このプラズマエッチング装置では、マイク
ロ波発生手段411より発生させたマイクロ波が、導波
管、石英ベルジャを介してウエハ403に到達する構成
となっている。
【0040】図5は、ドーム型のICPプラズマエッチ
ング装置を示す概略図であり、図4と同一部分には同一
符号を付し、異なる部分についてのみ説明する。
【0041】ドーム状石英ベルジャ421の上部には、
チャンバ420内にガスを供給するガス供給手段401
が接続されている。また、ドーム状石英ベルジャ421
上には螺旋状に巻かれたコイル413が配置されてお
り、コイル413には高周波電源406が接続されてい
る。この高周波電源406によって印加することによ
り、ドーム状のコイルによりプラズマがチャンバ420
内に閉じ込められたようになり、容易に高密度プラズマ
を発生させることができる構成となっている。更に、高
周波電源406から基板バイアス450KHzを下部電
極404に印加することにより、入射イオンエネルギー
の独立制御が可能となる構成となっている。
【0042】図6〜図8は、本発明の第1の実施例によ
るエッチング方法を示す断面図である。
【0043】まず、図6に示すように、シリコン基板5
05の上に例えば減圧CVD(Chemical Vapor Depositi
on)法により厚さ100nm程度の窒化珪素膜(Si3
4 膜)504を形成する。次に、窒化珪素膜504の上
に常圧CVD法により厚さ700nm程度の層間絶縁膜と
しての酸化膜(SiO2 膜)503を形成する。この
後、酸化膜503の上にPoly-Si 501aを形成し、こ
のPoly-Si 上に図示せぬフォトレジスト膜を堆積する。
次に、このフォトレジスト膜をエキシマレーザステッパ
を用いて0.3μm 径にパターニングし、これをマスク
として該Poly-Si501aにホールを開孔する。次に、
このフォトレジスト膜を除去した後、Poly-Si 501a
の上に例えば減圧CVD法によりさらに厚さ300nmの
Poly-Si 501bを形成する。これにより、Poly-Si 5
01aの開孔径(0.3μm )よりさらに小径の開孔部
501cを有するエッチングマスク501を酸化膜50
3上に形成する。
【0044】この後、図7に示すように、エッチングマ
スク501をマスクとして、酸化膜503のエッチング
を開始し、この酸化膜503の下層に位置する窒化珪素
膜504が露出する前に酸化膜503のエッチングを停
止する。この際のエッチングには図2のダイポールリン
グ方式のプラズマエッチング装置を用い、エッチング条
件は以下の通りとする。
【0045】 (C48 系ステップ) エッチングガス(ガス流量):C48 (15sccm) CO(150sccm) Ar(300sccm) O2 (7sccm) 圧力 :4.0pa Rfパワー :1500watt ウエハ温度 :20℃ ダイポールリング回転数 :20rpm
【0046】引き続いて、図8に示すように、エッチン
グガスをC48 系ガスからCHF3 系ガスに切り替え
て残った酸化膜503とその下層の窒化珪素膜504を
エッチングする。これにより、酸化膜503及び窒化珪
素膜504にはコンタクトホール502が形成される。
なお、この際のエッチング条件は以下の通りとする。
【0047】 (CHF3 系ステップ) エッチングガス(ガス流量):CHF3 (30sccm) CO(170sccm) O2 (2sccm) 圧力 :4.0pa Rfパワー :1500watt ウエハ温度 :20℃ ダイポールリング回転数 :20rpm オーバーエッチング量 :30%
【0048】このエッチングを行った結果は、図8に示
す通り、従来の方法のような層間絶縁膜503と窒化珪
素膜504の界面でエッチストップやエッチングの遅れ
等が発生することがなかった。しかも、コンタクトホー
ル502の側壁部分がエッチングされることによるボー
イング形状等が生じることもなく、垂直な加工形状のコ
ンタクトホール502が開孔できることが確認された。
さらに、このエッチングでは下地のシリコン基板505
と高選択性を維持しているため、最小のシリコンの基板
掘れであった。
【0049】また、この後にコンタクトホール内に例え
ば減圧CVD法で400nm程度のPoly-Si を埋め込み、
エッチバックを行った結果も、得られたコンタクトホー
ル502がボーイング形状等になっていないため、前述
したようなプラグロス等が全く発生しなかった。しか
も、コンタクト抵抗の上昇やコンタクト形成の歩留まり
の低下等の不良も全く発生しなかった。したがって、上
記第1の実施例によれば、多層膜からなる層間絶縁膜を
連続で、しかも接続抵抗の信頼性が保証できる、良好な
コンタクトホールの開孔を実現することができる。
【0050】つまり、多層膜の絶縁膜からなる層間絶縁
膜に微細なコンタクトホールを開孔する工程において、
途中でアッシング工程や洗浄工程を入れることなく、チ
ャンバに生成した反応生成物が除去されてパーティクル
等が発生することもなく、ポリイミド等で製作されたチ
ャンバ内部の静電チャックにダメージを与えることもな
く、同一チャンバ内でガス条件を切り替えるだけで、層
間絶縁膜である酸化膜と窒化珪素膜を連続してエッチン
グすることにより、微細なコンタクトホールを加工する
ことができる。
【0051】次に、本発明の第2の実施例によるエッチ
ング方法について図6〜図8を参照しつつ説明する。な
お、第1の実施例と同一部分の説明は省略する。
【0052】図6に示すサンプルを用い、このサンプル
のエッチングには図3のTCPタイプのプラズマエッチ
ング装置を用い、エッチング条件は以下の通りとする。
【0053】 (C48 系ステップ) エッチングガス(ガス流量):C48 (40sccm) CO(150sccm) Ar(300sccm) O2 (0sccm) 圧力 :6.0pa TCPアンテナRfパワー :1500watt ウエハ温度 :20℃ Rfバイアス :100watt
【0054】次に、引き続いて、図8に示すように、エ
ッチングガスをC48 系ガスからCHF3 系ガスに切
り替えて残った酸化膜503とその下層の窒化珪素膜5
04をエッチングする。この際のエッチング条件は以下
の通りとする。
【0055】 (CHF3 系ステップ) エッチングガス(ガス流量):CHF3 (30sccm) CO(170sccm) O2 (2sccm) 圧力 :4.0pa TCPアンテナRfパワー :1500watt ウエハ温度 :20℃ Rfバイアス :100watt オーバーエッチング量 :30%
【0056】上記第2の実施例においても第1の実施例
と同様の効果を得ることができる。
【0057】次に、本発明の第3の実施例によるエッチ
ング方法について図6〜図8を参照しつつ説明する。な
お、第1の実施例と同一部分の説明は省略する。
【0058】図6に示すサンプルを用い、このサンプル
のエッチングには図4のECRプラズマエッチング装置
を用い、エッチング条件は以下の通りとする。
【0059】 (C48 系ステップ) エッチングガス(ガス流量):C48 (10sccm) CO(150sccm) Ar(200sccm) O2 (7sccm) 圧力 :4.0pa マイクロ波出力 :900watt ウエハ温度 :20℃ Rfバイアス :100watt
【0060】次に、引き続いて、図8に示すように、エ
ッチングガスをC48 系ガスからCHF3 系ガスに切
り替えて残った酸化膜503とその下層の窒化珪素膜5
04をエッチングする。この際のエッチング条件は以下
の通りとする。
【0061】 (CHF3 系ステップ) エッチングガス(ガス流量):CHF3 (20sccm) CO(160sccm) O2 (2sccm) 圧力 :3.0pa TCPアンテナRfパワー :1800watt ウエハ温度 :20℃ Rfバイアス :100watt オーバーエッチング量 :50%
【0062】上記第3の実施例においても第1の実施例
と同様の効果を得ることができる。
【0063】次に、本発明の第4の実施例によるエッチ
ング方法について図6〜図8を参照しつつ説明する。な
お、第1の実施例と同一部分の説明は省略する。
【0064】図6に示すサンプルを用い、このサンプル
のエッチングには図5のICPタイプのプラズマエッチ
ング装置を用い、エッチング条件は以下の通りとする。
【0065】 (C48 系ステップ) エッチングガス(ガス流量):C48 (20sccm) CO(150sccm) Ar(300sccm) O2 (2sccm) 圧力 :5.0pa ICP出力 :900watt ウエハ温度 :20℃ Rfバイアス :150watt
【0066】次に、引き続いて、図8に示すように、エ
ッチングガスをC8 系ガスからCHF3 系ガスに
切り替えて残った酸化膜503とその下層の窒化珪素膜
504をエッチングする。この際のエッチング条件は以
下の通りとする。
【0067】 (CHF3 系ステップ) エッチングガス(ガス流量):CHF3 (30sccm) CO(170sccm) O2 (2sccm) 圧力 :4.0pa TCPアンテナRfパワー :1500watt ウエハ温度 :20℃ Rfバイアス :100watt オーバーエッチング量 :30%
【0068】上記第4の実施例においても第1の実施例
と同様の効果を得ることができる。
【0069】以上の様に、本発明を4つの実施例を挙げ
て説明しているが、本発明は上述した実施例に限定され
るものではなく、プラズマ源、装置構成、サンプル構
造、エッチングガス等のプロセス条件は、本発明の主旨
を逸脱しない範囲で適宜選択することも可能である。
【0070】尚、本発明は、例えば、DRAMにおける
ワードラインとビットラインとの間にコンタクトホール
を形成する際の層間膜のエッチングに使用することがで
きる。すなわち、コンタクトホールとワード・ビットラ
イン間の耐圧を稼ぐために、キャパシタの下にSiN層
を形成することがある。よって、このコンタクトホール
を開孔するには、酸化膜とSiN層を積層した多層膜を
エッチングする必要がある。このような多層膜を同時に
エッチングする場合に本発明を適用することが望まし
い。
【0071】
【発明の効果】以上説明したように本発明によれば、反
応生成物の除去工程と洗浄工程を省いても、上層と下層
を積層した層間膜にコンタクトホールを形成できるエッ
チング方法を提供することができる。特に、反応生成物
の除去工程と洗浄工程を省いても、酸化膜と窒化珪素膜
を積層した層間膜にコンタクトホールを形成できるエッ
チング方法を提供することができる。
【図面の簡単な説明】
【図1】図1(a),(b)は、本発明の実施の形態に
よるエッチング方法を示す断面図である。
【図2】ダイポールリング方式のプラズマエッチング装
置を示す概略図である。
【図3】TCPタイプのプラズマエッチング装置を示す
概略図である。
【図4】RFバイアス印加型のECRプラズマエッチン
グ装置を示す概略図である。
【図5】ドーム型のICPプラズマエッチング装置を示
す概略図である。
【図6】本発明の第1〜第4の実施例によるエッチング
方法を説明するためのサンプルを示す断面図である。
【図7】本発明の第1〜第4の実施例によるエッチング
方法を示すものであり、図6の次の工程を示す断面図で
ある。
【図8】本発明の第1〜第4の実施例によるエッチング
方法を示すものであり、図7の次の工程を示す断面図で
ある。
【図9】従来のエッチング方法の問題点を説明するため
のCOB構造のDRAMを模式的に示す断面図である。
【図10】従来のエッチング方法によって層間膜をエッ
チングした際に、コンタクトホールの形状がボーイング
形状となることを示す断面図である。
【図11】図10に示すコンタクトホールに充填材を埋
め込んだ時に、このコンタクトホール内にす状の空間が
発生することを示す断面図である。
【図12】図11に示す充填材をエッチバックした際
に、コンタクトホールの底部のシリコン基板がエッチン
グされることを示す断面図である。
【図13】酸化膜と窒化珪素膜からなる積層膜をエッチ
ングした際の酸化膜のオーバーエッチ量と窒化珪素膜
(SiN)のエッチレートとの関係を示すグラフであ
る。
【図14】図14(a)〜(c)は、C48 系ガスで
酸化膜のエッチングを行い、引き続きCHF3 系ガスで
窒化珪素膜をエッチングするときに、C48 系ガスで
の酸化膜のオーバーエッチング量に比例して該酸化膜の
下層に位置する窒化珪素膜のCHF3 系ガスでのエッチ
ングレートが低下し、該オーバーエッチング量がさらに
増えると窒化珪素膜のエッチストップが発生するという
現象を模式的に説明するための断面図である。
【符号の説明】
101…キャパシタ部、101a…絶縁膜、102…窒
化珪素膜(絶縁膜)、103…酸化膜(層間膜)、10
4…窒化珪素膜(絶縁膜)、105…ワード線、106
…ビット線、107…シリコン基板、108…コンタク
トホール、201…エッチングマスク、202…コンタ
クトホール、203…酸化膜(層間膜)、204…窒化
珪素膜(絶縁膜)、205…シリコン基板、206…す
状の空間、207…ホール内充填材、301…エッチン
グマスク、302…コンタクトホール、303…酸化膜
(層間膜)、304…窒化珪素膜(絶縁膜)、305…
シリコン基板、306,306a…C48 系ガス(C
F系イオン)、306b…CHF3 系ガス、307…反
応生成物、400…プラズマエッチング装置、401…
ガス供給手段、402…ダイポールリング、403…ウ
エハ、404…下部電極、405…排気手段、406…
高周波電源、407…静電チャック、408…TCP電
極、409…石英天板、410…搬送手段、411…マ
イクロ波発生手段、412…電磁石、413…コイル、
420…チャンバ、421…ドーム状石英ベルジャ、5
01…エッチングマスク、501a,501b…Poly-S
i 、501c…開孔部、502…コンタクトホール、5
03…酸化膜(層間膜)、504…窒化珪素膜(絶縁
膜)、505…シリコン基板。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも2層を有する積層膜をエッチ
    ングする方法であって、 第1のエッチングガスで上層のエッチングを開始し、下
    層が露出する前に該上層のエッチングを停止する工程
    と、 第2のエッチングガスで残った上層と該下層をエッチン
    グする工程と、 を具備することを特徴とするエッチング方法。
  2. 【請求項2】 上記第1のエッチングガスによる工程と
    上記第2のエッチングガスによる工程は、同一チャンバ
    内で連続して行われることを特徴とする請求項1記載の
    エッチング方法。
  3. 【請求項3】 上記積層膜にシリコン酸化膜と窒化珪素
    膜を含むことを特徴とする請求項1又は2記載のエッチ
    ング方法。
  4. 【請求項4】 上記第1のエッチングガスがC48
    ガスであり、上記第2のエッチングガスがCHF3 系ガ
    スであることを特徴とする請求項1〜3のうちのいずれ
    か1項記載のエッチング方法。
  5. 【請求項5】 窒化珪素膜とその上に形成された酸化膜
    からなる積層膜をエッチングする方法であって、 C48 系ガスで該酸化膜のエッチングを開始し、該窒
    化珪素膜が露出する前に該C48 系ガスでのエッチン
    グを停止する工程と、 エッチングガスをC48 系ガスからCHF3 系ガスに
    切り替えて残った酸化膜と該窒化珪素膜をエッチングす
    る工程と、 を具備することを特徴とするエッチング方法。
JP10113566A 1998-04-23 1998-04-23 エッチング方法 Pending JPH11307512A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10113566A JPH11307512A (ja) 1998-04-23 1998-04-23 エッチング方法
TW088104728A TW408392B (en) 1998-04-23 1999-03-25 Etching method
US09/291,017 US6204193B1 (en) 1998-04-23 1999-04-14 Method for etching
KR1019990014348A KR100593769B1 (ko) 1998-04-23 1999-04-22 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10113566A JPH11307512A (ja) 1998-04-23 1998-04-23 エッチング方法

Publications (1)

Publication Number Publication Date
JPH11307512A true JPH11307512A (ja) 1999-11-05

Family

ID=14615516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10113566A Pending JPH11307512A (ja) 1998-04-23 1998-04-23 エッチング方法

Country Status (4)

Country Link
US (1) US6204193B1 (ja)
JP (1) JPH11307512A (ja)
KR (1) KR100593769B1 (ja)
TW (1) TW408392B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460238B1 (ko) * 2001-04-23 2004-12-08 닛본 덴끼 가부시끼가이샤 질화 실리콘막의 제거 방법
WO2005076336A1 (ja) * 2004-02-09 2005-08-18 Tadahiro Ohmi 半導体装置の製造方法および絶縁膜のエッチング方法
KR100527530B1 (ko) * 2002-10-08 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US7615256B2 (en) 2004-09-27 2009-11-10 Atotech Deutschland Gmbh Fluidized bed process for mixing and transfer of powders to conductive substrates
US8449785B2 (en) 2009-03-05 2013-05-28 Tokyo Electron Limited Substrate processing method
JPWO2022234805A1 (ja) * 2021-05-06 2022-11-10

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2007096214A (ja) * 2005-09-30 2007-04-12 Elpida Memory Inc 半導体装置の製造方法
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US9396961B2 (en) * 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650313B2 (ja) * 1988-05-06 1997-09-03 松下電器産業株式会社 ドライエッチング方法
JP3033104B2 (ja) * 1989-11-17 2000-04-17 ソニー株式会社 エッチング方法
JP2874263B2 (ja) * 1990-03-26 1999-03-24 ソニー株式会社 シリコン化合物系からなる被エッチング膜のエッチング方法
JPH0485928A (ja) * 1990-07-30 1992-03-18 Sony Corp ドライエッチング方法
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
JP3253833B2 (ja) * 1995-10-05 2002-02-04 シャープ株式会社 画像処理装置
US5869403A (en) * 1997-03-14 1999-02-09 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a semiconductor substrate
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
JPH11219934A (ja) * 1998-01-30 1999-08-10 Sharp Corp 半導体装置の製造方法
US6025255A (en) * 1998-06-25 2000-02-15 Vanguard International Semiconductor Corporation Two-step etching process for forming self-aligned contacts

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460238B1 (ko) * 2001-04-23 2004-12-08 닛본 덴끼 가부시끼가이샤 질화 실리콘막의 제거 방법
KR100527530B1 (ko) * 2002-10-08 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
WO2005076336A1 (ja) * 2004-02-09 2005-08-18 Tadahiro Ohmi 半導体装置の製造方法および絶縁膜のエッチング方法
US7528074B2 (en) 2004-02-09 2009-05-05 Foundation For Advancement Of International Science Method of manufacturing a semiconductor device and method of etching an insulating film
US7615256B2 (en) 2004-09-27 2009-11-10 Atotech Deutschland Gmbh Fluidized bed process for mixing and transfer of powders to conductive substrates
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US8449785B2 (en) 2009-03-05 2013-05-28 Tokyo Electron Limited Substrate processing method
JPWO2022234805A1 (ja) * 2021-05-06 2022-11-10
WO2022234805A1 (ja) * 2021-05-06 2022-11-10 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Also Published As

Publication number Publication date
KR19990083388A (ko) 1999-11-25
TW408392B (en) 2000-10-11
KR100593769B1 (ko) 2006-06-28
US6204193B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JP3252518B2 (ja) ドライエッチング方法
JP3259380B2 (ja) 半導体装置の製造方法
US5843846A (en) Etch process to produce rounded top corners for sub-micron silicon trench applications
JPH0950986A (ja) 接続孔の形成方法
JPH07183194A (ja) 多層レジストパターン形成方法
JP2002124568A (ja) デュアルダマシン構造のエッチング方法
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
JPH11307512A (ja) エッチング方法
KR100563610B1 (ko) 반도체소자의제조방법
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
JP3862035B2 (ja) 半導体装置およびその製造方法
JP2996159B2 (ja) ドライエッチング方法
JPH1126578A (ja) 微細接続孔の形成方法
JPH10189727A (ja) 半導体装置の製造方法
JP4577328B2 (ja) 半導体装置の製造方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JPH08306659A (ja) 誘導結合プラズマ処理装置および誘導結合プラズマ処理方法
WO2002049089A1 (fr) Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur
JP3883247B2 (ja) 半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JPH10256368A (ja) 半導体装置の製造方法
JPH1065003A (ja) 微細接続孔の形成方法
JPH05217965A (ja) 半導体装置の製造方法
JPH10256260A (ja) 高融点金属系材料層を有するゲート電極の形成方法、及び高融点金属系材料層を有するゲート電極を備えた半導体装置の製造方法