JP3883247B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3883247B2 JP3883247B2 JP06834197A JP6834197A JP3883247B2 JP 3883247 B2 JP3883247 B2 JP 3883247B2 JP 06834197 A JP06834197 A JP 06834197A JP 6834197 A JP6834197 A JP 6834197A JP 3883247 B2 JP3883247 B2 JP 3883247B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- contact hole
- frequency power
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高密度がますます進んできており、その中で、エッチング工程の加工精度に対する要求も微細化と共に厳しくなってきている。特にゲート電極の加工寸法は、ＭＯＳトランジスタの特性に直接影響を与えるだけでなく、半導体集積回路装置全体の特性をも大きく支配するものである。マイクロプロセッサーやメモリーをはじめとするこうした半導体集積回路装置においては、その表面上の広い領域に孤立して配置されるゲート電極（疎なパターン）と、同一幅の多くのゲート電極が微小間隔で配列されるパターン（密なパターン）とが同一半導体基板上に形成されるのが一般的である。従って、このような半導体集積回路装置を製造する場合には、疎なパターンと密なパターンとを、同時に精度良く加工する必要がある。
【０００３】
また、半導体集積回路においては、集積度を向上させるためにますます多層配線化が進んでいる。このため、シリコン基板と配線との間に形成されるコンタクトホールや、配線と配線とを結ぶために形成されるコンタクトホールの加工精度もますます厳しくなってきている。半導体集積回路においては、大口径のコンタクトホールと小口径のコンタクトホールとが同一半導体基板上に共存しているのが一般的である。絶縁膜に両者を開口するときのエッチング速度が異なる場合には、エッチング速度が遅い方のコンタクトホールにエッチング時間を揃える必要があるため、エッチング速度の速い方は下地に対してオーバーエッチングがかかり過ぎる。そして、絶縁膜と下地の膜とのエッチング速度選択比が十分でない場合には、オーバーエッチングがかかり過ぎた方のコンタクトホールが下地の膜を突き破るといった問題が生じてしまう。このため、ゲート電極の加工と同様に、大口径のコンタクトホールと小口径のコンタクトホールをできる限り近いエッチング速度で加工することが求められている。
【０００４】
以下に、ゲート電極パターンの配置に疎密がある場合に適用される従来のエッチング方法について説明する。図１２は従来のゲート電極パターンのエッチング方法を説明するための半導体装置の製造工程の一部を示す断面図である。図１２に示すように、まず、シリコン基板１２１の主面上に、ゲート酸化膜として熱酸化膜１２２を形成する。次いで、熱酸化膜１２２の上に、ゲート電極としてポリシリコン膜１２３を形成する。次いで、ポリシリコン膜１２３の上に、孤立したホトレジストパターン１２４と密なホトレジストパターン（ラインアンドスペースパターン）１２５を形成する。次いで、図１２（ｂ）に示すように、ＲＩＥ（反応性イオンエッチング）装置により、塩素系ガス及びＯ2 ガスの混合ガスを用いてドライエッチングを行い、ポリシリコン膜１２３のパターン（孤立したポリシリコン膜１２６、密なポリシリコン膜１２７）を形成する。この場合、例えば図１３に示すようなＲＩＥ型のエッチング装置が用いられる。
【０００５】
図１３に示すように、チャンバー１３１の底板の上には下部電極１３２が設けられており、この下部電極１３２は高周波電源１３５に接続されている。この場合、下部電極１３２はウエハー（半導体基板）を配置するための固定台としても用いられる。チャンバー１３１の天板は上部電極１３４となっており、この上部電極１３４は接地されている。以上のように構成されたエッチング装置の下部電極１３２の上に、被エッチング膜が形成されたシリコン基板１３３を配置し、下部電極１３２に高周波電力を印加する。そして、下部電極１３２に印加する高周波電力を制御することにより、エッチング速度、選択比、エッチング形状、寸法シフト量等のすべてが同時に制御される。
【０００６】
【発明が解決しようとする課題】
しかし、上記のような従来の半導体装置の製造方法において、例えば高周波電力：４００Ｗ、ガス圧：１５０ｍＴｏｒｒ、Ｃｌ2 ガスの流量：６０ｓｃｃｍ、Ｏ2 ガスの流量：２ｓｃｃｍでエッチングを行い、終点検出後に、エッチング残渣防止のために３０％のオーバーエッチを行ったところ、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６の寸法シフト量は＋０．０８μｍであるのに対し、密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７の寸法シフト量は＋０．０１μｍであった。ここで、寸法シフト量とは、『リソグラフィー仕上がり寸法』から『エッチング後の寸法』を差し引いた量のことである。このように、従来の半導体装置の製造方法においては、ホトレジストパターン１２４及び１２５の寸法が同一であっても、孤立したポリシリコン膜１２６の方が密なポリシリコン膜１２７よりもかなり太く仕上がり、ＭＯＳトランジスタの特性がゲート電極パターン上の配列によって異なってしまうという問題があった。
【０００７】
また、エッチング速度についても、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６のエッチング速度は２００ｎｍ／分であるのに対し、密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７の寸法シフト量は１５０ｎｍ／分であった。エッチング時間は、常にエッチング速度の遅い密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７に合わせるため、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６に対してオーバーエッチが２０％以上多くかかるという問題もあった。
【０００８】
ＲＩＥ型のエッチング装置においては、下部電極１３２に高周波電力を印加することにより、寸法シフト量、エッチング速度、選択比、エッチング形状等のすべてが同時に制御されるため、これらをある程度独立して制御することによって上記のような複数の問題を個別に解決することはできない。
【０００９】
本発明は、従来技術における前記課題を解決するためになされたものであり、孤立パターンと密なラインアンドスペースパターンなどセパレーション幅の異なる場合や、大口径と小口径のコンタクトホールなど寸法の異なる場合のエッチングにおいて、仕上がり寸法及びエッチング速度を制御することの可能な半導体装置の製造方法を提供することを目的とする。
【００１０】
【問題点を解決するための手段】
前記目的を達成するため、本発明に係る半導体装置の製造方法は、ホトレジストのパターンをその上に有するシリコン酸化膜が形成された半導体基板をチャンバー内に配置し、前記チャンバー内にエッチングガスを流した状態で、高周波電力を少なくとも２箇所から前記チャンバー内に供給することによりプラズマ化した前記エッチングガスを用いて、前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成する工程を備えた半導体装置の製造方法であって、前記少なくとも２箇所から供給した高周波電力の１つを前記半導体基板を配置する台に供給すると共にその高周波電力を変化させることにより、前記プラズマ中の自己バイアス電圧を変化させて、前記大口径及び小口径のコンタクトホールの底面に向かう方向のエッチング速度の差が小さくなるように前記高周波電力の出力比を制御して１つに設定し、前記設定した出力比を用いて前記ホトレジストをマスクとして前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成することを特徴とする。この半導体装置の製造方法によれば、大口径のコンタクトホールパターンのエッチング速度と小口径のコンタクトホールパターンのエッチング速度との差を、小さくすることができる。その結果、良好な状態で口径の異なるコンタクトホールパターンを同時に形成することができる。
【００１１】
また、前記本発明の半導体装置の第１の製造方法においては、誘導結合型エッチング装置、ＥＣＲ（Electron cyclotron resonance）型エッチング装置、ヘリコン型エッチング装置及びトライオード型エッチング装置のうちの１つを用いて、高周波電力をチャンバー内に供給するのが好ましい。
【００１６】
【発明の実施の形態】
以下、実施の形態を用いて本発明をさらに具体的に説明する。
〈第１の実施の形態〉
図１は本発明の第１の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【００１７】
図１（ａ）に示すように、まず、シリコン基板１１を酸素又は水蒸気の雰囲気中で高温（１０００℃程度）で熱処理することにより、その主面上にゲート酸化膜として膜厚９ｎｍの熱酸化膜１２を形成する。次いで、熱酸化膜１２の上に、減圧ＣＶＤ法によりゲート電極として膜厚２５０ｎｍのポリシリコン膜１３を形成する。ここで、ポリシリコン膜１３のＰ濃度は７×１０20ｃｍ-3である。次いで、ポリシリコン膜１３の上に膜厚１．０μｍのホトレジストを塗布し、リソグラフィーによって孤立パターンのホトレジスト膜１４と密な（ラインアンドスペース）パターンのホトレジスト膜１５とを形成する。この場合、パターン寸法は０．４μｍであり、密な（ラインアンドスペース）パターンのライン幅とスペース幅との比は１：１である。
【００１８】
次に、図１（ｂ）に示すように、ポリシリコン膜１３に対して、孤立パターンのホトレジスト膜１４と密な（ラインアンドスペース）パターンのホトレジスト膜１５とをマスクとしてＣｌ2 ガス及びＯ2 ガスを用いたドライエッチングを施すことにより、ポリシリコン膜１３のパターン形成を行う。これにより、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７とが形成される。
【００１９】
図２に、このとき用いられる『誘導結合型』のエッチング装置の断面構造を示す。図２に示すように、チャンバー２１の底板の上には下部電極２２が設けられており、この下部電極２２には高周波電源２６が接続されている。この場合、下部電極２２はウエハー（半導体基板）２３を配置するための固定台としても用いられる。チャンバー２１の天板２４の上には、スパイラル状のアンテナ２５が設けられており、このスパイラル状アンテナ２５の一端は接地され、他端には高周波電源２７が接続されている。エッチングを行う場合、スパイラル状アンテナ２５にはソースパワーとして１３．５６ＭＨｚの高周波電力が供給され、下部電極２２にはバイアスパワーとして１３．５６ＭＨｚの高周波電力が供給される。そして、ソースパワーとバイアスパワーとの比を変化させることにより、最適なエッチング条件が設定される。
【００２０】
Ｃｌ2 ガスの流量を６０ｓｃｃｍ、Ｏ2 ガスの流量を２ｓｃｃｍ、ガス圧を１０ｍＴｏｒｒとし、プラズマの発光によって終点を検出した後、エッチング残渣防止のために３０％のオーバーエッチングを行うという条件で、エッチングの実験を行った。その結果を図３、図４に示す。図３に示すように、ソースパワーを一定値（３００Ｗ）に保持した状態で、バイアスパワーを下げると、エッチング速度が減少するが、孤立パターンのポリシリコン膜１６のエッチング速度の減少の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の減少よりも大きく、両者のエッチング速度は互いに近づく。また、図４に示すように、バイアスパワーを下げると、孤立パターンのポリシリコン膜１６のパターン寸法も、密な（ラインアンドスペース）パターンのポリシリコン膜１７のパターン寸法も小さくなり、両者共に細くなる。この場合、孤立パターンのポリシリコン膜１６の寸法シフトの変化量の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７の寸法シフトの変化量より大きく、両者のパターン寸法シフト量は互いに近づいていく。このように、ソースパワーが一定のとき、エッチング速度の差及び寸法シフト量の差がバイアスパワーに依存するため、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の差及び寸法シフト量の差を、バイアスパワーを制御することによって小さくすることができる。その結果、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７のようなセパレーション幅の異なるパターンを良好な状態で同時に形成することができる。
【００２１】
図３あるいは図４に示された特性に対応する現象は、次のように説明される。図５に示すように、バイアスパワーを上げると、高周波電力によるエッチングガスのプラズマ中で生じる自己バイアス電圧が上昇する。このとき、図３に示すように、孤立パターンのポリシリコン膜１６のエッチング速度も、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度も増加し、その結果、反応生成物であるＳｉＣｌx （ｘ：１〜４の定数）の生成量が多くなる。ＳｉＣｌx は堆積性のガスであるため、生成量が多くなるほどポリシリコン膜１６及び１７の側壁に堆積物として付着し、エッチング後のパターン寸法が大きくなる。このように、バイアスパワーを上昇させると、孤立パターンのポリシリコン膜１６も、密な（ラインアンドスペース）パターンのポリシリコン膜１７もエッチング後のパターン寸法が大きくなると考えられる。
【００２２】
しかし、バイアスパワーの上昇に伴ってプラズマ中の自己バイアス電圧が上昇するため、密な（ラインアンドスペース）パターンのホトレジスト１５はますます正にチャージアップしていく。このため、バイアスパワーを上げても、塩素イオンはこのチャージアップした密な（ラインアンドスペース）パターンのホトレジスト１５に捕獲され、密な（ラインアンドスペース）パターンのポリシリコン膜１７まで達しにくくなる。従って、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の上昇は、孤立パターンのポリシリコン膜１６のエッチング速度の上昇に比べて小さくなる。このとき、孤立パターンのポリシリコン膜１６の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７よりもエッチング速度が速くなるため、反応生成物であるＳｉＣｌx （ｘ：１〜４の定数）の生成量が多くなり、孤立パターンのポリシリコン膜１６の側壁に堆積するため、エッチング後のパターン寸法が大きくなる。
【００２３】
〈第２の実施の形態〉
図６は本発明の第２の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【００２４】
図６（ａ）に示すように、まず、シリコン基板６１の主面上に、常圧ＣＶＤ法により層間絶縁膜として膜厚１０００ｎｍのＢＰＳＧシリコン酸化膜６２を形成する。次いで、ＢＰＳＧシリコン酸化膜６２の上に膜厚１．０μｍのホトレジストを塗布し、リソグラフィーによって２．０μｍ径のコンタクトホールレジストパターン６３と０．４μｍ径のコンタクトホールレジストパターン６４とを形成する。
【００２５】
次に、ＢＰＳＧシリコン酸化膜６２に対して、コンタクトホールレジストパターン６３、６４を形成した後のホトレジストをマスクとしてＣ2 Ｆ6 ガスを用いたドライエッチングを施すことにより、ＢＰＳＧシリコン酸化膜６２に２．０μｍ径のコンタクトホールＢＰＳＧパターン６５と０．４μｍ径のコンタクトホールＢＰＳＧパターン６６とを形成する（図６（ｂ）又は（Ｃ））。
【００２６】
図７に、このとき用いられる誘導結合型のエッチング装置の断面構造を示す。図７に示すように、チャンバー７１の底板の上には下部電極７２が設けられており、この下部電極７２には高周波電源７６に接続されている。この場合、下部電極７２はウエハー（半導体基板）７３を配置するための固定台としても用いられる。チャンバー７１の天板は上部電極７４となっており、この上部電極７４は接地されている。チャンバー７１の側壁の外周にはコイル状のアンテナ７５が設けられており、このコイル状アンテナ７５には高周波電源７７が接続されている。エッチングを行う場合、コイル状アンテナ７５にはソースパワーとして２ＭＨｚの高周波電力が印加され、下部電極７２にはバイアスパワーとして１．８ＭＨｚの高周波電力が印加される。そして、ソースパワーとバイアスパワーとの比を変化させることにより、口径の異なるコンタクトホールのパターン形成に最適なエッチング条件が設定される。
【００２７】
Ｃ2 Ｆ6 ガスの流量を６０ｓｃｃｍ、ガス圧を５ｍＴｏｒｒとし、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５に対して、エッチング時間で３０％のオーバーエッチングを行うという条件で、エッチングの実験を行った。その結果を図６（ｂ）、（ｃ）及び図８に示す。
【００２８】
ソースパワーが２０００Ｗ、バイアスパワーが１７００Ｗの場合には、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６はボトム（シリコン基板６１の上面）まで開口しないのに対し、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５はボトムまで完全に開口し、シリコン基板６１の表面も一部削られた状態となった（図６（ｂ））。一方、ソースパワーが２０００Ｗ、バイアスパワーが７００Ｗの場合には、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５も、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６もボトムまで完全に開口した状態となった（図６（ｃ））。
【００２９】
図８に示すように、ソースパワーを一定値（２０００Ｗ）に保持した状態で、バイアスパワーを下げると、エッチング速度が減少するが、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度の減少の方が、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度の減少よりも大きく、両者のエッチング速度は互いに近づいていく（エッチング速度の差は小さくなる）。このように、ソースパワーが一定のとき、エッチング速度の差がバイアスパワーに依存するため、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度と０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度との差を、バイアスパワーを制御することによって小さくすることができる。その結果、図６（ａ）のように良好な状態で口径の異なるコンタクトホールＢＰＳＧパターンを同時に形成することができる。
【００３０】
このエッチング速度のバイアスパワー依存性に対応する現象は、次のように説明される。すなわち、バイアスパワーを上げると、高周波電力によるエッチングガスのプラズマ中で生じる自己バイアス電圧が上昇する。このとき、図８に示すように、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度も、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度も増加する。
【００３１】
しかし、バイアスパワーの上昇に伴ってプラズマ中の自己バイアス電圧が上昇するため、０．４μｍ径のコンタクトホールレジストパターン６４が形成された部分のホトレジストはますます正にチャージアップしていく。このため、バイアスパワーを上げても、フッ素系イオンはこのチャージアップしたホトレジストに捕獲され、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６まで達しにくくなる。一方、２．０μｍ径のコンタクトホールレジストパターン６３は口径が大きいため、チャージアップしてもフッ素系イオンの入射が阻害されることは少ない。従って、バイアスパワーを大きくすると、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度の方が、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度よりも大きくなり、図６（ｂ）のような状態でエッチングされてしまう。
【００３２】
尚、上記第１及び第２の実施の形態においては、誘導結合型のエッチング装置を用いた場合を例に挙げて説明したが、必ずしもこの方式のエッチング装置を用いた場合に限定されるものではない。要するに、少なくともソースパワーとバイアスパワーの供給源となる２種の電極を有するものであれば、所期の目的を達成することができる。例えば、ＥＣＲ(Electron cycrotron resonance)型のエッチング装置（図９）、ヘリコン型のエッチング装置（図１０）、トライオード型のエッチング装置（図１１）のような２つ以上の高周波電力供給源を有する反応性イオンエッチング装置を用いることができる。以下に、これらのエッチング装置について説明する。
【００３３】
まず、図９に示すＥＣＲ型のエッチング装置について説明する。図９に示すように、チャンバー９１の底板の上には下部電極９２が設けられており、この下部電極９２には高周波電源９６に接続されている。この場合、下部電極９２はウエハー（半導体基板）９３を設置するための固定台としても用いられる。チャンバー９１の天板には、ベルジャー９７を介して導波管９５が接続されており、この導波管９５を通してチャンバー９１内にマイクロ波が供給される。ベルジャー９７の周りとチャンバー９１の側壁の周りには、それぞれ磁石９４が配置されている。そして、チャンバー９１内に供給されたマイクロ波がチャンバー９１内の磁場によって共鳴し、これによりプラズマが生成される。エッチングは、このプラズマによって行われる。この場合、下部電極９２にも高周波電源９６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３４】
次に、図１０に示すヘリコン型のエッチング装置について説明する。図１０に示すように、チャンバー１０１の底板の上には下部電極１０２が設けられており、この下部電極１０２には高周波電源１０６に接続されている。この場合、下部電極１０２はウエハー（半導体基板）１０３を設置するための固定台としても用いられる。チャンバー１０１の天板にはベルジャー１０７が設けられており、このベルジャー１０７にはアンテナ１０５が取り付けられている。アンテナ１０５には、マッチングボックス１０８を介して高周波電源１０９が接続されている。ベルジャー１０７の周りとチャンバー１０１の側壁の周りには、それぞれ磁石１０４が配置されている。そして、アンテナ１０５からチャンバー１０１内に供給されたヘリコン波がチャンバー１０１内でランダウ減衰しながら、プラズマが生成される。エッチングは、このプラズマによって行われる。この場合、下部電極１０２にも高周波電源１０６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３５】
次に、図１１に示すトライオード型のエッチング装置について説明する。図１１に示すように、チャンバー１１１の底板の上には下部電極１１２が設けられており、この下部電極１１２には高周波電源１１６に接続されている。この場合、下部電極１１２はウエハー（半導体基板）１１３を設置するための固定台としても用いられる。チャンバー１１１の天板は上部電極１１４となっており、この上部電極１１４は接地されている。チャンバー１１１の側壁には側壁電極１１５が設けられており、この側壁電極１１５には高周波電源１１７が接続されている。そして、側壁電極１１５に接続された高周波電源１１７によってチャンバー１１１内でプラズマが生成され、このプラズマによってエッチングが行われる。この場合、下部電極１１２にも高周波電源１１６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３６】
また、上記第１及び第２の実施の形態においては、ポリシリコン膜とＢＰＳＧシリコン酸化膜のエッチング工程を例に挙げて説明したが、必ずしもこれらの膜をエッチングする場合に限定されるものではない。例えば、アルミニウム膜、アルミニウム合金膜、ポリサイド膜、シリサイド膜、シリコン窒化膜、シリコン酸化膜等の他の被エッチング膜の場合にも、上記したエッチング現象の機構を考慮してエッチングすることにより、同様の効果が得られる。
【００３７】
また、上記第１及び第２の実施の形態においては、高周波電力を２箇所から供給しているが、必ずしもこの構成に限定されるものではなく、高周波電力を３箇所以上から供給するようにしてもよい。
【００３８】
また、上記第１及び第２の実施の形態においては、高周波出力を少なくとも２箇所からチャンバー内に供給し、その出力比を変化させることにより、プラズマ中の自己バイアス電圧を変化させて、被加工膜の加工寸法又は加工速度を制御するようにしているが、必ずしもこの構成に限定されるものではない。プラズマ中の自己バイアス電圧を変化させることのできる構成であれば、例えば、ガス圧力を低圧化させてもよい。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、孤立パターンと密な（ラインアンドスペース）パターンのエッチング速度の差及び寸法シフト量の差を、小さくすることができる。その結果、孤立パターンと密な（ラインアンドスペース）パターンのようなセパレーション幅の異なるパターンを良好な状態で同時に形成することができる。また、大口径のコンタクトホールパターンのエッチング速度と小口径のコンタクトホールパターンのエッチング速度との差を、小さくすることができる。その結果、良好な状態で口径の異なるコンタクトホールパターンを同時に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【図２】本発明の第１の実施の形態における半導体装置の製造方法で用いたエッチング装置を示す断面図である。
【図３】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーとエッチング速度との関係を示す図である。
【図４】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーと寸法シフト量との関係を示す図である。
【図５】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーと自己バイアス電圧との関係を示す図である。
【図６】本発明の第２の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【図７】本発明の第２の実施の形態における半導体装置の製造方法で用いたエッチング装置を示す断面図である。
【図８】本発明の第２の実施の形態のエッチング装置を用いた場合のバイアスパワーとエッチング速度との関係を示す図である。
【図９】本発明で使用されるエッチング装置の他の例（ＥＣＲ型）を示す断面図である。
【図１０】本発明で使用されるエッチング装置のさらに他の例（ヘリコン型）を示す断面図である。
【図１１】本発明で使用されるエッチング装置のさらに他の例（トライオード型）を示す断面図である。
【図１２】従来技術における半導体装置の製造方法の一部を示す工程断面図である。
【図１３】従来技術の半導体装置の製造方法に使用されるエッチング装置を示す断面図である。
【符号の説明】
１１、６１ シリコン基板
１２ 熱酸化膜
１３ ポリシリコン膜
１４ 孤立パターンのホトレジスト膜
１５ 密な（ラインアンドスペース）パターンのホトレジスト膜
１６ 孤立パターンのポリシリコン膜
１７ 密な（ラインアンドスペース）パターンのポリシリコン膜
２１、７１、９１、１０１、１１１ チャンバー
２２、７２、９２、１０２、１１２ 下部電極
２３、７３、９３、１０３、１１３ ウエハー（半導体基板）
２４ 天板
２５ スパイダル状アンテナ
２６、２７、７６、７７、９６、１０６、１１６、１１７ 高周波電源
６２ ＢＰＳＧシリコン酸化膜
６３ ２．０μｍ径のコンタクトホールレジストパターン
６４ ０．４μｍ径のコンタクトホールレジストパターン
６５ ２．０μｍ径のコンタクトホールＢＰＳＧパターン
６６ ０．４μｍ径のコンタクトホールＢＰＳＧパターン
７４、１１４ 上部電極
７５ コイル状アンテナ
９４ 磁石
９５ 導波管
１０５ アンテナ
１１５ 側壁電極
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高密度がますます進んできており、その中で、エッチング工程の加工精度に対する要求も微細化と共に厳しくなってきている。特にゲート電極の加工寸法は、ＭＯＳトランジスタの特性に直接影響を与えるだけでなく、半導体集積回路装置全体の特性をも大きく支配するものである。マイクロプロセッサーやメモリーをはじめとするこうした半導体集積回路装置においては、その表面上の広い領域に孤立して配置されるゲート電極（疎なパターン）と、同一幅の多くのゲート電極が微小間隔で配列されるパターン（密なパターン）とが同一半導体基板上に形成されるのが一般的である。従って、このような半導体集積回路装置を製造する場合には、疎なパターンと密なパターンとを、同時に精度良く加工する必要がある。
【０００３】
また、半導体集積回路においては、集積度を向上させるためにますます多層配線化が進んでいる。このため、シリコン基板と配線との間に形成されるコンタクトホールや、配線と配線とを結ぶために形成されるコンタクトホールの加工精度もますます厳しくなってきている。半導体集積回路においては、大口径のコンタクトホールと小口径のコンタクトホールとが同一半導体基板上に共存しているのが一般的である。絶縁膜に両者を開口するときのエッチング速度が異なる場合には、エッチング速度が遅い方のコンタクトホールにエッチング時間を揃える必要があるため、エッチング速度の速い方は下地に対してオーバーエッチングがかかり過ぎる。そして、絶縁膜と下地の膜とのエッチング速度選択比が十分でない場合には、オーバーエッチングがかかり過ぎた方のコンタクトホールが下地の膜を突き破るといった問題が生じてしまう。このため、ゲート電極の加工と同様に、大口径のコンタクトホールと小口径のコンタクトホールをできる限り近いエッチング速度で加工することが求められている。
【０００４】
以下に、ゲート電極パターンの配置に疎密がある場合に適用される従来のエッチング方法について説明する。図１２は従来のゲート電極パターンのエッチング方法を説明するための半導体装置の製造工程の一部を示す断面図である。図１２に示すように、まず、シリコン基板１２１の主面上に、ゲート酸化膜として熱酸化膜１２２を形成する。次いで、熱酸化膜１２２の上に、ゲート電極としてポリシリコン膜１２３を形成する。次いで、ポリシリコン膜１２３の上に、孤立したホトレジストパターン１２４と密なホトレジストパターン（ラインアンドスペースパターン）１２５を形成する。次いで、図１２（ｂ）に示すように、ＲＩＥ（反応性イオンエッチング）装置により、塩素系ガス及びＯ2 ガスの混合ガスを用いてドライエッチングを行い、ポリシリコン膜１２３のパターン（孤立したポリシリコン膜１２６、密なポリシリコン膜１２７）を形成する。この場合、例えば図１３に示すようなＲＩＥ型のエッチング装置が用いられる。
【０００５】
図１３に示すように、チャンバー１３１の底板の上には下部電極１３２が設けられており、この下部電極１３２は高周波電源１３５に接続されている。この場合、下部電極１３２はウエハー（半導体基板）を配置するための固定台としても用いられる。チャンバー１３１の天板は上部電極１３４となっており、この上部電極１３４は接地されている。以上のように構成されたエッチング装置の下部電極１３２の上に、被エッチング膜が形成されたシリコン基板１３３を配置し、下部電極１３２に高周波電力を印加する。そして、下部電極１３２に印加する高周波電力を制御することにより、エッチング速度、選択比、エッチング形状、寸法シフト量等のすべてが同時に制御される。
【０００６】
【発明が解決しようとする課題】
しかし、上記のような従来の半導体装置の製造方法において、例えば高周波電力：４００Ｗ、ガス圧：１５０ｍＴｏｒｒ、Ｃｌ2 ガスの流量：６０ｓｃｃｍ、Ｏ2 ガスの流量：２ｓｃｃｍでエッチングを行い、終点検出後に、エッチング残渣防止のために３０％のオーバーエッチを行ったところ、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６の寸法シフト量は＋０．０８μｍであるのに対し、密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７の寸法シフト量は＋０．０１μｍであった。ここで、寸法シフト量とは、『リソグラフィー仕上がり寸法』から『エッチング後の寸法』を差し引いた量のことである。このように、従来の半導体装置の製造方法においては、ホトレジストパターン１２４及び１２５の寸法が同一であっても、孤立したポリシリコン膜１２６の方が密なポリシリコン膜１２７よりもかなり太く仕上がり、ＭＯＳトランジスタの特性がゲート電極パターン上の配列によって異なってしまうという問題があった。
【０００７】
また、エッチング速度についても、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６のエッチング速度は２００ｎｍ／分であるのに対し、密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７の寸法シフト量は１５０ｎｍ／分であった。エッチング時間は、常にエッチング速度の遅い密なホトレジストパターン（ラインアンドスペースパターン）１２５でマスクされたポリシリコン膜１２７に合わせるため、孤立したホトレジストパターン１２４でマスクされたポリシリコン膜１２６に対してオーバーエッチが２０％以上多くかかるという問題もあった。
【０００８】
ＲＩＥ型のエッチング装置においては、下部電極１３２に高周波電力を印加することにより、寸法シフト量、エッチング速度、選択比、エッチング形状等のすべてが同時に制御されるため、これらをある程度独立して制御することによって上記のような複数の問題を個別に解決することはできない。
【０００９】
本発明は、従来技術における前記課題を解決するためになされたものであり、孤立パターンと密なラインアンドスペースパターンなどセパレーション幅の異なる場合や、大口径と小口径のコンタクトホールなど寸法の異なる場合のエッチングにおいて、仕上がり寸法及びエッチング速度を制御することの可能な半導体装置の製造方法を提供することを目的とする。
【００１０】
【問題点を解決するための手段】
前記目的を達成するため、本発明に係る半導体装置の製造方法は、ホトレジストのパターンをその上に有するシリコン酸化膜が形成された半導体基板をチャンバー内に配置し、前記チャンバー内にエッチングガスを流した状態で、高周波電力を少なくとも２箇所から前記チャンバー内に供給することによりプラズマ化した前記エッチングガスを用いて、前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成する工程を備えた半導体装置の製造方法であって、前記少なくとも２箇所から供給した高周波電力の１つを前記半導体基板を配置する台に供給すると共にその高周波電力を変化させることにより、前記プラズマ中の自己バイアス電圧を変化させて、前記大口径及び小口径のコンタクトホールの底面に向かう方向のエッチング速度の差が小さくなるように前記高周波電力の出力比を制御して１つに設定し、前記設定した出力比を用いて前記ホトレジストをマスクとして前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成することを特徴とする。この半導体装置の製造方法によれば、大口径のコンタクトホールパターンのエッチング速度と小口径のコンタクトホールパターンのエッチング速度との差を、小さくすることができる。その結果、良好な状態で口径の異なるコンタクトホールパターンを同時に形成することができる。
【００１１】
また、前記本発明の半導体装置の第１の製造方法においては、誘導結合型エッチング装置、ＥＣＲ（Electron cyclotron resonance）型エッチング装置、ヘリコン型エッチング装置及びトライオード型エッチング装置のうちの１つを用いて、高周波電力をチャンバー内に供給するのが好ましい。
【００１６】
【発明の実施の形態】
以下、実施の形態を用いて本発明をさらに具体的に説明する。
〈第１の実施の形態〉
図１は本発明の第１の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【００１７】
図１（ａ）に示すように、まず、シリコン基板１１を酸素又は水蒸気の雰囲気中で高温（１０００℃程度）で熱処理することにより、その主面上にゲート酸化膜として膜厚９ｎｍの熱酸化膜１２を形成する。次いで、熱酸化膜１２の上に、減圧ＣＶＤ法によりゲート電極として膜厚２５０ｎｍのポリシリコン膜１３を形成する。ここで、ポリシリコン膜１３のＰ濃度は７×１０20ｃｍ-3である。次いで、ポリシリコン膜１３の上に膜厚１．０μｍのホトレジストを塗布し、リソグラフィーによって孤立パターンのホトレジスト膜１４と密な（ラインアンドスペース）パターンのホトレジスト膜１５とを形成する。この場合、パターン寸法は０．４μｍであり、密な（ラインアンドスペース）パターンのライン幅とスペース幅との比は１：１である。
【００１８】
次に、図１（ｂ）に示すように、ポリシリコン膜１３に対して、孤立パターンのホトレジスト膜１４と密な（ラインアンドスペース）パターンのホトレジスト膜１５とをマスクとしてＣｌ2 ガス及びＯ2 ガスを用いたドライエッチングを施すことにより、ポリシリコン膜１３のパターン形成を行う。これにより、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７とが形成される。
【００１９】
図２に、このとき用いられる『誘導結合型』のエッチング装置の断面構造を示す。図２に示すように、チャンバー２１の底板の上には下部電極２２が設けられており、この下部電極２２には高周波電源２６が接続されている。この場合、下部電極２２はウエハー（半導体基板）２３を配置するための固定台としても用いられる。チャンバー２１の天板２４の上には、スパイラル状のアンテナ２５が設けられており、このスパイラル状アンテナ２５の一端は接地され、他端には高周波電源２７が接続されている。エッチングを行う場合、スパイラル状アンテナ２５にはソースパワーとして１３．５６ＭＨｚの高周波電力が供給され、下部電極２２にはバイアスパワーとして１３．５６ＭＨｚの高周波電力が供給される。そして、ソースパワーとバイアスパワーとの比を変化させることにより、最適なエッチング条件が設定される。
【００２０】
Ｃｌ2 ガスの流量を６０ｓｃｃｍ、Ｏ2 ガスの流量を２ｓｃｃｍ、ガス圧を１０ｍＴｏｒｒとし、プラズマの発光によって終点を検出した後、エッチング残渣防止のために３０％のオーバーエッチングを行うという条件で、エッチングの実験を行った。その結果を図３、図４に示す。図３に示すように、ソースパワーを一定値（３００Ｗ）に保持した状態で、バイアスパワーを下げると、エッチング速度が減少するが、孤立パターンのポリシリコン膜１６のエッチング速度の減少の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の減少よりも大きく、両者のエッチング速度は互いに近づく。また、図４に示すように、バイアスパワーを下げると、孤立パターンのポリシリコン膜１６のパターン寸法も、密な（ラインアンドスペース）パターンのポリシリコン膜１７のパターン寸法も小さくなり、両者共に細くなる。この場合、孤立パターンのポリシリコン膜１６の寸法シフトの変化量の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７の寸法シフトの変化量より大きく、両者のパターン寸法シフト量は互いに近づいていく。このように、ソースパワーが一定のとき、エッチング速度の差及び寸法シフト量の差がバイアスパワーに依存するため、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の差及び寸法シフト量の差を、バイアスパワーを制御することによって小さくすることができる。その結果、孤立パターンのポリシリコン膜１６と密な（ラインアンドスペース）パターンのポリシリコン膜１７のようなセパレーション幅の異なるパターンを良好な状態で同時に形成することができる。
【００２１】
図３あるいは図４に示された特性に対応する現象は、次のように説明される。図５に示すように、バイアスパワーを上げると、高周波電力によるエッチングガスのプラズマ中で生じる自己バイアス電圧が上昇する。このとき、図３に示すように、孤立パターンのポリシリコン膜１６のエッチング速度も、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度も増加し、その結果、反応生成物であるＳｉＣｌx （ｘ：１〜４の定数）の生成量が多くなる。ＳｉＣｌx は堆積性のガスであるため、生成量が多くなるほどポリシリコン膜１６及び１７の側壁に堆積物として付着し、エッチング後のパターン寸法が大きくなる。このように、バイアスパワーを上昇させると、孤立パターンのポリシリコン膜１６も、密な（ラインアンドスペース）パターンのポリシリコン膜１７もエッチング後のパターン寸法が大きくなると考えられる。
【００２２】
しかし、バイアスパワーの上昇に伴ってプラズマ中の自己バイアス電圧が上昇するため、密な（ラインアンドスペース）パターンのホトレジスト１５はますます正にチャージアップしていく。このため、バイアスパワーを上げても、塩素イオンはこのチャージアップした密な（ラインアンドスペース）パターンのホトレジスト１５に捕獲され、密な（ラインアンドスペース）パターンのポリシリコン膜１７まで達しにくくなる。従って、密な（ラインアンドスペース）パターンのポリシリコン膜１７のエッチング速度の上昇は、孤立パターンのポリシリコン膜１６のエッチング速度の上昇に比べて小さくなる。このとき、孤立パターンのポリシリコン膜１６の方が、密な（ラインアンドスペース）パターンのポリシリコン膜１７よりもエッチング速度が速くなるため、反応生成物であるＳｉＣｌx （ｘ：１〜４の定数）の生成量が多くなり、孤立パターンのポリシリコン膜１６の側壁に堆積するため、エッチング後のパターン寸法が大きくなる。
【００２３】
〈第２の実施の形態〉
図６は本発明の第２の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【００２４】
図６（ａ）に示すように、まず、シリコン基板６１の主面上に、常圧ＣＶＤ法により層間絶縁膜として膜厚１０００ｎｍのＢＰＳＧシリコン酸化膜６２を形成する。次いで、ＢＰＳＧシリコン酸化膜６２の上に膜厚１．０μｍのホトレジストを塗布し、リソグラフィーによって２．０μｍ径のコンタクトホールレジストパターン６３と０．４μｍ径のコンタクトホールレジストパターン６４とを形成する。
【００２５】
次に、ＢＰＳＧシリコン酸化膜６２に対して、コンタクトホールレジストパターン６３、６４を形成した後のホトレジストをマスクとしてＣ2 Ｆ6 ガスを用いたドライエッチングを施すことにより、ＢＰＳＧシリコン酸化膜６２に２．０μｍ径のコンタクトホールＢＰＳＧパターン６５と０．４μｍ径のコンタクトホールＢＰＳＧパターン６６とを形成する（図６（ｂ）又は（Ｃ））。
【００２６】
図７に、このとき用いられる誘導結合型のエッチング装置の断面構造を示す。図７に示すように、チャンバー７１の底板の上には下部電極７２が設けられており、この下部電極７２には高周波電源７６に接続されている。この場合、下部電極７２はウエハー（半導体基板）７３を配置するための固定台としても用いられる。チャンバー７１の天板は上部電極７４となっており、この上部電極７４は接地されている。チャンバー７１の側壁の外周にはコイル状のアンテナ７５が設けられており、このコイル状アンテナ７５には高周波電源７７が接続されている。エッチングを行う場合、コイル状アンテナ７５にはソースパワーとして２ＭＨｚの高周波電力が印加され、下部電極７２にはバイアスパワーとして１．８ＭＨｚの高周波電力が印加される。そして、ソースパワーとバイアスパワーとの比を変化させることにより、口径の異なるコンタクトホールのパターン形成に最適なエッチング条件が設定される。
【００２７】
Ｃ2 Ｆ6 ガスの流量を６０ｓｃｃｍ、ガス圧を５ｍＴｏｒｒとし、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５に対して、エッチング時間で３０％のオーバーエッチングを行うという条件で、エッチングの実験を行った。その結果を図６（ｂ）、（ｃ）及び図８に示す。
【００２８】
ソースパワーが２０００Ｗ、バイアスパワーが１７００Ｗの場合には、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６はボトム（シリコン基板６１の上面）まで開口しないのに対し、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５はボトムまで完全に開口し、シリコン基板６１の表面も一部削られた状態となった（図６（ｂ））。一方、ソースパワーが２０００Ｗ、バイアスパワーが７００Ｗの場合には、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５も、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６もボトムまで完全に開口した状態となった（図６（ｃ））。
【００２９】
図８に示すように、ソースパワーを一定値（２０００Ｗ）に保持した状態で、バイアスパワーを下げると、エッチング速度が減少するが、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度の減少の方が、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度の減少よりも大きく、両者のエッチング速度は互いに近づいていく（エッチング速度の差は小さくなる）。このように、ソースパワーが一定のとき、エッチング速度の差がバイアスパワーに依存するため、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度と０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度との差を、バイアスパワーを制御することによって小さくすることができる。その結果、図６（ａ）のように良好な状態で口径の異なるコンタクトホールＢＰＳＧパターンを同時に形成することができる。
【００３０】
このエッチング速度のバイアスパワー依存性に対応する現象は、次のように説明される。すなわち、バイアスパワーを上げると、高周波電力によるエッチングガスのプラズマ中で生じる自己バイアス電圧が上昇する。このとき、図８に示すように、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度も、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度も増加する。
【００３１】
しかし、バイアスパワーの上昇に伴ってプラズマ中の自己バイアス電圧が上昇するため、０．４μｍ径のコンタクトホールレジストパターン６４が形成された部分のホトレジストはますます正にチャージアップしていく。このため、バイアスパワーを上げても、フッ素系イオンはこのチャージアップしたホトレジストに捕獲され、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６まで達しにくくなる。一方、２．０μｍ径のコンタクトホールレジストパターン６３は口径が大きいため、チャージアップしてもフッ素系イオンの入射が阻害されることは少ない。従って、バイアスパワーを大きくすると、２．０μｍ径のコンタクトホールＢＰＳＧパターン６５のエッチング速度の方が、０．４μｍ径のコンタクトホールＢＰＳＧパターン６６のエッチング速度よりも大きくなり、図６（ｂ）のような状態でエッチングされてしまう。
【００３２】
尚、上記第１及び第２の実施の形態においては、誘導結合型のエッチング装置を用いた場合を例に挙げて説明したが、必ずしもこの方式のエッチング装置を用いた場合に限定されるものではない。要するに、少なくともソースパワーとバイアスパワーの供給源となる２種の電極を有するものであれば、所期の目的を達成することができる。例えば、ＥＣＲ(Electron cycrotron resonance)型のエッチング装置（図９）、ヘリコン型のエッチング装置（図１０）、トライオード型のエッチング装置（図１１）のような２つ以上の高周波電力供給源を有する反応性イオンエッチング装置を用いることができる。以下に、これらのエッチング装置について説明する。
【００３３】
まず、図９に示すＥＣＲ型のエッチング装置について説明する。図９に示すように、チャンバー９１の底板の上には下部電極９２が設けられており、この下部電極９２には高周波電源９６に接続されている。この場合、下部電極９２はウエハー（半導体基板）９３を設置するための固定台としても用いられる。チャンバー９１の天板には、ベルジャー９７を介して導波管９５が接続されており、この導波管９５を通してチャンバー９１内にマイクロ波が供給される。ベルジャー９７の周りとチャンバー９１の側壁の周りには、それぞれ磁石９４が配置されている。そして、チャンバー９１内に供給されたマイクロ波がチャンバー９１内の磁場によって共鳴し、これによりプラズマが生成される。エッチングは、このプラズマによって行われる。この場合、下部電極９２にも高周波電源９６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３４】
次に、図１０に示すヘリコン型のエッチング装置について説明する。図１０に示すように、チャンバー１０１の底板の上には下部電極１０２が設けられており、この下部電極１０２には高周波電源１０６に接続されている。この場合、下部電極１０２はウエハー（半導体基板）１０３を設置するための固定台としても用いられる。チャンバー１０１の天板にはベルジャー１０７が設けられており、このベルジャー１０７にはアンテナ１０５が取り付けられている。アンテナ１０５には、マッチングボックス１０８を介して高周波電源１０９が接続されている。ベルジャー１０７の周りとチャンバー１０１の側壁の周りには、それぞれ磁石１０４が配置されている。そして、アンテナ１０５からチャンバー１０１内に供給されたヘリコン波がチャンバー１０１内でランダウ減衰しながら、プラズマが生成される。エッチングは、このプラズマによって行われる。この場合、下部電極１０２にも高周波電源１０６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３５】
次に、図１１に示すトライオード型のエッチング装置について説明する。図１１に示すように、チャンバー１１１の底板の上には下部電極１１２が設けられており、この下部電極１１２には高周波電源１１６に接続されている。この場合、下部電極１１２はウエハー（半導体基板）１１３を設置するための固定台としても用いられる。チャンバー１１１の天板は上部電極１１４となっており、この上部電極１１４は接地されている。チャンバー１１１の側壁には側壁電極１１５が設けられており、この側壁電極１１５には高周波電源１１７が接続されている。そして、側壁電極１１５に接続された高周波電源１１７によってチャンバー１１１内でプラズマが生成され、このプラズマによってエッチングが行われる。この場合、下部電極１１２にも高周波電源１１６から高周波電力が供給され、この高周波電力を制御することにより、最適なエッチング条件が設定される。
【００３６】
また、上記第１及び第２の実施の形態においては、ポリシリコン膜とＢＰＳＧシリコン酸化膜のエッチング工程を例に挙げて説明したが、必ずしもこれらの膜をエッチングする場合に限定されるものではない。例えば、アルミニウム膜、アルミニウム合金膜、ポリサイド膜、シリサイド膜、シリコン窒化膜、シリコン酸化膜等の他の被エッチング膜の場合にも、上記したエッチング現象の機構を考慮してエッチングすることにより、同様の効果が得られる。
【００３７】
また、上記第１及び第２の実施の形態においては、高周波電力を２箇所から供給しているが、必ずしもこの構成に限定されるものではなく、高周波電力を３箇所以上から供給するようにしてもよい。
【００３８】
また、上記第１及び第２の実施の形態においては、高周波出力を少なくとも２箇所からチャンバー内に供給し、その出力比を変化させることにより、プラズマ中の自己バイアス電圧を変化させて、被加工膜の加工寸法又は加工速度を制御するようにしているが、必ずしもこの構成に限定されるものではない。プラズマ中の自己バイアス電圧を変化させることのできる構成であれば、例えば、ガス圧力を低圧化させてもよい。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、孤立パターンと密な（ラインアンドスペース）パターンのエッチング速度の差及び寸法シフト量の差を、小さくすることができる。その結果、孤立パターンと密な（ラインアンドスペース）パターンのようなセパレーション幅の異なるパターンを良好な状態で同時に形成することができる。また、大口径のコンタクトホールパターンのエッチング速度と小口径のコンタクトホールパターンのエッチング速度との差を、小さくすることができる。その結果、良好な状態で口径の異なるコンタクトホールパターンを同時に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【図２】本発明の第１の実施の形態における半導体装置の製造方法で用いたエッチング装置を示す断面図である。
【図３】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーとエッチング速度との関係を示す図である。
【図４】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーと寸法シフト量との関係を示す図である。
【図５】本発明の第１の実施の形態のエッチング装置を用いた場合のバイアスパワーと自己バイアス電圧との関係を示す図である。
【図６】本発明の第２の実施の形態における半導体装置の製造方法の一部を示す工程断面図である。
【図７】本発明の第２の実施の形態における半導体装置の製造方法で用いたエッチング装置を示す断面図である。
【図８】本発明の第２の実施の形態のエッチング装置を用いた場合のバイアスパワーとエッチング速度との関係を示す図である。
【図９】本発明で使用されるエッチング装置の他の例（ＥＣＲ型）を示す断面図である。
【図１０】本発明で使用されるエッチング装置のさらに他の例（ヘリコン型）を示す断面図である。
【図１１】本発明で使用されるエッチング装置のさらに他の例（トライオード型）を示す断面図である。
【図１２】従来技術における半導体装置の製造方法の一部を示す工程断面図である。
【図１３】従来技術の半導体装置の製造方法に使用されるエッチング装置を示す断面図である。
【符号の説明】
１１、６１ シリコン基板
１２ 熱酸化膜
１３ ポリシリコン膜
１４ 孤立パターンのホトレジスト膜
１５ 密な（ラインアンドスペース）パターンのホトレジスト膜
１６ 孤立パターンのポリシリコン膜
１７ 密な（ラインアンドスペース）パターンのポリシリコン膜
２１、７１、９１、１０１、１１１ チャンバー
２２、７２、９２、１０２、１１２ 下部電極
２３、７３、９３、１０３、１１３ ウエハー（半導体基板）
２４ 天板
２５ スパイダル状アンテナ
２６、２７、７６、７７、９６、１０６、１１６、１１７ 高周波電源
６２ ＢＰＳＧシリコン酸化膜
６３ ２．０μｍ径のコンタクトホールレジストパターン
６４ ０．４μｍ径のコンタクトホールレジストパターン
６５ ２．０μｍ径のコンタクトホールＢＰＳＧパターン
６６ ０．４μｍ径のコンタクトホールＢＰＳＧパターン
７４、１１４ 上部電極
７５ コイル状アンテナ
９４ 磁石
９５ 導波管
１０５ アンテナ
１１５ 側壁電極
Claims (2)
- ホトレジストのパターンをその上に有するシリコン酸化膜が形成された半導体基板をチャンバー内に配置し、前記チャンバー内にエッチングガスを流した状態で、高周波電力を少なくとも２箇所から前記チャンバー内に供給することによりプラズマ化した前記エッチングガスを用いて、前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成する工程を備えた半導体装置の製造方法であって、前記少なくとも２箇所から供給した高周波電力の１つを前記半導体基板を配置する台に供給すると共にその高周波電力を変化させることにより、前記プラズマ中の自己バイアス電圧を変化させて、前記大口径及び小口径のコンタクトホールの底面に向かう方向のエッチング速度の差が小さくなるように前記高周波電力の出力比を制御して１つに設定し、前記設定した出力比を用いて前記ホトレジストをマスクとして前記シリコン酸化膜に大口径及び小口径のコンタクトホールをエッチング形成することを特徴とする半導体装置の製造方法。
- 誘導結合型エッチング装置、ＥＣＲ（Electron cyclotron resonance）型エッチング装置、ヘリコン型エッチング装置及びトライオード型エッチング装置のうちの１つを用いて、高周波電力をチャンバー内に供給する請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06834197A JP3883247B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06834197A JP3883247B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270416A JPH10270416A (ja) | 1998-10-09 |
| JP3883247B2 true JP3883247B2 (ja) | 2007-02-21 |
Family
ID=13371049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06834197A Expired - Fee Related JP3883247B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3883247B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5207892B2 (ja) * | 2008-09-11 | 2013-06-12 | 東京エレクトロン株式会社 | ドライエッチング方法 |
| JP5264383B2 (ja) * | 2008-09-17 | 2013-08-14 | 東京エレクトロン株式会社 | ドライエッチング方法 |
| JP2010093158A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | 半導体装置の製造方法 |
-
1997
- 1997-03-21 JP JP06834197A patent/JP3883247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270416A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413894B1 (ko) | 플라즈마에칭방법 | |
| JP3400918B2 (ja) | 半導体装置の製造方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| KR100430189B1 (ko) | 플라즈마 에칭 방법 | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| KR100593769B1 (ko) | 에칭 방법 | |
| US6008132A (en) | Dry etching suppressing formation of notch | |
| JP3862035B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006156486A (ja) | 基板処理方法および半導体装置の製造方法 | |
| US5968278A (en) | High aspect ratio contact | |
| JP3883247B2 (ja) | 半導体装置の製造方法 | |
| JP5058406B2 (ja) | 半導体装置の製造方法 | |
| JPH10312899A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPH1126578A (ja) | 微細接続孔の形成方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JPH10189727A (ja) | 半導体装置の製造方法 | |
| JP2000164571A (ja) | コンタクトホール形成方法およびプラズマエッチング方法 | |
| JP4128365B2 (ja) | エッチング方法及びエッチング装置 | |
| TWI650814B (zh) | 電漿蝕刻方法 | |
| US5951879A (en) | Method of etching polysilicon layer | |
| JP2000183027A (ja) | 半導体装置の製造方法 | |
| JP4066517B2 (ja) | 電子装置の製造方法 | |
| JP2917993B1 (ja) | ドライエッチング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH0982691A (ja) | プラズマエッチング方法およびプラズマエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |