JP4066517B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP4066517B2 JP4066517B2 JP17025698A JP17025698A JP4066517B2 JP 4066517 B2 JP4066517 B2 JP 4066517B2 JP 17025698 A JP17025698 A JP 17025698A JP 17025698 A JP17025698 A JP 17025698A JP 4066517 B2 JP4066517 B2 JP 4066517B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- etched
- gas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子装置の製造方法に関し、さらに詳しくは、パターン密度に疎密を有するエッチングマスクを用いて被エッチング層を異方性エッチングする際の、寸法変換差を低減した電子装置の製造方法に関する。
【０００２】
【従来の技術】
各種電子装置の微細構造を形成する際に、エッチングマスクを用いて被エッチング層を異方性エッチングする手法が用いられる。その一例として、ＭＩＳ(Metal Insulator Semiconductor) トランジスタを含む高集積度半導体装置におけるゲート電極エッチングがある。
【０００３】
ゲート電極長は近年ディープサブミクロンの微細幅となり、エッチングマスク幅との寸法変換差（CD Loss ; Critical Dimensional Loss, あるいは CD Gain) の少ないパターニングを施すことが、チャネル抵抗等のデバイス性能を均一化する上で重要である。またゲート電極材料としては、シート抵抗を低減するために多結晶シリコンとＷＳｉ2 等の高融点金属シリサイドを積層した高融点金属ポリサイドが用いられる。
【０００４】
ゲート電極エッチングにおいては、通常Ｃｌ2 やＨＢｒ等のハロゲン系ガスにＯ2 を微量添加した混合ガスを高周波電界等でプラズマ化し、エッチングに必要なイオンとラジカルを発生させている。異方性エッチングを達成するためには、被エッチング基板にバイアスを印加して電界を発生させ、イオンを被エッチング基板に垂直入射させる手法が採られる。
エッチング装置としては平行平板型ＲＩＥ (Reactive Ion Etching) 装置、ＥＣＲ (Electron Cyclotron Resonance) プラズマエッチング装置、ＩＣＰ (Inductively Coupled Plasma) エッチング装置あるいはヘリコン波プラズマエッチング装置等が代表的に用いられる。
【０００５】
しかし通常のエッチング工程においては、イオンと同時に化学的に活性なラジカルもプラズマ中に発生する。ラジカルは電気的に中性で、電界の影響を受けないので等方的に振る舞い、アンダカットあるいはサイドエッチングの原因ともなる。したがって、異方性エッチングを確実なものとするために、被エッチングパターンの側面に側壁保護膜を堆積して、この面へのラジカルのアタックによるアンダカットを防止する手法を併用している。
【０００６】
側壁保護膜は、エッチング反応によって生じる反応生成物のうち、比較的蒸気圧の小さなものを被エッチング基板上全面に堆積させ、イオン入射の少ないパターン側面に残す方法により形成される。被エッチング基板上に堆積する反応生成物の総量については、被エッチング基板温度が低ければ多く、逆に高ければ少ないので、被エッチング基板温度により制御することが可能である。したがって、被エッチング基板全体としては、反応生成物の堆積量を制御することが容易であり、異方性加工を確保できる最小限の厚さの側壁保護膜を堆積し、寸法変換差を最小限に抑えてエッチングすればよい。
【０００７】
しかしながら、１枚の被エッチング基板内において、場所により側壁保護膜の厚さが異なり、寸法変換差が発生する現象がある。側壁保護膜の厚さは、エッチングマスクのパターン密度に大きく依存する。この問題を、ゲート電極エッチングを例にとって図７を参照して説明する。
【０００８】
同図は半導体基板１上のゲート絶縁膜２上に形成された多結晶シリコン層３と高融点金属シリサイド層４からなるゲート電極層５を、エッチングマスク６をマスクとしてエッチングする工程を示す。これらのうち、図７（ａ１）は被エッチング基板の中の疎なパターン領域すなわち孤立パターンを、図７（ａ２）は同じく密なパターン領域すなわちラインアンドスペースパターンを示す。エッチングマスク６のパターン幅ＬPRは、どちらも同一である。
【０００９】
図７（ａ１）に示す疎なパターン領域のエッチング工程では、被エッチング層の露出表面積が大きいため大量のエッチング反応生成物が生じる。このうち蒸気圧が比較的小さな反応生成物７が、図７（ｂ１）に示すようにエッチングされつつあるゲート電極８のわずかな露出側面に堆積し、厚い側壁保護膜９を形成する。したがって、ゲート電極８は順テーパ形状となり、ゲート絶縁膜２と接する部分のゲート電極長ＬG はエッチングマスク６のパターン幅ＬPRより大きくなる。すなわち、CD Gain は大きくなる。
【００１０】
一方、図７（ａ２）に示す密なパターン領域のエッチング工程では、被エッチング層の露出面積が小さく、反応生成物の量が少ない。これに対し反応生成物が堆積するゲート電極８の側面は多数存在する。これに加え、アスペクト比の大きな微細スペース間には、図７（ｂ２）に示すようにエッチングマスク６の影となって反応生成物７が堆積しずらい。したがって、密なパターン領域では側壁保護膜９の厚さは薄く、ゲート電極８の側面は比較的垂直形状にパターニングされ、ゲート電極長ＬG はエッチングマスク６のパターン幅ＬPRとほぼ同等となる。すなわち、CD Gain は小さく、あるいは０であり、CD Loss を発生する場合もありうる。
【００１１】
ラインアンドスペース状のゲート電極をエッチングした際の寸法変換差の一例を図８に示す。図８（ａ）は、図８（ｂ）に示すようにライン幅ＬLINE＝０．３５μｍのエッチングマスクを用い、スペース幅ＬSPACE を変化させた場合のＬSPACE ／ＬLINEを横軸とし、縦軸に寸法変換差をとったグラフである。横軸の値は大きい程、パターン密度は疎となる。これから明らかなように、パターン密度が疎である程、寸法変換差が大きくなる傾向にある。
【００１２】
ところで、エッチングマスクを後退させてリソグラフィの解像限界以下の微細パターンを形成する方法がある。例えばレジストマスクをアッシングで後退させる方法が、"Deep Submicrometer MOS Device Fabrication Using a Photoresist-Ashing Technique" IEEE Electron Device Lett., vol.EDL-9, pp.186〜188 (1988) に報告されている。また無機エッチングマスクをウェットエッチングにより後退させ、微細パターンを形成する方法も特開平７−１６９９６４号公報に開示されている。
【００１３】
しかしながら、これらの方法ではエッチングマスク幅がその疎密にかかわらず均等に後退する。この結果、エッチング時に発生する寸法変換差のパターン密度依存性を解決することはできなかった。
【００１４】
【発明が解決しようとする課題】
本発明は上述した従来の技術に付随する問題点を解決し、同一被エッチング基板内でパターン密度に疎密を有するエッチングマスクを用いても、エッチング加工における寸法変換差が発生することのない電子装置の製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は、上述の課題を解決するために提案するものである。すなわち本発明の電子装置の製造方法は、被エッチング層上に、疎なパターン領域と密なパターン領域とが混在するエッチングマスクを形成する工程、このエッチングマスクに等方性ドライエッチングを施すことにより、疎なパターン領域のパターン幅を、密なパターン領域のパターン幅より大きく後退させる工程、後退したエッチングマスクをマスクとして、被エッチング層に異方性ドライエッチングを施すことにより、疎なパターン領域と密なパターン領域とが混在する被エッチング層パターンを得る工程を具備し、前記エッチングマスクの等方性ドライエッチングは、エッチングマスクのエッチング種となるラジカルを発生するガスと、前記ラジカルを消費するガスとの混合ガスにより施し、前記エッチングマスクの等方性ドライエッチングは、エッチングマスクのエッチング種となるラジカルを発生するガスと、前記ラジカルを消費するガスとの混合ガスにより施し、前記ラジカルを発生するガスは酸素ガスであるとともに、前記ラジカルを消費するガスは、ＣＨＦ系ガス、Ｎ2ガス、ＮＯ系ガス、ＣＯ系ガス、アルコール、またはカルボン酸系ガスであることを特徴とする。
【００１６】
前記被エッチング層の等方性ドライエッチングは、エッチング反応生成物を前記被エッチング層パターンの側面に堆積しつつエッチングすることが望ましい。
【００１７】
本発明においては、被エッチング層の寸法変換差のパターン依存性を低減するため、エッチングマスクをパターン密度に応じて後退させ、このエッチングマスクにより被エッチング層をエッチングすることにより、最終的な被エッチング層パターンのパターン幅を略一定とするものである。
【００１８】
すなわち、疎なパターン領域のエッチングマスクを大きく後退させるとともに、密なパターン領域のエッチングマスクの後退量は小さく設定する。このようにして形成した、パターン幅のパターン密度依存性のあるエッチングマスクを用いて被エッチング層をエッチングする。すると、疎なパターン領域の被エッチング層パターンの側面には側壁保護膜が厚く形成されるので、寸法変換差は０に近づく。
一方密なパターン領域の被エッチング層パターンの側面には側壁保護膜は薄く形成されることから、ここでも寸法変換差は０に近似される。
【００１９】
このようにパターンの疎密に起因する寸法変換差が低減されることにより、特に被エッチング層パターンのパターン幅がサブミクロン、例えばゲート電極長が０．３５μｍ世代以下の半導体装置を製造する場合に、均一なデバイス特性を得ることができる。パターン幅の下限は特に限定はなく、電子装置の機能や目的、露光装置の解像度、あるいは量子効果の出現等の物性に依存する設計事項である。
【００２０】
【発明の実施の形態】
以下、本発明の電子装置の製造方法を、半導体装置のゲート電極加工を例とした実施形態例につき添付図面を参照しつつ説明する。なお実施形態例の説明で参照する図面中で、従来技術の説明で参照した図７中の構成要素部分と同様の構成要素部分には同じ参照符号を付すものとする。また図面中の各構成部分の厚さや幅は、説明を容易にするためのものであり、実際の半導体装置を反映したものではない。
【００２１】
まず実際の工程の説明の前に、以下の実施形態例で用いたエッチング装置の構成を説明する。図５はエッチングマスクの等方性エッチングに用いる装置の一例としてのＣＤＥ(Chemical Dry Etching)装置を示す概略断面図である。すなわち、エッチングガスが導入され、２．４５ＧＨｚのマイクロ波が印加されるプラズマ発生装置１４で発生したプラズマ１５は、プラズマ輸送管１６を経由してチャンバ１３内に導入される。チャンバ１３内のグリッドを通過する際に、イオン等の荷電粒子を除去されたプラズマは、ラジカル等の中性活性種のみが基板ステージ１２上の被エッチング基板１１に到達し、ここでエッチングマスクの等方性エッチングが施される。基板ステージ１２はその内部に不図示のヒータ、冷媒循環路、あるいは熱媒体ガス導入路や静電チャック等の機構を有し、被エッチング基板１１を高精度に温度制御することができる。
【００２２】
図６は被エッチング層の異方性エッチングに用いる装置の一例としてのＥＣＲプラズマエッチング装置を示す概略断面図である。すなわち、マイクロ波導波管１７から導入される２．４５ＧＨｚのマイクロ波は、ソレノイドコイル１９が発生する０．０８７５Ｔの磁界との相互作用によって、石英等の誘電体材料からなるベルジャ１８内にプラズマ１５を発生する。べルジャ１８下部のエッチング室には被エッチング基板１１が基板ステージ１２に載置されている。この基板ステージ１２には基板バイアス電源２０による２ＭＨｚの基板バイアスが印加され、プラズマ１５中のイオンを被エッチング基板１１に対して略垂直に入射させ、異方性エッチングを施すことができる。なお本エッチング装置の基板ステージ１２も高精度の温度制御機構や、メカニカルチャック機構等を有している。
なお、図５に示した等方性エッチング装置と、図６に示した異方性エッチング装置とを、真空ゲートバルブ等で連接し、被エッチング基板を両装置間で搬送可能に構成すれば、一連の工程のスループットを向上することができる。また、図８に示したエッチング装置の基板バイアス電源２０をオフにして、イオン入射を断った状態で疑似的な等方性エッチング装置とし、一連の工程を施すことも可能である。
【００２３】
〔実施形態例〕
本実施形態例は、エッチングマスクの等方性エッチング工程において、ラジカルを消費するガスを添加してエッチングして、最終的な被エッチング層パターンのパターン幅を均一化した例であり、この一連の工程を図１を参照して説明する。
【００２４】
採用した被エッチング基板は、図１（ａ１）および図１（ａ２）に示すように、シリコン等の半導体基板１上に、ゲート絶縁膜２、多結晶シリコン層３およびＷＳｉ2 の高融点金属シリサイド層４からなるゲート電極層５、そしてフォトレジストからなるエッチングマスク６が形成されたものである。これらのうち図１（ａ１）は同一被エッチング基板上の疎なパターン領域を示し、図１（ａ２）は密なパターン領域を示している。
各層は、ゲート絶縁膜２が熱酸化により９ｎｍの厚さに形成したもの、多結晶シリコン層３と高融点金属シリサイド層４は減圧ＣＶＤ法により各１００ｎｍの厚さに形成したものである。またエッチングマスク６のパターン幅ＬPRは０．３５μｍであり、疎なパターン領域および密なパターン領域ともに一定である。このパターン疎密は、例えばＤＲＡＭにおけるメモリセル領域と周辺回路領域におけるパターンレイアウト等に通常見られるものである。
【００２５】
多結晶シリコン層３の減圧ＣＶＤ条件は一例として
ＳｉＨ4 ５００ ｓｃｃｍ
ＰＨ3 ０．３５ ｓｃｃｍ
ガス圧力 １００ Ｐａ
基板温度 ５００ ℃であり、また高融点金属シリサイド層４の減圧ＣＶＤ条件は一例として
ＷＦ6 ３ ｓｃｃｍ
ＳｉＨ4 ３００ ｓｃｃｍ
Ｈｅ ５００ ｓｃｃｍ
ガス圧力 ７０ Ｐａ
基板温度 ３６０ ℃である。
【００２６】
この被エッチング基板を、図５にその概略断面図を示す、ＣＤＥ装置の基板ステージ１２上に載置し、次の条件でエッチングマスク６を等方性エッチング（プリエッチング）する。
Ｏ2 ２７０ ｓｃｃｍ
ＣＦ4 ２７０ ｓｃｃｍ
圧力 ４０ Ｐａ
マイクロ波電力 ７００ Ｗ
基板ステージ温度 １５ ℃
【００２７】
この等方性エッチング工程においては、エッチングマスクのエッチング種である酸素ラジカルを消費するガスとしてＣＦ4 を添加することにより、被エッチング基板表面での酸素ラジカル濃度が減少する。この酸素ラジカルを消費するガスには、ＣＨＦ3 ，ＣＨ2 Ｆ2 等のＣＨＦ系ガス、Ｎ2 ガス、Ｎ2 Ｏ，ＮＯ，ＮＯ2 ，ＮＯ3 等のＮＯ系ガス、ＣＯ，ＣＯ2 等のＣＯ系ガス、ＣＨ3 ＯＨやＣＨ3 ＣＯＯＨ等のアルコールやカルボン酸系ガスがあり、いずれもその混合比等の等方性エッチング条件の設定により用いることができる。特に図１（ａ２）に示す密なパターン領域においては、エッチングマスク６によっても酸素ラジカルが活発に消費される状態であるので、この領域での酸素ラジカルは欠乏状態となる。一方図１（ａ１）に示す疎なパターン領域では、エッチングマスクの存在確率が小さく、したがってこの領域では酸素ラジカルが欠乏するには至らない。
【００２８】
したがって、図１（ｂ１）に示すように疎なパターン領域では、エッチングマスクは後退してそのパターン幅ＬISO に縮小する。一方、図１（ｂ２）に示す密なパターン領域ではエッチングマスクはわずかに後退してそのパターン幅ＬISO’となる。すなわち、ＬISO ＜ＬISO ’の関係となる。
【００２９】
図２はこの関係を示すグラフである。同図はエッチングマスクのパターン幅をＬLINE、スペース幅をＬSPACE とした場合、ＬSPACE ／ＬLINEを横軸にとり、エッチングマスクの寸法変換差、すなわち後退量を縦軸にとった場合、寸法変換差のパターン密度依存性を各エッチングガスにより調べたものである。
ＬSPACE ／ＬLINEの値は、言うまでもなく小さい方が密なパターン領域であり、大きい方が疎なパターン領域に相当する。
【００３０】
同図にみられるように、Ｏ2 のみによる等方性エッチングでは寸法変換差のパターン密度依存性は小さなものである。
一方、本実施形態例のように酸素ラジカルを消費するガスを添加すると、エッチングマスクの寸法変換差のパターン密度依存性が極めて大きくなる。図２には酸素ラジカルを消費するガスとして、ＣＦ4をＯ2 に等量混合した場合と、その他の例として、Ｎ2 をＯ2 に等量混合した場合の結果を示す。この場合もＣＦ4 と同様の傾向を示す。
エッチングマスク６の等方性エッチング後のパターン幅ＬISO の値は、図３のグラフに示すようにエッチング時間や酸素ラジカルを消費するガスの添加量等により制御できる。
なお図２および図３はＬLINE（ＬPR）＝０．３５μｍの例である。
【００３１】
つぎに被エッチング基板を、図６にその概略断面図を示す、ＥＣＲエッチング装置の基板ステージ１２上に載置し、次の３ステップでゲート電極層５を異方性エッチングする。この異方性エッチング条件は、反応生成物を被エッチング基板上に積極的に堆積し、側壁保護膜を形成し得る条件である。
ステップ１（ブレークスルー）
Ｃｌ2 ７８ ｓｃｃｍ
Ｏ2 ６ ｓｃｃｍ
圧力 ０．４ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ７０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 １０ ｓｅｃ
ステップ２（メインエッチング）
Ｃｌ2 ７８ ｓｃｃｍ
Ｏ2 ６ ｓｃｃｍ
圧力 ０．４ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ５０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 ジャストエッチング迄
ステップ３（オーバーエッチング）
ＨＢｒ １２０ ｓｃｃｍ
Ｏ2 ４ ｓｃｃｍ
圧力 １．０ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ５０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 ３０ ｓｅｃ
【００３２】
この異方性エッチング工程では、図８を参照して説明したように、密なパターン領域では寸法変換差がほとんどなく、疎なパターン領域では正の寸法変換差が発生する。この結果、図１（ｃ１）で示す疎なパターン領域では、後退によりＬISO のパターン幅に細ったエッチングマスク幅より広がり、ＬANISO のパターン幅のゲート電極８がパターニングされる。このため、ゲート電極８のパターン幅ＬANISO は、最初のエッチングマスクのパターン幅ＬPRに近いものとなる。
【００３３】
一方、図１（ｃ２）に示す密なパターン領域では、もともと後退量がほとんど無いＬISO ’のパターン幅のエッチングマスクを用い、寸法変換差の少ない異方性エッチングを施したため、ゲート電極８のパターン幅ＬANISO ’のパターン幅は、最初のエッチングマスクのパターン幅ＬPRとほとんど変わらない。結果として、ＬANISO ≒ＬANISO ’となる。
【００３４】
図４はこの関係を示すグラフである。同図も横軸にエッチングマスクのＬSPACE ／ＬLINEの値を、縦軸にはエッチングマスクの等方性エッチングにおける寸法変換差（後退量）と、ゲート電極層を異方性エッチングした場合の寸法変換差、そして両者の合成として得られるゲート電極の最終的な寸法変換差を示している。このように、エッチングマスクのパターン密度の疎密にかかわらず、最終的には均一なパターン幅の被エッチング層パターンが得られる。
【００３５】
本実施形態例によれば、エッチングマスクをパターン密度依存性のある等方性エッチングにより後退させた後に、被エッチング層を異方性エッチングすることにより、最終的に得られる被エッチング層パターンのパターン幅を、パターン密度にかかわらずほぼ一定値とすることができる。
【００３６】
以上、本発明を実施形態例により説明したが、本発明はこれら形態例に何ら限定されるものではない。例えば半導体装置のゲート電極加工を例にとったが、パターンの疎密を有する配線層エッチングにも適用できる。被エッチング層の材料も高融点金属ポリサイド以外に各種材料に適用できる。またエッチングマスクとしてフォトレジスト以外にも感光性のないポリマ等を用いた多層レジストや、ハードマスクであってもよい。その他エッチング装置や被エッチング基板構造等、適宜変更が可能である。本発明は半導体装置以外に被エッチング層のパターン密度に疎密を有する電子装置の製造方法、例えば薄膜磁気ヘッド装置や薄膜インダクタ、マイクロマシン等の製造に適用することができる。
【００３７】
【発明の効果】
以上の説明から明らかなように、本発明の電子装置の製造方法によれば、同一被エッチング基板内でパターン密度に疎密を有するエッチングマスクを用いて、寸法変換差のないエッチング加工を施すことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態例の工程を示す概略断面図である。
【図２】 エッチングマスクの寸法変換差のパターン密度依存性を示すグラフである。
【図３】 エッチングマスクの寸法変換差のエッチング時間依存性を示すグラフである。
【図４】 被エッチング層の最終的な寸法変換差のパターン密度依存性を示すグラフである。
【図５】 等方性エッチング装置の一構成例を示す概略断面図である。
【図６】 異方性エッチング装置の一構成例を示す概略断面図である。
【図７】 寸法変換差のパターン密度依存性を説明する概略断面図である。
【図８】 被エッチング層の概略断面図および寸法変換差のパターン密度依存性を示すグラフである。
【符号の説明】
１…半導体基板、２…ゲート絶縁膜、３…多結晶シリコン層、４…高融点金属シリサイド層、５…ゲート電極層、６…エッチングマスク、７…反応生成物、８…ゲート電極、９…側壁保護膜、１０…堆積膜、１１…被エッチング基板、１２…基板ステージ、１３…チャンバ、１４…プラズマ発生装置、１５…プラズマ、１６…プラズマ輸送管、１７…マイクロ波導波管、１８…べルジャ、１９…ソレノイドコイル、２０…基板バイアス電源
【発明の属する技術分野】
本発明は電子装置の製造方法に関し、さらに詳しくは、パターン密度に疎密を有するエッチングマスクを用いて被エッチング層を異方性エッチングする際の、寸法変換差を低減した電子装置の製造方法に関する。
【０００２】
【従来の技術】
各種電子装置の微細構造を形成する際に、エッチングマスクを用いて被エッチング層を異方性エッチングする手法が用いられる。その一例として、ＭＩＳ(Metal Insulator Semiconductor) トランジスタを含む高集積度半導体装置におけるゲート電極エッチングがある。
【０００３】
ゲート電極長は近年ディープサブミクロンの微細幅となり、エッチングマスク幅との寸法変換差（CD Loss ; Critical Dimensional Loss, あるいは CD Gain) の少ないパターニングを施すことが、チャネル抵抗等のデバイス性能を均一化する上で重要である。またゲート電極材料としては、シート抵抗を低減するために多結晶シリコンとＷＳｉ2 等の高融点金属シリサイドを積層した高融点金属ポリサイドが用いられる。
【０００４】
ゲート電極エッチングにおいては、通常Ｃｌ2 やＨＢｒ等のハロゲン系ガスにＯ2 を微量添加した混合ガスを高周波電界等でプラズマ化し、エッチングに必要なイオンとラジカルを発生させている。異方性エッチングを達成するためには、被エッチング基板にバイアスを印加して電界を発生させ、イオンを被エッチング基板に垂直入射させる手法が採られる。
エッチング装置としては平行平板型ＲＩＥ (Reactive Ion Etching) 装置、ＥＣＲ (Electron Cyclotron Resonance) プラズマエッチング装置、ＩＣＰ (Inductively Coupled Plasma) エッチング装置あるいはヘリコン波プラズマエッチング装置等が代表的に用いられる。
【０００５】
しかし通常のエッチング工程においては、イオンと同時に化学的に活性なラジカルもプラズマ中に発生する。ラジカルは電気的に中性で、電界の影響を受けないので等方的に振る舞い、アンダカットあるいはサイドエッチングの原因ともなる。したがって、異方性エッチングを確実なものとするために、被エッチングパターンの側面に側壁保護膜を堆積して、この面へのラジカルのアタックによるアンダカットを防止する手法を併用している。
【０００６】
側壁保護膜は、エッチング反応によって生じる反応生成物のうち、比較的蒸気圧の小さなものを被エッチング基板上全面に堆積させ、イオン入射の少ないパターン側面に残す方法により形成される。被エッチング基板上に堆積する反応生成物の総量については、被エッチング基板温度が低ければ多く、逆に高ければ少ないので、被エッチング基板温度により制御することが可能である。したがって、被エッチング基板全体としては、反応生成物の堆積量を制御することが容易であり、異方性加工を確保できる最小限の厚さの側壁保護膜を堆積し、寸法変換差を最小限に抑えてエッチングすればよい。
【０００７】
しかしながら、１枚の被エッチング基板内において、場所により側壁保護膜の厚さが異なり、寸法変換差が発生する現象がある。側壁保護膜の厚さは、エッチングマスクのパターン密度に大きく依存する。この問題を、ゲート電極エッチングを例にとって図７を参照して説明する。
【０００８】
同図は半導体基板１上のゲート絶縁膜２上に形成された多結晶シリコン層３と高融点金属シリサイド層４からなるゲート電極層５を、エッチングマスク６をマスクとしてエッチングする工程を示す。これらのうち、図７（ａ１）は被エッチング基板の中の疎なパターン領域すなわち孤立パターンを、図７（ａ２）は同じく密なパターン領域すなわちラインアンドスペースパターンを示す。エッチングマスク６のパターン幅ＬPRは、どちらも同一である。
【０００９】
図７（ａ１）に示す疎なパターン領域のエッチング工程では、被エッチング層の露出表面積が大きいため大量のエッチング反応生成物が生じる。このうち蒸気圧が比較的小さな反応生成物７が、図７（ｂ１）に示すようにエッチングされつつあるゲート電極８のわずかな露出側面に堆積し、厚い側壁保護膜９を形成する。したがって、ゲート電極８は順テーパ形状となり、ゲート絶縁膜２と接する部分のゲート電極長ＬG はエッチングマスク６のパターン幅ＬPRより大きくなる。すなわち、CD Gain は大きくなる。
【００１０】
一方、図７（ａ２）に示す密なパターン領域のエッチング工程では、被エッチング層の露出面積が小さく、反応生成物の量が少ない。これに対し反応生成物が堆積するゲート電極８の側面は多数存在する。これに加え、アスペクト比の大きな微細スペース間には、図７（ｂ２）に示すようにエッチングマスク６の影となって反応生成物７が堆積しずらい。したがって、密なパターン領域では側壁保護膜９の厚さは薄く、ゲート電極８の側面は比較的垂直形状にパターニングされ、ゲート電極長ＬG はエッチングマスク６のパターン幅ＬPRとほぼ同等となる。すなわち、CD Gain は小さく、あるいは０であり、CD Loss を発生する場合もありうる。
【００１１】
ラインアンドスペース状のゲート電極をエッチングした際の寸法変換差の一例を図８に示す。図８（ａ）は、図８（ｂ）に示すようにライン幅ＬLINE＝０．３５μｍのエッチングマスクを用い、スペース幅ＬSPACE を変化させた場合のＬSPACE ／ＬLINEを横軸とし、縦軸に寸法変換差をとったグラフである。横軸の値は大きい程、パターン密度は疎となる。これから明らかなように、パターン密度が疎である程、寸法変換差が大きくなる傾向にある。
【００１２】
ところで、エッチングマスクを後退させてリソグラフィの解像限界以下の微細パターンを形成する方法がある。例えばレジストマスクをアッシングで後退させる方法が、"Deep Submicrometer MOS Device Fabrication Using a Photoresist-Ashing Technique" IEEE Electron Device Lett., vol.EDL-9, pp.186〜188 (1988) に報告されている。また無機エッチングマスクをウェットエッチングにより後退させ、微細パターンを形成する方法も特開平７−１６９９６４号公報に開示されている。
【００１３】
しかしながら、これらの方法ではエッチングマスク幅がその疎密にかかわらず均等に後退する。この結果、エッチング時に発生する寸法変換差のパターン密度依存性を解決することはできなかった。
【００１４】
【発明が解決しようとする課題】
本発明は上述した従来の技術に付随する問題点を解決し、同一被エッチング基板内でパターン密度に疎密を有するエッチングマスクを用いても、エッチング加工における寸法変換差が発生することのない電子装置の製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は、上述の課題を解決するために提案するものである。すなわち本発明の電子装置の製造方法は、被エッチング層上に、疎なパターン領域と密なパターン領域とが混在するエッチングマスクを形成する工程、このエッチングマスクに等方性ドライエッチングを施すことにより、疎なパターン領域のパターン幅を、密なパターン領域のパターン幅より大きく後退させる工程、後退したエッチングマスクをマスクとして、被エッチング層に異方性ドライエッチングを施すことにより、疎なパターン領域と密なパターン領域とが混在する被エッチング層パターンを得る工程を具備し、前記エッチングマスクの等方性ドライエッチングは、エッチングマスクのエッチング種となるラジカルを発生するガスと、前記ラジカルを消費するガスとの混合ガスにより施し、前記エッチングマスクの等方性ドライエッチングは、エッチングマスクのエッチング種となるラジカルを発生するガスと、前記ラジカルを消費するガスとの混合ガスにより施し、前記ラジカルを発生するガスは酸素ガスであるとともに、前記ラジカルを消費するガスは、ＣＨＦ系ガス、Ｎ2ガス、ＮＯ系ガス、ＣＯ系ガス、アルコール、またはカルボン酸系ガスであることを特徴とする。
【００１６】
前記被エッチング層の等方性ドライエッチングは、エッチング反応生成物を前記被エッチング層パターンの側面に堆積しつつエッチングすることが望ましい。
【００１７】
本発明においては、被エッチング層の寸法変換差のパターン依存性を低減するため、エッチングマスクをパターン密度に応じて後退させ、このエッチングマスクにより被エッチング層をエッチングすることにより、最終的な被エッチング層パターンのパターン幅を略一定とするものである。
【００１８】
すなわち、疎なパターン領域のエッチングマスクを大きく後退させるとともに、密なパターン領域のエッチングマスクの後退量は小さく設定する。このようにして形成した、パターン幅のパターン密度依存性のあるエッチングマスクを用いて被エッチング層をエッチングする。すると、疎なパターン領域の被エッチング層パターンの側面には側壁保護膜が厚く形成されるので、寸法変換差は０に近づく。
一方密なパターン領域の被エッチング層パターンの側面には側壁保護膜は薄く形成されることから、ここでも寸法変換差は０に近似される。
【００１９】
このようにパターンの疎密に起因する寸法変換差が低減されることにより、特に被エッチング層パターンのパターン幅がサブミクロン、例えばゲート電極長が０．３５μｍ世代以下の半導体装置を製造する場合に、均一なデバイス特性を得ることができる。パターン幅の下限は特に限定はなく、電子装置の機能や目的、露光装置の解像度、あるいは量子効果の出現等の物性に依存する設計事項である。
【００２０】
【発明の実施の形態】
以下、本発明の電子装置の製造方法を、半導体装置のゲート電極加工を例とした実施形態例につき添付図面を参照しつつ説明する。なお実施形態例の説明で参照する図面中で、従来技術の説明で参照した図７中の構成要素部分と同様の構成要素部分には同じ参照符号を付すものとする。また図面中の各構成部分の厚さや幅は、説明を容易にするためのものであり、実際の半導体装置を反映したものではない。
【００２１】
まず実際の工程の説明の前に、以下の実施形態例で用いたエッチング装置の構成を説明する。図５はエッチングマスクの等方性エッチングに用いる装置の一例としてのＣＤＥ(Chemical Dry Etching)装置を示す概略断面図である。すなわち、エッチングガスが導入され、２．４５ＧＨｚのマイクロ波が印加されるプラズマ発生装置１４で発生したプラズマ１５は、プラズマ輸送管１６を経由してチャンバ１３内に導入される。チャンバ１３内のグリッドを通過する際に、イオン等の荷電粒子を除去されたプラズマは、ラジカル等の中性活性種のみが基板ステージ１２上の被エッチング基板１１に到達し、ここでエッチングマスクの等方性エッチングが施される。基板ステージ１２はその内部に不図示のヒータ、冷媒循環路、あるいは熱媒体ガス導入路や静電チャック等の機構を有し、被エッチング基板１１を高精度に温度制御することができる。
【００２２】
図６は被エッチング層の異方性エッチングに用いる装置の一例としてのＥＣＲプラズマエッチング装置を示す概略断面図である。すなわち、マイクロ波導波管１７から導入される２．４５ＧＨｚのマイクロ波は、ソレノイドコイル１９が発生する０．０８７５Ｔの磁界との相互作用によって、石英等の誘電体材料からなるベルジャ１８内にプラズマ１５を発生する。べルジャ１８下部のエッチング室には被エッチング基板１１が基板ステージ１２に載置されている。この基板ステージ１２には基板バイアス電源２０による２ＭＨｚの基板バイアスが印加され、プラズマ１５中のイオンを被エッチング基板１１に対して略垂直に入射させ、異方性エッチングを施すことができる。なお本エッチング装置の基板ステージ１２も高精度の温度制御機構や、メカニカルチャック機構等を有している。
なお、図５に示した等方性エッチング装置と、図６に示した異方性エッチング装置とを、真空ゲートバルブ等で連接し、被エッチング基板を両装置間で搬送可能に構成すれば、一連の工程のスループットを向上することができる。また、図８に示したエッチング装置の基板バイアス電源２０をオフにして、イオン入射を断った状態で疑似的な等方性エッチング装置とし、一連の工程を施すことも可能である。
【００２３】
〔実施形態例〕
本実施形態例は、エッチングマスクの等方性エッチング工程において、ラジカルを消費するガスを添加してエッチングして、最終的な被エッチング層パターンのパターン幅を均一化した例であり、この一連の工程を図１を参照して説明する。
【００２４】
採用した被エッチング基板は、図１（ａ１）および図１（ａ２）に示すように、シリコン等の半導体基板１上に、ゲート絶縁膜２、多結晶シリコン層３およびＷＳｉ2 の高融点金属シリサイド層４からなるゲート電極層５、そしてフォトレジストからなるエッチングマスク６が形成されたものである。これらのうち図１（ａ１）は同一被エッチング基板上の疎なパターン領域を示し、図１（ａ２）は密なパターン領域を示している。
各層は、ゲート絶縁膜２が熱酸化により９ｎｍの厚さに形成したもの、多結晶シリコン層３と高融点金属シリサイド層４は減圧ＣＶＤ法により各１００ｎｍの厚さに形成したものである。またエッチングマスク６のパターン幅ＬPRは０．３５μｍであり、疎なパターン領域および密なパターン領域ともに一定である。このパターン疎密は、例えばＤＲＡＭにおけるメモリセル領域と周辺回路領域におけるパターンレイアウト等に通常見られるものである。
【００２５】
多結晶シリコン層３の減圧ＣＶＤ条件は一例として
ＳｉＨ4 ５００ ｓｃｃｍ
ＰＨ3 ０．３５ ｓｃｃｍ
ガス圧力 １００ Ｐａ
基板温度 ５００ ℃であり、また高融点金属シリサイド層４の減圧ＣＶＤ条件は一例として
ＷＦ6 ３ ｓｃｃｍ
ＳｉＨ4 ３００ ｓｃｃｍ
Ｈｅ ５００ ｓｃｃｍ
ガス圧力 ７０ Ｐａ
基板温度 ３６０ ℃である。
【００２６】
この被エッチング基板を、図５にその概略断面図を示す、ＣＤＥ装置の基板ステージ１２上に載置し、次の条件でエッチングマスク６を等方性エッチング（プリエッチング）する。
Ｏ2 ２７０ ｓｃｃｍ
ＣＦ4 ２７０ ｓｃｃｍ
圧力 ４０ Ｐａ
マイクロ波電力 ７００ Ｗ
基板ステージ温度 １５ ℃
【００２７】
この等方性エッチング工程においては、エッチングマスクのエッチング種である酸素ラジカルを消費するガスとしてＣＦ4 を添加することにより、被エッチング基板表面での酸素ラジカル濃度が減少する。この酸素ラジカルを消費するガスには、ＣＨＦ3 ，ＣＨ2 Ｆ2 等のＣＨＦ系ガス、Ｎ2 ガス、Ｎ2 Ｏ，ＮＯ，ＮＯ2 ，ＮＯ3 等のＮＯ系ガス、ＣＯ，ＣＯ2 等のＣＯ系ガス、ＣＨ3 ＯＨやＣＨ3 ＣＯＯＨ等のアルコールやカルボン酸系ガスがあり、いずれもその混合比等の等方性エッチング条件の設定により用いることができる。特に図１（ａ２）に示す密なパターン領域においては、エッチングマスク６によっても酸素ラジカルが活発に消費される状態であるので、この領域での酸素ラジカルは欠乏状態となる。一方図１（ａ１）に示す疎なパターン領域では、エッチングマスクの存在確率が小さく、したがってこの領域では酸素ラジカルが欠乏するには至らない。
【００２８】
したがって、図１（ｂ１）に示すように疎なパターン領域では、エッチングマスクは後退してそのパターン幅ＬISO に縮小する。一方、図１（ｂ２）に示す密なパターン領域ではエッチングマスクはわずかに後退してそのパターン幅ＬISO’となる。すなわち、ＬISO ＜ＬISO ’の関係となる。
【００２９】
図２はこの関係を示すグラフである。同図はエッチングマスクのパターン幅をＬLINE、スペース幅をＬSPACE とした場合、ＬSPACE ／ＬLINEを横軸にとり、エッチングマスクの寸法変換差、すなわち後退量を縦軸にとった場合、寸法変換差のパターン密度依存性を各エッチングガスにより調べたものである。
ＬSPACE ／ＬLINEの値は、言うまでもなく小さい方が密なパターン領域であり、大きい方が疎なパターン領域に相当する。
【００３０】
同図にみられるように、Ｏ2 のみによる等方性エッチングでは寸法変換差のパターン密度依存性は小さなものである。
一方、本実施形態例のように酸素ラジカルを消費するガスを添加すると、エッチングマスクの寸法変換差のパターン密度依存性が極めて大きくなる。図２には酸素ラジカルを消費するガスとして、ＣＦ4をＯ2 に等量混合した場合と、その他の例として、Ｎ2 をＯ2 に等量混合した場合の結果を示す。この場合もＣＦ4 と同様の傾向を示す。
エッチングマスク６の等方性エッチング後のパターン幅ＬISO の値は、図３のグラフに示すようにエッチング時間や酸素ラジカルを消費するガスの添加量等により制御できる。
なお図２および図３はＬLINE（ＬPR）＝０．３５μｍの例である。
【００３１】
つぎに被エッチング基板を、図６にその概略断面図を示す、ＥＣＲエッチング装置の基板ステージ１２上に載置し、次の３ステップでゲート電極層５を異方性エッチングする。この異方性エッチング条件は、反応生成物を被エッチング基板上に積極的に堆積し、側壁保護膜を形成し得る条件である。
ステップ１（ブレークスルー）
Ｃｌ2 ７８ ｓｃｃｍ
Ｏ2 ６ ｓｃｃｍ
圧力 ０．４ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ７０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 １０ ｓｅｃ
ステップ２（メインエッチング）
Ｃｌ2 ７８ ｓｃｃｍ
Ｏ2 ６ ｓｃｃｍ
圧力 ０．４ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ５０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 ジャストエッチング迄
ステップ３（オーバーエッチング）
ＨＢｒ １２０ ｓｃｃｍ
Ｏ2 ４ ｓｃｃｍ
圧力 １．０ Ｐａ
マイクロ波電流 １２０ ｍＡ
基板バイアス電力 ５０ Ｗ
基板ステージ温度 ２０ ℃
エッチング時間 ３０ ｓｅｃ
【００３２】
この異方性エッチング工程では、図８を参照して説明したように、密なパターン領域では寸法変換差がほとんどなく、疎なパターン領域では正の寸法変換差が発生する。この結果、図１（ｃ１）で示す疎なパターン領域では、後退によりＬISO のパターン幅に細ったエッチングマスク幅より広がり、ＬANISO のパターン幅のゲート電極８がパターニングされる。このため、ゲート電極８のパターン幅ＬANISO は、最初のエッチングマスクのパターン幅ＬPRに近いものとなる。
【００３３】
一方、図１（ｃ２）に示す密なパターン領域では、もともと後退量がほとんど無いＬISO ’のパターン幅のエッチングマスクを用い、寸法変換差の少ない異方性エッチングを施したため、ゲート電極８のパターン幅ＬANISO ’のパターン幅は、最初のエッチングマスクのパターン幅ＬPRとほとんど変わらない。結果として、ＬANISO ≒ＬANISO ’となる。
【００３４】
図４はこの関係を示すグラフである。同図も横軸にエッチングマスクのＬSPACE ／ＬLINEの値を、縦軸にはエッチングマスクの等方性エッチングにおける寸法変換差（後退量）と、ゲート電極層を異方性エッチングした場合の寸法変換差、そして両者の合成として得られるゲート電極の最終的な寸法変換差を示している。このように、エッチングマスクのパターン密度の疎密にかかわらず、最終的には均一なパターン幅の被エッチング層パターンが得られる。
【００３５】
本実施形態例によれば、エッチングマスクをパターン密度依存性のある等方性エッチングにより後退させた後に、被エッチング層を異方性エッチングすることにより、最終的に得られる被エッチング層パターンのパターン幅を、パターン密度にかかわらずほぼ一定値とすることができる。
【００３６】
以上、本発明を実施形態例により説明したが、本発明はこれら形態例に何ら限定されるものではない。例えば半導体装置のゲート電極加工を例にとったが、パターンの疎密を有する配線層エッチングにも適用できる。被エッチング層の材料も高融点金属ポリサイド以外に各種材料に適用できる。またエッチングマスクとしてフォトレジスト以外にも感光性のないポリマ等を用いた多層レジストや、ハードマスクであってもよい。その他エッチング装置や被エッチング基板構造等、適宜変更が可能である。本発明は半導体装置以外に被エッチング層のパターン密度に疎密を有する電子装置の製造方法、例えば薄膜磁気ヘッド装置や薄膜インダクタ、マイクロマシン等の製造に適用することができる。
【００３７】
【発明の効果】
以上の説明から明らかなように、本発明の電子装置の製造方法によれば、同一被エッチング基板内でパターン密度に疎密を有するエッチングマスクを用いて、寸法変換差のないエッチング加工を施すことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態例の工程を示す概略断面図である。
【図２】 エッチングマスクの寸法変換差のパターン密度依存性を示すグラフである。
【図３】 エッチングマスクの寸法変換差のエッチング時間依存性を示すグラフである。
【図４】 被エッチング層の最終的な寸法変換差のパターン密度依存性を示すグラフである。
【図５】 等方性エッチング装置の一構成例を示す概略断面図である。
【図６】 異方性エッチング装置の一構成例を示す概略断面図である。
【図７】 寸法変換差のパターン密度依存性を説明する概略断面図である。
【図８】 被エッチング層の概略断面図および寸法変換差のパターン密度依存性を示すグラフである。
【符号の説明】
１…半導体基板、２…ゲート絶縁膜、３…多結晶シリコン層、４…高融点金属シリサイド層、５…ゲート電極層、６…エッチングマスク、７…反応生成物、８…ゲート電極、９…側壁保護膜、１０…堆積膜、１１…被エッチング基板、１２…基板ステージ、１３…チャンバ、１４…プラズマ発生装置、１５…プラズマ、１６…プラズマ輸送管、１７…マイクロ波導波管、１８…べルジャ、１９…ソレノイドコイル、２０…基板バイアス電源
Claims (2)
- 被エッチング層上に、疎なパターン領域と密なパターン領域とが混在するエッチングマスクを形成する工程、
前記エッチングマスクに等方性ドライエッチングを施すことにより、前記疎なパターン領域のパターン幅を、前記密なパターン領域のパターン幅より大きく後退させる工程、
後退した前記エッチングマスクをマスクとして、前記被エッチング層に異方性ドライエッチングを施すことにより、疎なパターン領域と密なパターン領域とが混在する被エッチング層パターンを得る工程
を順に具備し、
前記エッチングマスクの等方性ドライエッチングは、
エッチングマスクのエッチング種となるラジカルを発生するガスと、
前記ラジカルを消費するガスとの混合ガスにより施し、
前記ラジカルを発生するガスは酸素ガスであるとともに、前記ラジカルを消費するガスはＣＨＦ系ガス、Ｎ2ガス、ＮＯ系ガス、ＣＯ系ガス、アルコール、またはカルボン酸系ガスであること
を特徴とする電子装置の製造方法。 - 前記被エッチング層の等方性ドライエッチングは、
エッチング反応生成物を前記被エッチング層パターンの側面に堆積しつつエッチングすること
を特徴とする請求項１記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025698A JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025698A JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012513A JP2000012513A (ja) | 2000-01-14 |
| JP4066517B2 true JP4066517B2 (ja) | 2008-03-26 |
Family
ID=15901578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17025698A Expired - Fee Related JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066517B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498662B2 (ja) * | 2001-06-15 | 2010-07-07 | 東京エレクトロン株式会社 | ドライエッチング方法 |
| JP4740599B2 (ja) * | 2005-01-07 | 2011-08-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US10734238B2 (en) * | 2017-11-21 | 2020-08-04 | Lam Research Corporation | Atomic layer deposition and etch in a single plasma chamber for critical dimension control |
-
1998
- 1998-06-17 JP JP17025698A patent/JP4066517B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012513A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497213B2 (en) | Plasma processing method | |
| KR101430093B1 (ko) | 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치 | |
| Armacost et al. | Plasma-etching processes for ULSI semiconductor circuits | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| US20090191711A1 (en) | Hardmask open process with enhanced cd space shrink and reduction | |
| KR20160102356A (ko) | 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리 | |
| KR20040017805A (ko) | 유기 반사방지 코팅（ａｒｃ）층의 에칭 방법 | |
| Detter et al. | Impact of chemistry on profile control of resist masked silicon gates etched in high density halogen-based plasmas | |
| US6121154A (en) | Techniques for etching with a photoresist mask | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| Givens et al. | Selective dry etching in a high density plasma for 0.5 μm complementary metal–oxide–semiconductor technology | |
| US6746925B1 (en) | High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation | |
| Marchack et al. | Nitride etching with hydrofluorocarbons. II. Evaluation of C4H9F for tight pitch Si3N4 patterning applications | |
| JP4066517B2 (ja) | 電子装置の製造方法 | |
| Nojiri et al. | Electron cyclotron resonance plasma etching of silicon dioxide for deep‐submicron ultralarge scale integrations | |
| Meng et al. | Innovatively composite hard mask to feature sub-30 nm gate patterning | |
| Gabriel et al. | Gate oxide damage in a high density inductively coupled plasma | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| US20100055888A1 (en) | Semiconductor device fabrication method | |
| JP3883247B2 (ja) | 半導体装置の製造方法 | |
| Yost et al. | Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor | |
| JP2000164732A (ja) | 半導体装置およびその製造方法 | |
| JP2003059907A (ja) | 反射防止膜のエッチング方法 | |
| JP5063535B2 (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |