JP2000012513A - 電子装置の製造方法 - Google Patents
電子装置の製造方法Info
- Publication number
- JP2000012513A JP2000012513A JP10170256A JP17025698A JP2000012513A JP 2000012513 A JP2000012513 A JP 2000012513A JP 10170256 A JP10170256 A JP 10170256A JP 17025698 A JP17025698 A JP 17025698A JP 2000012513 A JP2000012513 A JP 2000012513A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- etched
- etching mask
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 同一基板上に、密なパターン領域と疎なパタ
ーン領域とが混在するエッチングマスクを用いて被エッ
チング層をエッチングする際に、寸法変換差のパターン
密度依存性を低減する。 【解決手段】 エッチングマスク６のパターン幅ＬPRを
後退させる等方性エッチングを施した後、後退したエッ
チングマスクを用いてゲート電極層５を異方性エッチン
グする。この際、等方性エッチング後のエッチングマス
ク幅は、疎なパターン領域での幅をＬISO 、密なパター
ン領域での幅をＬISO ’としたとき、ＬISO ＜ＬISO ’
となるようにラジカル消費ガス等を混合して等方性エッ
チングする。 【効果】 ゲート電極の異方性エッチング工程におい
て、疎なパターン領域では反応生成物が過剰に生じるた
め側壁保護膜が厚く形成され、正の寸法変換差が発生す
る。この結果、ゲート電極幅はほぼ均一化される。
ーン領域とが混在するエッチングマスクを用いて被エッ
チング層をエッチングする際に、寸法変換差のパターン
密度依存性を低減する。 【解決手段】 エッチングマスク６のパターン幅ＬPRを
後退させる等方性エッチングを施した後、後退したエッ
チングマスクを用いてゲート電極層５を異方性エッチン
グする。この際、等方性エッチング後のエッチングマス
ク幅は、疎なパターン領域での幅をＬISO 、密なパター
ン領域での幅をＬISO ’としたとき、ＬISO ＜ＬISO ’
となるようにラジカル消費ガス等を混合して等方性エッ
チングする。 【効果】 ゲート電極の異方性エッチング工程におい
て、疎なパターン領域では反応生成物が過剰に生じるた
め側壁保護膜が厚く形成され、正の寸法変換差が発生す
る。この結果、ゲート電極幅はほぼ均一化される。
Description
【０００１】
【発明の属する技術分野】本発明は電子装置の製造方法
に関し、さらに詳しくは、パターン密度に疎密を有する
エッチングマスクを用いて被エッチング層を異方性エッ
チングする際の、寸法変換差を低減した電子装置の製造
方法に関する。
に関し、さらに詳しくは、パターン密度に疎密を有する
エッチングマスクを用いて被エッチング層を異方性エッ
チングする際の、寸法変換差を低減した電子装置の製造
方法に関する。
【０００２】
【従来の技術】各種電子装置の微細構造を形成する際
に、エッチングマスクを用いて被エッチング層を異方性
エッチングする手法が用いられる。その一例として、Ｍ
ＩＳ(Metal Insulator Semiconductor) トランジスタを
含む高集積度半導体装置におけるゲート電極エッチング
がある。
に、エッチングマスクを用いて被エッチング層を異方性
エッチングする手法が用いられる。その一例として、Ｍ
ＩＳ(Metal Insulator Semiconductor) トランジスタを
含む高集積度半導体装置におけるゲート電極エッチング
がある。
【０００３】ゲート電極長は近年ディープサブミクロン
の微細幅となり、エッチングマスク幅との寸法変換差
（CD Loss ; Critical Dimensional Loss, あるいは C
D Gain) の少ないパターニングを施すことが、チャネル
抵抗等のデバイス性能を均一化する上で重要である。ま
たゲート電極材料としては、シート抵抗を低減するため
に多結晶シリコンとＷＳｉ2 等の高融点金属シリサイド
を積層した高融点金属ポリサイドが用いられる。
の微細幅となり、エッチングマスク幅との寸法変換差
（CD Loss ; Critical Dimensional Loss, あるいは C
D Gain) の少ないパターニングを施すことが、チャネル
抵抗等のデバイス性能を均一化する上で重要である。ま
たゲート電極材料としては、シート抵抗を低減するため
に多結晶シリコンとＷＳｉ2 等の高融点金属シリサイド
を積層した高融点金属ポリサイドが用いられる。
【０００４】ゲート電極エッチングにおいては、通常Ｃ
ｌ2 やＨＢｒ等のハロゲン系ガスにＯ2 を微量添加した
混合ガスを高周波電界等でプラズマ化し、エッチングに
必要なイオンとラジカルを発生させている。異方性エッ
チングを達成するためには、被エッチング基板にバイア
スを印加して電界を発生させ、イオンを被エッチング基
板に垂直入射させる手法が採られる。エッチング装置と
しては平行平板型ＲＩＥ (Reactive Ion Etching) 装
置、ＥＣＲ (Electron Cyclotron Resonance) プラズマ
エッチング装置、ＩＣＰ (Inductively Coupled Plasm
a) エッチング装置あるいはヘリコン波プラズマエッチ
ング装置等が代表的に用いられる。
ｌ2 やＨＢｒ等のハロゲン系ガスにＯ2 を微量添加した
混合ガスを高周波電界等でプラズマ化し、エッチングに
必要なイオンとラジカルを発生させている。異方性エッ
チングを達成するためには、被エッチング基板にバイア
スを印加して電界を発生させ、イオンを被エッチング基
板に垂直入射させる手法が採られる。エッチング装置と
しては平行平板型ＲＩＥ (Reactive Ion Etching) 装
置、ＥＣＲ (Electron Cyclotron Resonance) プラズマ
エッチング装置、ＩＣＰ (Inductively Coupled Plasm
a) エッチング装置あるいはヘリコン波プラズマエッチ
ング装置等が代表的に用いられる。
【０００５】しかし通常のエッチング工程においては、
イオンと同時に化学的に活性なラジカルもプラズマ中に
発生する。ラジカルは電気的に中性で、電界の影響を受
けないので等方的に振る舞い、アンダカットあるいはサ
イドエッチングの原因ともなる。したがって、異方性エ
ッチングを確実なものとするために、被エッチングパタ
ーンの側面に側壁保護膜を堆積して、この面へのラジカ
ルのアタックによるアンダカットを防止する手法を併用
している。
イオンと同時に化学的に活性なラジカルもプラズマ中に
発生する。ラジカルは電気的に中性で、電界の影響を受
けないので等方的に振る舞い、アンダカットあるいはサ
イドエッチングの原因ともなる。したがって、異方性エ
ッチングを確実なものとするために、被エッチングパタ
ーンの側面に側壁保護膜を堆積して、この面へのラジカ
ルのアタックによるアンダカットを防止する手法を併用
している。
【０００６】側壁保護膜は、エッチング反応によって生
じる反応生成物のうち、比較的蒸気圧の小さなものを被
エッチング基板上全面に堆積させ、イオン入射の少ない
パターン側面に残す方法により形成される。被エッチン
グ基板上に堆積する反応生成物の総量については、被エ
ッチング基板温度が低ければ多く、逆に高ければ少ない
ので、被エッチング基板温度により制御することが可能
である。したがって、被エッチング基板全体としては、
反応生成物の堆積量を制御することが容易であり、異方
性加工を確保できる最小限の厚さの側壁保護膜を堆積
し、寸法変換差を最小限に抑えてエッチングすればよ
い。
じる反応生成物のうち、比較的蒸気圧の小さなものを被
エッチング基板上全面に堆積させ、イオン入射の少ない
パターン側面に残す方法により形成される。被エッチン
グ基板上に堆積する反応生成物の総量については、被エ
ッチング基板温度が低ければ多く、逆に高ければ少ない
ので、被エッチング基板温度により制御することが可能
である。したがって、被エッチング基板全体としては、
反応生成物の堆積量を制御することが容易であり、異方
性加工を確保できる最小限の厚さの側壁保護膜を堆積
し、寸法変換差を最小限に抑えてエッチングすればよ
い。
【０００７】しかしながら、１枚の被エッチング基板内
において、場所により側壁保護膜の厚さが異なり、寸法
変換差が発生する現象がある。側壁保護膜の厚さは、エ
ッチングマスクのパターン密度に大きく依存する。この
問題を、ゲート電極エッチングを例にとって図８を参照
して説明する。
において、場所により側壁保護膜の厚さが異なり、寸法
変換差が発生する現象がある。側壁保護膜の厚さは、エ
ッチングマスクのパターン密度に大きく依存する。この
問題を、ゲート電極エッチングを例にとって図８を参照
して説明する。
【０００８】同図は半導体基板１上のゲート絶縁膜２上
に形成された多結晶シリコン層３と高融点金属シリサイ
ド層４からなるゲート電極層５を、エッチングマスク６
をマスクとしてエッチングする工程を示す。これらのう
ち、図８（ａ１）は被エッチング基板の中の疎なパター
ン領域すなわち孤立パターンを、図８（ａ２）は同じく
密なパターン領域すなわちラインアンドスペースパター
ンを示す。エッチングマスク６のパターン幅ＬPRは、ど
ちらも同一である。
に形成された多結晶シリコン層３と高融点金属シリサイ
ド層４からなるゲート電極層５を、エッチングマスク６
をマスクとしてエッチングする工程を示す。これらのう
ち、図８（ａ１）は被エッチング基板の中の疎なパター
ン領域すなわち孤立パターンを、図８（ａ２）は同じく
密なパターン領域すなわちラインアンドスペースパター
ンを示す。エッチングマスク６のパターン幅ＬPRは、ど
ちらも同一である。
【０００９】図８（ａ１）に示す疎なパターン領域のエ
ッチング工程では、被エッチング層の露出表面積が大き
いため大量のエッチング反応生成物が生じる。このうち
蒸気圧が比較的小さな反応生成物７が、図８（ｂ１）に
示すようにエッチングされつつあるゲート電極８のわず
かな露出側面に堆積し、厚い側壁保護膜９を形成する。
したがって、ゲート電極８は順テーパ形状となり、ゲー
ト絶縁膜２と接する部分のゲート電極長ＬG はエッチン
グマスク６のパターン幅ＬPRより大きくなる。すなわ
ち、CD Gain は大きくなる。
ッチング工程では、被エッチング層の露出表面積が大き
いため大量のエッチング反応生成物が生じる。このうち
蒸気圧が比較的小さな反応生成物７が、図８（ｂ１）に
示すようにエッチングされつつあるゲート電極８のわず
かな露出側面に堆積し、厚い側壁保護膜９を形成する。
したがって、ゲート電極８は順テーパ形状となり、ゲー
ト絶縁膜２と接する部分のゲート電極長ＬG はエッチン
グマスク６のパターン幅ＬPRより大きくなる。すなわ
ち、CD Gain は大きくなる。
【００１０】一方、図８（ａ２）に示す密なパターン領
域のエッチング工程では、被エッチング層の露出面積が
小さく、反応生成物の量が少ない。これに対し反応生成
物が堆積するゲート電極８の側面は多数存在する。これ
に加え、アスペクト比の大きな微細スペース間には、図
８（ｂ２）に示すようにエッチングマスク６の影となっ
て反応生成物７が堆積しずらい。したがって、密なパタ
ーン領域では側壁保護膜９の厚さは薄く、ゲート電極８
の側面は比較的垂直形状にパターニングされ、ゲート電
極長ＬG はエッチングマスク６のパターン幅ＬPRとほぼ
同等となる。すなわち、CD Gain は小さく、あるいは０
であり、CD Loss を発生する場合もありうる。
域のエッチング工程では、被エッチング層の露出面積が
小さく、反応生成物の量が少ない。これに対し反応生成
物が堆積するゲート電極８の側面は多数存在する。これ
に加え、アスペクト比の大きな微細スペース間には、図
８（ｂ２）に示すようにエッチングマスク６の影となっ
て反応生成物７が堆積しずらい。したがって、密なパタ
ーン領域では側壁保護膜９の厚さは薄く、ゲート電極８
の側面は比較的垂直形状にパターニングされ、ゲート電
極長ＬG はエッチングマスク６のパターン幅ＬPRとほぼ
同等となる。すなわち、CD Gain は小さく、あるいは０
であり、CD Loss を発生する場合もありうる。
【００１１】ラインアンドスペース状のゲート電極をエ
ッチングした際の寸法変換差の一例を図９に示す。図９
（ａ）は、図９（ｂ）に示すようにライン幅ＬLINE＝
０．３５μｍのエッチングマスクを用い、スペース幅Ｌ
SPAC E を変化させた場合のＬSPACE ／ＬLINEを横軸と
し、縦軸に寸法変換差をとったグラフである。横軸の値
は大きい程、パターン密度は疎となる。これから明らか
なように、パターン密度が疎である程、寸法変換差が大
きくなる傾向にある。
ッチングした際の寸法変換差の一例を図９に示す。図９
（ａ）は、図９（ｂ）に示すようにライン幅ＬLINE＝
０．３５μｍのエッチングマスクを用い、スペース幅Ｌ
SPAC E を変化させた場合のＬSPACE ／ＬLINEを横軸と
し、縦軸に寸法変換差をとったグラフである。横軸の値
は大きい程、パターン密度は疎となる。これから明らか
なように、パターン密度が疎である程、寸法変換差が大
きくなる傾向にある。
【００１２】ところで、エッチングマスクを後退させて
リソグラフィの解像限界以下の微細パターンを形成する
方法がある。例えばレジストマスクをアッシングで後退
させる方法が、"Deep Submicrometer MOS Device Fabri
cation Using a Photoresist-Ashing Technique" IEEE
Electron Device Lett., vol.EDL-9, pp.186〜188 (198
8) に報告されている。また無機エッチングマスクをウ
ェットエッチングにより後退させ、微細パターンを形成
する方法も特開平７−１６９９６４号公報に開示されて
いる。
リソグラフィの解像限界以下の微細パターンを形成する
方法がある。例えばレジストマスクをアッシングで後退
させる方法が、"Deep Submicrometer MOS Device Fabri
cation Using a Photoresist-Ashing Technique" IEEE
Electron Device Lett., vol.EDL-9, pp.186〜188 (198
8) に報告されている。また無機エッチングマスクをウ
ェットエッチングにより後退させ、微細パターンを形成
する方法も特開平７−１６９９６４号公報に開示されて
いる。
【００１３】しかしながら、これらの方法ではエッチン
グマスク幅がその疎密にかかわらず均等に後退する。こ
の結果、エッチング時に発生する寸法変換差のパターン
密度依存性を解決することはできなかった。
グマスク幅がその疎密にかかわらず均等に後退する。こ
の結果、エッチング時に発生する寸法変換差のパターン
密度依存性を解決することはできなかった。
【００１４】
【発明が解決しようとする課題】本発明は上述した従来
の技術に付随する問題点を解決し、同一被エッチング基
板内でパターン密度に疎密を有するエッチングマスクを
用いても、エッチング加工における寸法変換差が発生す
ることのない電子装置の製造方法を提供することを課題
とする。
の技術に付随する問題点を解決し、同一被エッチング基
板内でパターン密度に疎密を有するエッチングマスクを
用いても、エッチング加工における寸法変換差が発生す
ることのない電子装置の製造方法を提供することを課題
とする。
【００１５】
【課題を解決するための手段】本発明は、上述の課題を
解決するために提案するものである。すなわち本発明の
電子装置の製造方法は、被エッチング層上に、略均一な
パターン幅を有するとともに、疎なパターン領域と密な
パターン領域とが混在するエッチングマスクを形成する
工程、このエッチングマスクを等方性エッチングするこ
とにより、疎なパターン領域のパターン幅を、密なパタ
ーン領域のパターン幅より大きく後退させる工程、後退
したエッチングマスクをマスクとして、被エッチング層
を異方性エッチングすることにより、略均一なパターン
幅を有するとともに、疎なパターン領域と密なパターン
領域とが混在する被エッチング層パターンを得る工程以
上の工程を具備することを特徴とする。
解決するために提案するものである。すなわち本発明の
電子装置の製造方法は、被エッチング層上に、略均一な
パターン幅を有するとともに、疎なパターン領域と密な
パターン領域とが混在するエッチングマスクを形成する
工程、このエッチングマスクを等方性エッチングするこ
とにより、疎なパターン領域のパターン幅を、密なパタ
ーン領域のパターン幅より大きく後退させる工程、後退
したエッチングマスクをマスクとして、被エッチング層
を異方性エッチングすることにより、略均一なパターン
幅を有するとともに、疎なパターン領域と密なパターン
領域とが混在する被エッチング層パターンを得る工程以
上の工程を具備することを特徴とする。
【００１６】エッチングマスクの等方性エッチングにお
いては、エッチングマスクのエッチング種のラジカルを
発生するガスと、このラジカルを消費するガスとの混合
ガスにより施すことが望ましい。
いては、エッチングマスクのエッチング種のラジカルを
発生するガスと、このラジカルを消費するガスとの混合
ガスにより施すことが望ましい。
【００１７】またこのエッチングマスクの等方性エッチ
ングにおいては、エッチングマスクのエッチング種のラ
ジカルを発生するガスと、堆積性のガスとの混合ガスに
より施すことも望ましい。
ングにおいては、エッチングマスクのエッチング種のラ
ジカルを発生するガスと、堆積性のガスとの混合ガスに
より施すことも望ましい。
【００１８】また被エッチング層の異方性エッチングに
おいては、エッチング反応生成物を被エッチング層パタ
ーンの側面に堆積しつつエッチングすることが望まし
い。
おいては、エッチング反応生成物を被エッチング層パタ
ーンの側面に堆積しつつエッチングすることが望まし
い。
【００１９】本発明においては、被エッチング層の寸法
変換差のパターン依存性を低減するため、エッチングマ
スクをパターン密度に応じて後退させ、このエッチング
マスクにより被エッチング層をエッチングすることによ
り、最終的な被エッチング層パターンのパターン幅を略
一定とするものである。
変換差のパターン依存性を低減するため、エッチングマ
スクをパターン密度に応じて後退させ、このエッチング
マスクにより被エッチング層をエッチングすることによ
り、最終的な被エッチング層パターンのパターン幅を略
一定とするものである。
【００２０】すなわち、疎なパターン領域のエッチング
マスクを大きく後退させるとともに、密なパターン領域
のエッチングマスクの後退量は小さく設定する。このよ
うにして形成した、パターン幅のパターン密度依存性の
あるエッチングマスクを用いて被エッチング層をエッチ
ングする。すると、疎なパターン領域の被エッチング層
パターンの側面には側壁保護膜が厚く形成されるので、
寸法変換差は０に近づく。一方密なパターン領域の被エ
ッチング層パターンの側面には側壁保護膜は薄く形成さ
れることから、ここでも寸法変換差は０に近似される。
マスクを大きく後退させるとともに、密なパターン領域
のエッチングマスクの後退量は小さく設定する。このよ
うにして形成した、パターン幅のパターン密度依存性の
あるエッチングマスクを用いて被エッチング層をエッチ
ングする。すると、疎なパターン領域の被エッチング層
パターンの側面には側壁保護膜が厚く形成されるので、
寸法変換差は０に近づく。一方密なパターン領域の被エ
ッチング層パターンの側面には側壁保護膜は薄く形成さ
れることから、ここでも寸法変換差は０に近似される。
【００２１】このようにパターンの疎密に起因する寸法
変換差が低減されることにより、特に被エッチング層パ
ターンのパターン幅がサブミクロン、例えばゲート電極
長が０．３５μｍ世代以下の半導体装置を製造する場合
に、均一なデバイス特性を得ることができる。パターン
幅の下限は特に限定はなく、電子装置の機能や目的、露
光装置の解像度、あるいは量子効果の出現等の物性に依
存する設計事項である。
変換差が低減されることにより、特に被エッチング層パ
ターンのパターン幅がサブミクロン、例えばゲート電極
長が０．３５μｍ世代以下の半導体装置を製造する場合
に、均一なデバイス特性を得ることができる。パターン
幅の下限は特に限定はなく、電子装置の機能や目的、露
光装置の解像度、あるいは量子効果の出現等の物性に依
存する設計事項である。
【００２２】
【発明の実施の形態】以下、本発明の電子装置の製造方
法を、半導体装置のゲート電極加工を例とした実施形態
例につき添付図面を参照しつつ説明する。なお実施形態
例の説明で参照する図面中で、従来技術の説明で参照し
た図８中の構成要素部分と同様の構成要素部分には同じ
参照符号を付すものとする。また図面中の各構成部分の
厚さや幅は、説明を容易にするためのものであり、実際
の半導体装置を反映したものではない。
法を、半導体装置のゲート電極加工を例とした実施形態
例につき添付図面を参照しつつ説明する。なお実施形態
例の説明で参照する図面中で、従来技術の説明で参照し
た図８中の構成要素部分と同様の構成要素部分には同じ
参照符号を付すものとする。また図面中の各構成部分の
厚さや幅は、説明を容易にするためのものであり、実際
の半導体装置を反映したものではない。
【００２３】まず実際の工程の説明の前に、以下の実施
形態例で用いたエッチング装置の構成を説明する。図６
はエッチングマスクの等方性エッチングに用いる装置の
一例としてのＣＤＥ(Chemical Dry Etching)装置を示す
概略断面図である。すなわち、エッチングガスが導入さ
れ、２．４５ＧＨｚのマイクロ波が印加されるプラズマ
発生装置１４で発生したプラズマ１５は、プラズマ輸送
管１６を経由してチャンバ１３内に導入される。チャン
バ１３内のグリッドを通過する際に、イオン等の荷電粒
子を除去されたプラズマは、ラジカル等の中性活性種の
みが基板ステージ１２上の被エッチング基板１１に到達
し、ここでエッチングマスクの等方性エッチングが施さ
れる。基板ステージ１２はその内部に不図示のヒータ、
冷媒循環路、あるいは熱媒体ガス導入路や静電チャック
等の機構を有し、被エッチング基板１１を高精度に温度
制御することができる。
形態例で用いたエッチング装置の構成を説明する。図６
はエッチングマスクの等方性エッチングに用いる装置の
一例としてのＣＤＥ(Chemical Dry Etching)装置を示す
概略断面図である。すなわち、エッチングガスが導入さ
れ、２．４５ＧＨｚのマイクロ波が印加されるプラズマ
発生装置１４で発生したプラズマ１５は、プラズマ輸送
管１６を経由してチャンバ１３内に導入される。チャン
バ１３内のグリッドを通過する際に、イオン等の荷電粒
子を除去されたプラズマは、ラジカル等の中性活性種の
みが基板ステージ１２上の被エッチング基板１１に到達
し、ここでエッチングマスクの等方性エッチングが施さ
れる。基板ステージ１２はその内部に不図示のヒータ、
冷媒循環路、あるいは熱媒体ガス導入路や静電チャック
等の機構を有し、被エッチング基板１１を高精度に温度
制御することができる。
【００２４】図７は被エッチング層の異方性エッチング
に用いる装置の一例としてのＥＣＲプラズマエッチング
装置を示す概略断面図である。すなわち、マイクロ波導
波管１７から導入される２．４５ＧＨｚのマイクロ波
は、ソレノイドコイル１９が発生する０．０８７５Ｔの
磁界との相互作用によって、石英等の誘電体材料からな
るベルジャ１８内にプラズマ１５を発生する。べルジャ
１８下部のエッチング室には被エッチング基板１１が基
板ステージ１２に載置されている。この基板ステージ１
２には基板バイアス電源２０による２ＭＨｚの基板バイ
アスが印加され、プラズマ１５中のイオンを被エッチン
グ基板１１に対して略垂直に入射させ、異方性エッチン
グを施すことができる。なお本エッチング装置の基板ス
テージ１２も高精度の温度制御機構や、メカニカルチャ
ック機構等を有している。なお、図６に示した等方性エ
ッチング装置と、図７に示した異方性エッチング装置と
を、真空ゲートバルブ等で連接し、被エッチング基板を
両装置間で搬送可能に構成すれば、一連の工程のスルー
プットを向上することができる。また、図９に示したエ
ッチング装置の基板バイアス電源２０をオフにして、イ
オン入射を断った状態で疑似的な等方性エッチング装置
とし、一連の工程を施すことも可能である。
に用いる装置の一例としてのＥＣＲプラズマエッチング
装置を示す概略断面図である。すなわち、マイクロ波導
波管１７から導入される２．４５ＧＨｚのマイクロ波
は、ソレノイドコイル１９が発生する０．０８７５Ｔの
磁界との相互作用によって、石英等の誘電体材料からな
るベルジャ１８内にプラズマ１５を発生する。べルジャ
１８下部のエッチング室には被エッチング基板１１が基
板ステージ１２に載置されている。この基板ステージ１
２には基板バイアス電源２０による２ＭＨｚの基板バイ
アスが印加され、プラズマ１５中のイオンを被エッチン
グ基板１１に対して略垂直に入射させ、異方性エッチン
グを施すことができる。なお本エッチング装置の基板ス
テージ１２も高精度の温度制御機構や、メカニカルチャ
ック機構等を有している。なお、図６に示した等方性エ
ッチング装置と、図７に示した異方性エッチング装置と
を、真空ゲートバルブ等で連接し、被エッチング基板を
両装置間で搬送可能に構成すれば、一連の工程のスルー
プットを向上することができる。また、図９に示したエ
ッチング装置の基板バイアス電源２０をオフにして、イ
オン入射を断った状態で疑似的な等方性エッチング装置
とし、一連の工程を施すことも可能である。
【００２５】〔実施形態例１〕本実施形態例は、エッチ
ングマスクの等方性エッチング工程において、ラジカル
を消費するガスを添加してエッチングして、最終的な被
エッチング層パターンのパターン幅を均一化した例であ
り、この一連の工程を図１を参照して説明する。
ングマスクの等方性エッチング工程において、ラジカル
を消費するガスを添加してエッチングして、最終的な被
エッチング層パターンのパターン幅を均一化した例であ
り、この一連の工程を図１を参照して説明する。
【００２６】採用した被エッチング基板は、図１（ａ
１）および図１（ａ２）に示すように、シリコン等の半
導体基板１上に、ゲート絶縁膜２、多結晶シリコン層３
およびＷＳｉ2 の高融点金属シリサイド層４からなるゲ
ート電極層５、そしてフォトレジストからなるエッチン
グマスク６が形成されたものである。これらのうち図１
（ａ１）は同一被エッチング基板上の疎なパターン領域
を示し、図１（ａ２）は密なパターン領域を示してい
る。各層は、ゲート絶縁膜２が熱酸化により９ｎｍの厚
さに形成したもの、多結晶シリコン層３と高融点金属シ
リサイド層４は減圧ＣＶＤ法により各１００ｎｍの厚さ
に形成したものである。またエッチングマスク６のパタ
ーン幅ＬPRは０．３５μｍであり、疎なパターン領域お
よび密なパターン領域ともに一定である。このパターン
疎密は、例えばＤＲＡＭにおけるメモリセル領域と周辺
回路領域におけるパターンレイアウト等に通常見られる
ものである。
１）および図１（ａ２）に示すように、シリコン等の半
導体基板１上に、ゲート絶縁膜２、多結晶シリコン層３
およびＷＳｉ2 の高融点金属シリサイド層４からなるゲ
ート電極層５、そしてフォトレジストからなるエッチン
グマスク６が形成されたものである。これらのうち図１
（ａ１）は同一被エッチング基板上の疎なパターン領域
を示し、図１（ａ２）は密なパターン領域を示してい
る。各層は、ゲート絶縁膜２が熱酸化により９ｎｍの厚
さに形成したもの、多結晶シリコン層３と高融点金属シ
リサイド層４は減圧ＣＶＤ法により各１００ｎｍの厚さ
に形成したものである。またエッチングマスク６のパタ
ーン幅ＬPRは０．３５μｍであり、疎なパターン領域お
よび密なパターン領域ともに一定である。このパターン
疎密は、例えばＤＲＡＭにおけるメモリセル領域と周辺
回路領域におけるパターンレイアウト等に通常見られる
ものである。
【００２７】多結晶シリコン層３の減圧ＣＶＤ条件は一
例として ＳｉＨ4 ５００ ｓｃｃｍ ＰＨ3 ０．３５ ｓｃｃｍ ガス圧力 １００ Ｐａ 基板温度 ５００ ℃ であり、また高融点金属シリサイド層４の減圧ＣＶＤ条
件は一例として ＷＦ6 ３ ｓｃｃｍ ＳｉＨ4 ３００ ｓｃｃｍ Ｈｅ ５００ ｓｃｃｍ ガス圧力 ７０ Ｐａ 基板温度 ３６０ ℃ である。
例として ＳｉＨ4 ５００ ｓｃｃｍ ＰＨ3 ０．３５ ｓｃｃｍ ガス圧力 １００ Ｐａ 基板温度 ５００ ℃ であり、また高融点金属シリサイド層４の減圧ＣＶＤ条
件は一例として ＷＦ6 ３ ｓｃｃｍ ＳｉＨ4 ３００ ｓｃｃｍ Ｈｅ ５００ ｓｃｃｍ ガス圧力 ７０ Ｐａ 基板温度 ３６０ ℃ である。
【００２８】この被エッチング基板を、図６にその概略
断面図を示す、ＣＤＥ装置の基板ステージ１２上に載置
し、次の条件でエッチングマスク６を等方性エッチング
（プリエッチング）する。 Ｏ2 ２７０ ｓｃｃｍ ＣＦ4 ２７０ ｓｃｃｍ 圧力 ４０ Ｐａ マイクロ波電力 ７００ Ｗ 基板ステージ温度 １５ ℃
断面図を示す、ＣＤＥ装置の基板ステージ１２上に載置
し、次の条件でエッチングマスク６を等方性エッチング
（プリエッチング）する。 Ｏ2 ２７０ ｓｃｃｍ ＣＦ4 ２７０ ｓｃｃｍ 圧力 ４０ Ｐａ マイクロ波電力 ７００ Ｗ 基板ステージ温度 １５ ℃
【００２９】この等方性エッチング工程においては、エ
ッチングマスクのエッチング種である酸素ラジカルを消
費するガスとしてＣＦ4 を添加することにより、被エッ
チング基板表面での酸素ラジカル濃度が減少する。特に
図１（ａ２）に示す密なパターン領域においては、エッ
チングマスク６によっても酸素ラジカルが活発に消費さ
れる状態であるので、この領域での酸素ラジカルは欠乏
状態となる。一方図１（ａ１）に示す疎なパターン領域
では、エッチングマスクの存在確率が小さく、したがっ
てこの領域では酸素ラジカルが欠乏するには至らない。
ッチングマスクのエッチング種である酸素ラジカルを消
費するガスとしてＣＦ4 を添加することにより、被エッ
チング基板表面での酸素ラジカル濃度が減少する。特に
図１（ａ２）に示す密なパターン領域においては、エッ
チングマスク６によっても酸素ラジカルが活発に消費さ
れる状態であるので、この領域での酸素ラジカルは欠乏
状態となる。一方図１（ａ１）に示す疎なパターン領域
では、エッチングマスクの存在確率が小さく、したがっ
てこの領域では酸素ラジカルが欠乏するには至らない。
【００３０】したがって、図１（ｂ１）に示すように疎
なパターン領域では、エッチングマスクは後退してその
パターン幅ＬISO に縮小する。一方、図１（ｂ２）に示
す密なパターン領域ではエッチングマスクはわずかに後
退してそのパターン幅ＬISO’となる。すなわち、Ｌ
ISO ＜ＬISO ’の関係となる。
なパターン領域では、エッチングマスクは後退してその
パターン幅ＬISO に縮小する。一方、図１（ｂ２）に示
す密なパターン領域ではエッチングマスクはわずかに後
退してそのパターン幅ＬISO’となる。すなわち、Ｌ
ISO ＜ＬISO ’の関係となる。
【００３１】図２はこの関係を示すグラフである。同図
はエッチングマスクのパターン幅をＬLINE、スペース幅
をＬSPACE とした場合、ＬSPACE ／ＬLINEを横軸にと
り、エッチングマスクの寸法変換差、すなわち後退量を
縦軸にとった場合、寸法変換差のパターン密度依存性を
各エッチングガスにより調べたものである。ＬSPACE ／
ＬLINEの値は、言うまでもなく小さい方が密なパターン
領域であり、大きい方が疎なパターン領域に相当する。
はエッチングマスクのパターン幅をＬLINE、スペース幅
をＬSPACE とした場合、ＬSPACE ／ＬLINEを横軸にと
り、エッチングマスクの寸法変換差、すなわち後退量を
縦軸にとった場合、寸法変換差のパターン密度依存性を
各エッチングガスにより調べたものである。ＬSPACE ／
ＬLINEの値は、言うまでもなく小さい方が密なパターン
領域であり、大きい方が疎なパターン領域に相当する。
【００３２】同図にみられるように、Ｏ2 のみによる等
方性エッチングでは寸法変換差のパターン密度依存性は
小さなものである。一方、本実施形態例のように酸素ラ
ジカルを消費するガスとしてＣＦ4 を添加すると、エッ
チングマスクの寸法変換差のパターン密度依存性が極め
て大きくなる。図２には酸素ラジカルを消費するガスの
他の例として、Ｎ2 をＯ2 に等量混合した場合の結果を
示す。この場合もＣＦ4 と同様の傾向を示す。エッチン
グマスク６の等方性エッチング後のパターン幅ＬISO の
値は、図３のグラフに示すようにエッチング時間やＣＦ
4 等の添加量等により制御できる。なお図２および図３
はＬLINE（ＬPR）＝０．３５μｍの例である。
方性エッチングでは寸法変換差のパターン密度依存性は
小さなものである。一方、本実施形態例のように酸素ラ
ジカルを消費するガスとしてＣＦ4 を添加すると、エッ
チングマスクの寸法変換差のパターン密度依存性が極め
て大きくなる。図２には酸素ラジカルを消費するガスの
他の例として、Ｎ2 をＯ2 に等量混合した場合の結果を
示す。この場合もＣＦ4 と同様の傾向を示す。エッチン
グマスク６の等方性エッチング後のパターン幅ＬISO の
値は、図３のグラフに示すようにエッチング時間やＣＦ
4 等の添加量等により制御できる。なお図２および図３
はＬLINE（ＬPR）＝０．３５μｍの例である。
【００３３】つぎに被エッチング基板を、図７にその概
略断面図を示す、ＥＣＲエッチング装置の基板ステージ
１２上に載置し、次の３ステップでゲート電極層５を異
方性エッチングする。この異方性エッチング条件は、反
応生成物を被エッチング基板上に積極的に堆積し、側壁
保護膜を形成し得る条件である。 ステップ１（ブレークスルー） Ｃｌ2 ７８ ｓｃｃｍ Ｏ2 ６ ｓｃｃｍ 圧力 ０．４ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ７０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 １０ ｓｅｃ ステップ２（メインエッチング） Ｃｌ2 ７８ ｓｃｃｍ Ｏ2 ６ ｓｃｃｍ 圧力 ０．４ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ５０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 ジャストエッチング迄 ステップ３（オーバーエッチング） ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ４ ｓｃｃｍ 圧力 １．０ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ５０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 ３０ ｓｅｃ
略断面図を示す、ＥＣＲエッチング装置の基板ステージ
１２上に載置し、次の３ステップでゲート電極層５を異
方性エッチングする。この異方性エッチング条件は、反
応生成物を被エッチング基板上に積極的に堆積し、側壁
保護膜を形成し得る条件である。 ステップ１（ブレークスルー） Ｃｌ2 ７８ ｓｃｃｍ Ｏ2 ６ ｓｃｃｍ 圧力 ０．４ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ７０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 １０ ｓｅｃ ステップ２（メインエッチング） Ｃｌ2 ７８ ｓｃｃｍ Ｏ2 ６ ｓｃｃｍ 圧力 ０．４ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ５０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 ジャストエッチング迄 ステップ３（オーバーエッチング） ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ４ ｓｃｃｍ 圧力 １．０ Ｐａ マイクロ波電流 １２０ ｍＡ 基板バイアス電力 ５０ Ｗ 基板ステージ温度 ２０ ℃ エッチング時間 ３０ ｓｅｃ
【００３４】この異方性エッチング工程では、図９を参
照して説明したように、密なパターン領域では寸法変換
差がほとんどなく、疎なパターン領域では正の寸法変換
差が発生する。この結果、図１（ｃ１）で示す疎なパタ
ーン領域では、後退によりＬISO のパターン幅に細った
エッチングマスク幅より広がり、ＬANISO のパターン幅
のゲート電極８がパターニングされる。このため、ゲー
ト電極８のパターン幅ＬANISO は、最初のエッチングマ
スクのパターン幅ＬPRに近いものとなる。
照して説明したように、密なパターン領域では寸法変換
差がほとんどなく、疎なパターン領域では正の寸法変換
差が発生する。この結果、図１（ｃ１）で示す疎なパタ
ーン領域では、後退によりＬISO のパターン幅に細った
エッチングマスク幅より広がり、ＬANISO のパターン幅
のゲート電極８がパターニングされる。このため、ゲー
ト電極８のパターン幅ＬANISO は、最初のエッチングマ
スクのパターン幅ＬPRに近いものとなる。
【００３５】一方、図１（ｃ２）に示す密なパターン領
域では、もともと後退量がほとんど無いＬISO ’のパタ
ーン幅のエッチングマスクを用い、寸法変換差の少ない
異方性エッチングを施したため、ゲート電極８のパター
ン幅ＬANISO ’のパターン幅は、最初のエッチングマス
クのパターン幅ＬPRとほとんど変わらない。結果とし
て、ＬANISO ≒ＬANISO ’となる。
域では、もともと後退量がほとんど無いＬISO ’のパタ
ーン幅のエッチングマスクを用い、寸法変換差の少ない
異方性エッチングを施したため、ゲート電極８のパター
ン幅ＬANISO ’のパターン幅は、最初のエッチングマス
クのパターン幅ＬPRとほとんど変わらない。結果とし
て、ＬANISO ≒ＬANISO ’となる。
【００３６】図４はこの関係を示すグラフである。同図
も横軸にエッチングマスクのＬSPACE ／ＬLINEの値を、
縦軸にはエッチングマスクの等方性エッチングにおける
寸法変換差（後退量）と、ゲート電極層を異方性エッチ
ングした場合の寸法変換差、そして両者の合成として得
られるゲート電極の最終的な寸法変換差を示している。
このように、エッチングマスクのパターン密度の疎密に
かかわらず、最終的には均一なパターン幅の被エッチン
グ層パターンが得られる。
も横軸にエッチングマスクのＬSPACE ／ＬLINEの値を、
縦軸にはエッチングマスクの等方性エッチングにおける
寸法変換差（後退量）と、ゲート電極層を異方性エッチ
ングした場合の寸法変換差、そして両者の合成として得
られるゲート電極の最終的な寸法変換差を示している。
このように、エッチングマスクのパターン密度の疎密に
かかわらず、最終的には均一なパターン幅の被エッチン
グ層パターンが得られる。
【００３７】本実施形態例によれば、エッチングマスク
をパターン密度依存性のある等方性エッチングにより後
退させた後に、被エッチング層を異方性エッチングする
ことにより、最終的に得られる被エッチング層パターン
のパターン幅を、パターン密度にかかわらずほぼ一定値
とすることができる。なお酸素ラジカルを消費するガス
としてＣＦ4 の他にＣ2 Ｆ6 ，Ｃ3 Ｆ8 ，Ｃ4 Ｆ8 等の
ＣＦ系ガス、ＣＨＦ3 ，ＣＨ2 Ｆ2 等のＣＨＦ系ガス、
Ｎ2 ガス、Ｎ2 Ｏ，ＮＯ，ＮＯ2 ，ＮＯ3 等のＮＯ系ガ
ス、ＣＯ，ＣＯ2 等のＣＯ系ガス、ＣＨ3 ＯＨやＣＨ3
ＣＯＯＨ等のアルコールやカルボン酸系ガスがあり、い
ずれもその混合比等の等方性エッチング条件の設定によ
り用いることができる。
をパターン密度依存性のある等方性エッチングにより後
退させた後に、被エッチング層を異方性エッチングする
ことにより、最終的に得られる被エッチング層パターン
のパターン幅を、パターン密度にかかわらずほぼ一定値
とすることができる。なお酸素ラジカルを消費するガス
としてＣＦ4 の他にＣ2 Ｆ6 ，Ｃ3 Ｆ8 ，Ｃ4 Ｆ8 等の
ＣＦ系ガス、ＣＨＦ3 ，ＣＨ2 Ｆ2 等のＣＨＦ系ガス、
Ｎ2 ガス、Ｎ2 Ｏ，ＮＯ，ＮＯ2 ，ＮＯ3 等のＮＯ系ガ
ス、ＣＯ，ＣＯ2 等のＣＯ系ガス、ＣＨ3 ＯＨやＣＨ3
ＣＯＯＨ等のアルコールやカルボン酸系ガスがあり、い
ずれもその混合比等の等方性エッチング条件の設定によ
り用いることができる。
【００３８】〔実施形態例２〕本実施形態例は、エッチ
ングマスクの等方性エッチング工程において、堆積性の
ガスを添加してエッチングして、最終的な被エッチング
層パターンのパターン幅を均一化した例であり、この一
連の工程を図５を参照して説明する。
ングマスクの等方性エッチング工程において、堆積性の
ガスを添加してエッチングして、最終的な被エッチング
層パターンのパターン幅を均一化した例であり、この一
連の工程を図５を参照して説明する。
【００３９】本実施形態例で採用した図５（ａ１）およ
び図５（ａ２）に示す被エッチング基板は、前実施形態
例１と同様のものであり、重複する説明は省略する。図
５（ａ１）は疎なパターン領域であり、図５（ａ２）は
密なパターン領域である。
び図５（ａ２）に示す被エッチング基板は、前実施形態
例１と同様のものであり、重複する説明は省略する。図
５（ａ１）は疎なパターン領域であり、図５（ａ２）は
密なパターン領域である。
【００４０】この被エッチング基板を、図６に示す等方
性エッチング装置に搬入し、Ｏ2 にＣＨ4 ガスを添加し
てエッチングする。本エッチング工程において、ＣＨ4
は酸素ラジカルを消費するガスとして作用するととも
に、被エッチング基板表面にカーボンあるいはカーボン
系ポリマを堆積する。堆積したカーボン等は、疎なパタ
ーン領域では酸素ラジカルが豊富に存在するため、エッ
チングマスク６とともにただちにアッシングされる。し
たがって、図５（ｂ１）に示すように、エッチングマス
クは後退し、そのパターン幅はＬISO となる。
性エッチング装置に搬入し、Ｏ2 にＣＨ4 ガスを添加し
てエッチングする。本エッチング工程において、ＣＨ4
は酸素ラジカルを消費するガスとして作用するととも
に、被エッチング基板表面にカーボンあるいはカーボン
系ポリマを堆積する。堆積したカーボン等は、疎なパタ
ーン領域では酸素ラジカルが豊富に存在するため、エッ
チングマスク６とともにただちにアッシングされる。し
たがって、図５（ｂ１）に示すように、エッチングマス
クは後退し、そのパターン幅はＬISO となる。
【００４１】一方密なパターン領域では、酸素ラジカル
はエッチングマスクにより活発に消費されてその濃度は
小さい。したがって堆積したカーボン等のアッシング速
度は小さく、図５（ｂ２）に示すように、むしろ堆積膜
１０となってエッチングマスクの表面を被覆し、そのパ
ターン幅はＬISO ’となる。当然ＬISO ＜ＬISO ’の関
係がなりたつ。
はエッチングマスクにより活発に消費されてその濃度は
小さい。したがって堆積したカーボン等のアッシング速
度は小さく、図５（ｂ２）に示すように、むしろ堆積膜
１０となってエッチングマスクの表面を被覆し、そのパ
ターン幅はＬISO ’となる。当然ＬISO ＜ＬISO ’の関
係がなりたつ。
【００４２】この後の被エッチング層の異方性エッチン
グ条件は前実施形態例１に準じてよい。ゲート電極８の
パターニング終了後の状態を図５（ｃ１）および図５
（ｃ２）に示す。
グ条件は前実施形態例１に準じてよい。ゲート電極８の
パターニング終了後の状態を図５（ｃ１）および図５
（ｃ２）に示す。
【００４３】本実施形態例においては、エッチングマス
ク幅をパターン密度依存性のある等方性エッチングによ
り後退、あるいは密なパターン領域においてはむしろ若
干拡げた後に、被エッチング層を異方性エッチングす
る。これにより、最終的に得られる疎なパターン領域の
ゲート電極８の幅ＬANISO と、密なパターン領域のゲー
ト電極８の幅ＬANISO ’とを略均一幅とすることができ
る。
ク幅をパターン密度依存性のある等方性エッチングによ
り後退、あるいは密なパターン領域においてはむしろ若
干拡げた後に、被エッチング層を異方性エッチングす
る。これにより、最終的に得られる疎なパターン領域の
ゲート電極８の幅ＬANISO と、密なパターン領域のゲー
ト電極８の幅ＬANISO ’とを略均一幅とすることができ
る。
【００４４】なお堆積性のガスとしてはＣＨ4 の他にＣ
2 Ｈ6 ，Ｃ2 Ｈ4 等のＣＨ系ガス、ＣＨＦ3 ，ＣＨ2 Ｆ
2 等のＣＨＦ系ガスあるいはＳ2 Ｆ2 、Ｓ2 Ｃｌ2 等の
ハロゲン化イオウ系ガス等がある。ハロゲン化イオウ系
ガスの場合には、被エッチング基板を室温程度以下に制
御することにより、イオウを堆積膜として利用すること
ができる。
2 Ｈ6 ，Ｃ2 Ｈ4 等のＣＨ系ガス、ＣＨＦ3 ，ＣＨ2 Ｆ
2 等のＣＨＦ系ガスあるいはＳ2 Ｆ2 、Ｓ2 Ｃｌ2 等の
ハロゲン化イオウ系ガス等がある。ハロゲン化イオウ系
ガスの場合には、被エッチング基板を室温程度以下に制
御することにより、イオウを堆積膜として利用すること
ができる。
【００４５】以上、本発明を２種の実施形態例により説
明したが、本発明はこれら形態例に何ら限定されるもの
ではない。例えば半導体装置のゲート電極加工を例にと
ったが、パターンの疎密を有する配線層エッチングにも
適用できる。被エッチング層の材料も高融点金属ポリサ
イド以外に各種材料に適用できる。またエッチングマス
クとしてフォトレジスト以外にも感光性のないポリマ等
を用いた多層レジストや、ハードマスクであってもよ
い。その他エッチング装置や被エッチング基板構造等、
適宜変更が可能である。本発明は半導体装置以外に被エ
ッチング層のパターン密度に疎密を有する電子装置の製
造方法、例えば薄膜磁気ヘッド装置や薄膜インダクタ、
マイクロマシン等の製造に適用することができる。
明したが、本発明はこれら形態例に何ら限定されるもの
ではない。例えば半導体装置のゲート電極加工を例にと
ったが、パターンの疎密を有する配線層エッチングにも
適用できる。被エッチング層の材料も高融点金属ポリサ
イド以外に各種材料に適用できる。またエッチングマス
クとしてフォトレジスト以外にも感光性のないポリマ等
を用いた多層レジストや、ハードマスクであってもよ
い。その他エッチング装置や被エッチング基板構造等、
適宜変更が可能である。本発明は半導体装置以外に被エ
ッチング層のパターン密度に疎密を有する電子装置の製
造方法、例えば薄膜磁気ヘッド装置や薄膜インダクタ、
マイクロマシン等の製造に適用することができる。
【００４６】
【発明の効果】以上の説明から明らかなように、本発明
の電子装置の製造方法によれば、同一被エッチング基板
内でパターン密度に疎密を有するエッチングマスクを用
いて、寸法変換差のないエッチング加工を施すことがで
きる。
の電子装置の製造方法によれば、同一被エッチング基板
内でパターン密度に疎密を有するエッチングマスクを用
いて、寸法変換差のないエッチング加工を施すことがで
きる。
【図１】本発明の実施形態例１の工程を示す概略断面図
である。
である。
【図２】エッチングマスクの寸法変換差のパターン密度
依存性を示すグラフである。ある。
依存性を示すグラフである。ある。
【図３】エッチングマスクの寸法変換差のエッチング時
間依存性を示すグラフである。
間依存性を示すグラフである。
【図４】被エッチング層の最終的な寸法変換差のパター
ン密度依存性を示すグラフである。
ン密度依存性を示すグラフである。
【図５】本発明の実施形態例２の工程を示す概略断面図
である。
である。
【図６】等方性エッチング装置の一構成例を示す概略断
面図である。
面図である。
【図７】異方性エッチング装置の一構成例を示す概略断
面図である。
面図である。
【図８】寸法変換差のパターン密度依存性を説明する概
略断面図である。
略断面図である。
【図９】被エッチング層の概略断面図および寸法変換差
のパターン密度依存性を示すグラフである。
のパターン密度依存性を示すグラフである。
１…半導体基板、２…ゲート絶縁膜、３…多結晶シリコ
ン層、４…高融点金属シリサイド層、５…ゲート電極
層、６…エッチングマスク、７…反応生成物、８…ゲー
ト電極、９…側壁保護膜、１０…堆積膜 １１…被エッチング基板、１２…基板ステージ、１３…
チャンバ、１４…プラズマ発生装置、１５…プラズマ、
１６…プラズマ輸送管、１７…マイクロ波導波管、１８
…べルジャ、１９…ソレノイドコイル、２０…基板バイ
アス電源
ン層、４…高融点金属シリサイド層、５…ゲート電極
層、６…エッチングマスク、７…反応生成物、８…ゲー
ト電極、９…側壁保護膜、１０…堆積膜 １１…被エッチング基板、１２…基板ステージ、１３…
チャンバ、１４…プラズマ発生装置、１５…プラズマ、
１６…プラズマ輸送管、１７…マイクロ波導波管、１８
…べルジャ、１９…ソレノイドコイル、２０…基板バイ
アス電源
Claims (5)
- 【請求項１】 被エッチング層上に、略均一なパターン
幅を有するとともに、疎なパターン領域と密なパターン
領域とが混在するエッチングマスクを形成する工程、 前記エッチングマスクを等方性エッチングすることによ
り、前記疎なパターン領域のパターン幅を、前記密なパ
ターン領域のパターン幅より大きく後退させる工程、 後退した前記エッチングマスクをマスクとして、被エッ
チング層を異方性エッチングすることにより、略均一な
パターン幅を有するとともに、疎なパターン領域と密な
パターン領域とが混在する被エッチング層パターンを得
る工程以上の工程を具備することを特徴とする電子装置
の製造方法。 - 【請求項２】 前記エッチングマスクの等方性エッチン
グは、 エッチングマスクのエッチング種となるラジカルを発生
するガスと、 前記ラジカルを消費するガスとの混合ガスにより施すこ
と を特徴とする請求項１記載の電子装置の製造方法。 - 【請求項３】 前記エッチングマスクの等方性エッチン
グは、 エッチングマスクのエッチング種となるラジカルを発生
するガスと、 堆積性のガスとの混合ガスにより施すことを特徴とする
請求項１記載の電子装置の製造方法。 - 【請求項４】 前記被エッチング層の異方性エッチング
は、 エッチング反応生成物を前記被エッチング層パターンの
側面に堆積しつつエッチングすることを特徴とする請求
項１記載の電子装置の製造方法。 - 【請求項５】 被エッチング層パターンのパターン幅
は、０．３５μｍ以下であることを特徴とする請求項１
記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025698A JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025698A JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012513A true JP2000012513A (ja) | 2000-01-14 |
| JP4066517B2 JP4066517B2 (ja) | 2008-03-26 |
Family
ID=15901578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17025698A Expired - Fee Related JP4066517B2 (ja) | 1998-06-17 | 1998-06-17 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066517B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068709A (ja) * | 2001-06-15 | 2003-03-07 | Tokyo Electron Ltd | ドライエッチング方法 |
| JP2006190910A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR20200079344A (ko) * | 2017-11-21 | 2020-07-02 | 램 리써치 코포레이션 | Cd (critical dimension) 제어를 위한 단일 플라즈마 챔버에서 ald (atomic layer deposition) 및 에칭 |
-
1998
- 1998-06-17 JP JP17025698A patent/JP4066517B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068709A (ja) * | 2001-06-15 | 2003-03-07 | Tokyo Electron Ltd | ドライエッチング方法 |
| JP2006190910A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR20200079344A (ko) * | 2017-11-21 | 2020-07-02 | 램 리써치 코포레이션 | Cd (critical dimension) 제어를 위한 단일 플라즈마 챔버에서 ald (atomic layer deposition) 및 에칭 |
| KR102377966B1 (ko) | 2017-11-21 | 2022-03-22 | 램 리써치 코포레이션 | Cd (critical dimension) 제어를 위한 단일 플라즈마 챔버에서 ald (atomic layer deposition) 및 에칭 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4066517B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Armacost et al. | Plasma-etching processes for ULSI semiconductor circuits | |
| US9324572B2 (en) | Plasma etching method, method for producing semiconductor device, and plasma etching device | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| KR101407661B1 (ko) | 제어된 임계 치수 수축을 갖는 에칭 처리 | |
| US6232209B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20160102356A (ko) | 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리 | |
| JPH07183194A (ja) | 多層レジストパターン形成方法 | |
| TW200402779A (en) | Method for fabricating a gate structure of a field effect transistor | |
| TW200845185A (en) | Plasma processing method | |
| Detter et al. | Impact of chemistry on profile control of resist masked silicon gates etched in high density halogen-based plasmas | |
| JP4756063B2 (ja) | 半導体装置の製造方法 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| KR100593769B1 (ko) | 에칭 방법 | |
| Marchack et al. | Nitride etching with hydrofluorocarbons. II. Evaluation of C4H9F for tight pitch Si3N4 patterning applications | |
| US5968278A (en) | High aspect ratio contact | |
| KR20210110657A (ko) | 플라스마 처리 방법 | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| JPH11340213A (ja) | 試料の表面加工方法 | |
| CN114864480B (zh) | 半导体器件及其制备方法 | |
| JP4066517B2 (ja) | 電子装置の製造方法 | |
| Nojiri et al. | Electron cyclotron resonance plasma etching of silicon dioxide for deep‐submicron ultralarge scale integrations | |
| JPH10242127A (ja) | 有機系反射防止膜のプラズマエッチング方法 | |
| JP2010062212A (ja) | 半導体装置の製造方法 | |
| US20070037100A1 (en) | High aspect ratio mask open without hardmask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |