JP2000221698A

JP2000221698A - 電子装置の製造方法

Info

Publication number: JP2000221698A
Application number: JP2271399A
Authority: JP
Inventors: Koichi Sugiyama; 浩一杉山; Tetsuji Nagayama; 哲治長山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-01-29
Filing date: 1999-01-29
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】有機反射防止層をレジストパターンによりパ
ターニングし、さらに被エッチング層を膜減りしたレジ
ストパターンによりエッチングする際の、パターン形状
異常を防止する。【解決手段】有機反射防止層６をレジストパターン７
によりエッチングした後、プラズマ照射によりレジスト
パターン７に硬化層８を形成する。この硬化層８が形成
されたレジストパターン７をマスクとして、被エッチン
グ層５をパターニングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子装置の製造方法
に関し、さらに詳しくは、有機系反射防止層およびレジ
ストパターンをマスクとして、被エッチング層をエッチ
ングする際のレジストパターンの膜減りを防止し、精度
の高いエッチングを可能とした電子装置の製造方法に関
する。

【０００２】

【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線および配線ピッチの微細化が進展している。
現在の開発目標である、サブクォータミクロンの線幅の
デザインルールの半導体装置のリソグラフィ工程におい
ては、ＫｒＦエキシマレーザ（２４８ｎｍ）を光源と
し、０．３７〜０．５０程度のＮＡ (Numerical Apertu
re) のレンズを搭載したステッパが用いられている。

【０００３】この場合、露光光源は単一波長であり、定
在波効果とよばれる現象が発生することが知られてい
る。定在波効果は、レジストマスク内で露光光が多重干
渉することにより発生する。すなわち、レジストマスク
と被エッチング層との界面からの反射光と、入射光と
が、レジストマスク内で干渉を起こすものである。

【０００４】この結果、レジスト材料分子を光反応させ
るエネルギとなる吸収光量が、レジストマスクの膜厚に
よって変化する。ここでいう吸収光量とは、レジストマ
スク表面での反射光量、被エッチング層への吸収光量、
およびレジストマスク表面からの射出光量等を除外し
た、レジストマスク自体に実質的に吸収される光量を表
す。

【０００５】レジストマスクへの吸収光量は、下地の被
エッチング層の種類やその表面状態、段差等により微妙
に変化する。このため、同一条件、同一線幅で露光して
も、現像後に得られるレジストマスクの線幅が変動し、
寸法制御が困難なものとなる。定在波効果による影響
は、パターン幅が微細化するほど、相対的に顕在化する
問題である。

【０００６】実際の半導体装置の製造工程において、例
えば高融点金属ポリサイドによるゲート電極、およびこ
のゲート電極から延在する配線をパターニングする工程
がある。この工程は、ＬＯＣＯＳ (Local Oxidation of
Silicon) 等による段差が存在する基体上に、高反射率
のＷＳｉ₂等の高融点金属シリサイド層が存在し、リソ
グラフィの露光条件としては厳しい要因が重なってい
る。このため、反射防止層を採用したパターン露光が主
流となっている。

【０００７】反射防止層は、無機系と有機系に大別され
る。これらのうち、無機系反射防止層としては、例えば
本出願人が先に特開平６−１９６４００号公報として開
示したＳｉＯ_xＮ_y：Ｈが知られている。これは、成膜
時のガス流量比等のＣＶＤ(Chemical Vapor Depositio
n) 条件の設定により、ｎ，ｋ等の光学定数を制御する
ことができる。ＳｉＯ_xＮ_y：Ｈは、ＳｉＯ₂、Ｓｉ₃
Ｎ₄およびＳｉの中間的な組成を持つ。このため、エッ
チングによる反射防止層のパターニング時に、Ｓｉのエ
ッチング条件を用いるとＯ原子放出による形状異常や選
択比低下が起きやすい。またＳｉＯ₂のエッチング条件
を採用すると、テーパ形状となりやすく、寸法変換差が
発生する。したがって、これらの現象発生を見越したエ
ッチング条件設定が必要である。

【０００８】一方の有機系反射防止層は、露光波長域で
吸収を持つ色素を含む高分子樹脂からなり、下地の被エ
ッチング層からの反射をほぼ完全に遮断することができ
る。有機系反射防止層のうち、特にレジストマスクの下
層に設けるものはＢＡＲＣ (Bottom Anti-Reflecting C
oating) と呼称される（ＡＲＣは商標名）。

【０００９】ＢＡＲＣは、その組成がレジスト材料に近
い。このため、レジストマスクによりＢＡＲＣをパター
ニングする際に、Ｏ₂を主体としたエッチングガスを用
いると、レジストマスクそのものもエッチングされ、選
択比をとり難い。したがって、ＢＡＲＣ下層の、本来の
被エッチング層をエッチングする段階においては、既に
レジストパターンの膜厚が不足する問題が生じる。

【００１０】

【発明が解決しようとする課題】本発明は上述した従来
技術の問題点に鑑みなされたものである。すなわち本発
明の課題は、有機系反射防止層を採用し、そのエッチン
グにより目減りしたレジストパターンであっても、本来
の被エッチング層を正確にパターニングしうる電子装置
の製造方法を提供することである。

【００１１】また本発明の別の課題は、特に静電チャッ
クにより被エッチング基体を保持し、有機系反射防止膜
をエッチングする場合に、エッチング終了後に被エッチ
ング基体を静電チャックからアンロードする工程をも兼
用できる、スループットの高い電子装置の製造方法を提
供することである。

【００１２】

【課題を解決するための手段】上述した課題を達成する
ため、本発明の電子装置の製造方法は、基体上の被エッ
チング層上に、有機系反射防止層を形成する工程と、こ
の有機系反射防止層上にレジストパターンを形成する工
程と、このレジストパターンをマスクとして有機系反射
防止層をパターニングする工程と、このレジストパター
ンとパターニングされた有機系反射防止層をマスクとし
て被エッチング層をエッチングする工程を有する電子装
置の製造方法であって、レジストパターンをマスクとし
てこの有機系反射防止層をパターニングする工程の後、
このレジストパターンにプラズマ照射を施して硬化層を
形成する工程をさらに有し、この後、被エッチング層を
エッチングする工程を施すことを特徴とする。

【００１３】本発明の別の電子装置の製造方法は、基体
上の被エッチング層上に、有機系反射防止層を形成する
工程と、この有機系反射防止層上にレジストパターンを
形成する工程と、この基体を静電吸着力により保持しつ
つ、レジストパターンをマスクとして有機系反射防止層
をパターニングする工程と、このレジストパターンとパ
ターニングされた有機系反射防止層をマスクとして被エ
ッチング層をエッチングする工程を有する電子装置の製
造方法であって、レジストパターンをマスクとしてこの
有機系反射防止層をパターニングする工程の後、このレ
ジストパターンにプラズマ照射を施して硬化層を形成す
るとともに、静電吸着力を解除する工程をさらに有し、
この後、被エッチング層をエッチングする工程を施すこ
とを特徴とする。

【００１４】いずれの電子装置の製造方法においても、
レジストパターンにプラズマ照射する工程においては、
Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，ＲｎまたはＮ₂のうち
の少なくとも１種のガスによるプラズマ照射を施すこと
が望ましい。

【００１５】〔作用〕レジストパターンにプラズマ照射
することにより、レジストパターン表面に硬化層が形成
される。この硬化層は、レジスト分子のＣ−Ｈ結合の一
部がＣ−Ｃ結合となることにより形成されるものであ
り、イオン照射やラジカルのアタックに対する耐久性が
高い。したがって、被エッチング層に対するエッチング
選択比が向上し、目減りしたレジストパターンであって
も、被エッチング層を正確にパターニングすることがで
きる。

【００１６】有機系反射防止層をパターニングする際
に、エッチング装置のステージに基体を静電チャックに
より保持する場合があるが、このとき、エッチング終了
後、静電吸着力を解除するためには基体の除電工程が必
要である。この除電工程とレジストパターンへのプラズ
マ照射工程を兼用することにより、スループットの高い
電子装置の製造方法が可能となる。

【００１７】なお硬化層が形成されたレジストパターン
の剥離は、通常のレジスト材料のアッシング条件にフッ
素系ガス、例えばＳＦ₆を添加したアッシング条件を採
用することにより、問題なく除去することができる。

【００１８】

【発明の実施の形態】以下、本発明の電子装置の製造方
法を、図面を参照しながら説明する。図１〜図２は本発
明の電子装置の製造方法の原理を説明するための概略工
程断面図である。

【００１９】図１（ａ）：基体１上に被エッチング層
５、有機反射防止層６およびレジストパターン７を順次
形成する。基体１はシリコンや化合物半導体、あるいは
石英、サファイア、セラミックス、ガラス、プラスチッ
クス等の絶縁体材料、あるいは金属等からなる。被エッ
チング層５は多結晶シリコン、高融点金属シリサイド、
高融点金属ポリサイド、高融点金属、Ａｌ系金属、Ｃｕ
等の電極配線材料、絶縁材料、あるいはＰＺＴやＰＬＺ
Ｔ等の強誘電体材料である。有機反射防止層６は、ポリ
スルフォン、ポリメチルメタクリレート、ポリイミド、
ポリアミド等の樹脂に露光光の波長域に吸収をもつ染
料、例えばクマリン等を添加したものである。レジスト
パターン７はポジ型、ネガ型のいずれのレジスト材料で
あってもよい。サブクオータミクロンのパターン幅の形
成のために、化学増幅系レジストを用いてもよい。レジ
ストパターン７のパターン露光においては、有機反射防
止層６の採用により、下地の被エッチング層５からの反
射が遮断されるので、定在波効果のない正確なパターニ
ングが可能である。

【００２０】本発明の電子装置の製造方法は、基体１が
段差（不図示）を有し、露光光に対する被エッチング層
５表面の反射率が大きい場合に好適に適用することがで
きる。

【００２１】図１（ｂ）：レジストパターン７をエッ
チングマスクとして、有機反射防止層６をエッチングす
る。この工程は、酸素を主体とした通常の有機反射防止
層のエッチング条件でよい。基体１が段差を有する場合
は、オーバーエッチングが必要である。オーバーエッチ
ング時間を必要最小限とするためにも、被エッチング基
体の均一な温度制御が望ましい。したがって、エッチン
グ装置の温度コントロールされたステージとの熱伝導を
高めるため、静電チャックにより密着性を高めることが
望ましい。ステージから被エッチング基体の裏面に向け
て、Ｈｅ等の熱伝導ガスを流出することも有効である。
しかしながら、レジストパターン７の膜厚は、エッチン
グ終了時には図示のように不可避的に減少する。このよ
うに薄い膜厚のレジストパターン７によっては、被エッ
チング層５を正確にエッチングすることはできない。

【００２２】図１（ｃ）：そこで、レジストパターン
７に対するプラズマ照射を施す。このためには、Ｈｅ，
Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，ＲｎあるいはＮ₂等の希ガス
あるいは不活性ガスをプラズマ化し、ステージにＲＦバ
イアスを印加して、矢印で示すイオンを被エッチング基
体に向け照射する。プラズマ照射により、レジストパタ
ーン７に硬化層８が形成される。硬化層８は、レジスト
パターン７の上面に厚く、側面はこれより薄く形成され
る。また有機反射防止層６の側面の一部にも薄く硬化層
が形成される場合もある。この硬化層８は、レジスト材
料中の炭素−水素結合が解離し、新たに発生した炭素−
炭素原子間の架橋反応により強固に結合した構造を持
つ。したがって、エッチング耐性はレジスト材料自身に
比して高い。なおプラズマ照射は、図１（ａ）の状態で
施すことも可能であるが、この場合は有機反射防止層６
の表面もプラズマ照射され、有機反射防止層６の表面に
も硬化層が形成される虞がある。この場合には有機反射
防止層６のエッチング耐性が不所望に高まり、レジスト
パターン７の膜減りを防止することができないので望ま
しくない。

【００２３】図２（ｄ）：硬化層８が形成されたレジ
ストパターン７をマスクとして、被エッチング層５をエ
ッチングする。硬化層８の存在により、レジストパター
ン７の膜減りは少なく、被エッチング層５は正確にパタ
ーニングされる。

【００２４】図２（ｅ）：硬化層８が形成されたレジ
ストパターン７、有機反射防止層６をアッシング除去す
る。アッシング条件は、通常のレジストアッシャーを用
い、Ｏ₂にフッ素系ガス、例えばＳＦ₆を添加したアッ
シングガスを用いる。アッシングガスにオゾンを添加し
たり、被エッチング基体にＵＶ光を照射する方法も有効
である。フッ素系ガスの添加により、硬化層８が形成さ
れたレジストパターン７も容易にアッシングが可能とな
る。有機反射防止層６も同一アッシング条件により除去
される。以上の各工程により、基体１上には、所望とする線幅の
被エッチング層５が、正確に形成される。

【００２５】本発明が対象とする電子装置は、高集積度
半導体装置や薄膜半導体装置をはじめとして、特に段差
を有する基体上の高反射率材料が被エッチング層となる
薄膜磁気ヘッド装置、薄膜インダクタ、薄膜コイル、あ
るいはマイクロマシン装置等が例示される。

【００２６】つぎに、本発明の電子装置の製造方法に採
用されるプラズマエッチング装置は、通常の平行平板型
ＲＩＥ (Reactive Ion Etching) 装置、あるいはマグネ
トロンＲＩＥ装置でもよいが、大口径化した被処理基体
に対して、均一かつ低ダメージなエッチング処理を施す
ためには、１×１０¹¹／ｃｍ³以上１×１０¹⁴／ｃｍ³
未満のプラズマ密度が得られるプラズマエッチング装置
を用いることが望ましい。

【００２７】かかるプラズマ発生源を有するプラズマエ
ッチング装置としては、ＥＣＲ (Electron Cyclotron R
esonance) プラズマエッチング装置、ＩＣＰ (Inductiv
elyCoupled Plasma) エッチング装置、ＴＣＰ (Transfo
rmer Coupled Plasma) エッチング装置、ヘリコン波プ
ラズマ（Helicon Wave Plasma)エッチング装置あるいは
ＭＣＲ (Magneticaly Confined Reactor) タイプのプラ
ズマエッチング装置等を例示できる。これら各高密度プ
ラズマエッチング装置についての詳細な技術的説明は、
個々の技術リポート等に詳述されているので省略する
が、その１部は総説として月刊セミコンダクター・ワー
ルド誌（プレスジャーナル社刊）１９９２年１０月号５
９ページに掲載されている。以下に各エッチング装置の
概略のみを記す。

【００２８】図１０は、バイアス印加型ＥＣＲプラズマ
エッチング装置の概略構成例を示す図である。同図にお
いて、マグネトロン３６により発生する２．４５ＧＨｚ
のマイクロ波を、マイクロ波導波管３７を経由して石英
等からなるべルジャ３８内に導入し、エッチングチャン
バ３９を周回して配設したソレノイドコイル４０により
励起した０．０８７５Ｔの磁場との相互作用により、エ
ッチングチャンバ３９内にエッチングガスのＥＣＲプラ
ズマを生成する。被処理基体３１はステージ３２上にク
ランパにより保持する。ステージ３２に組み込んだ静電
チャック（図示せず）により被処理基体３１を吸着保持
してもよい。符号４１はバイアス電源である。なお、被
処理基体３１の温度制御手段、ガス導入手段あるいは真
空ポンプ等の装置細部はいずれも図示を省略する。

【００２９】図１１は、ＭＣＲ（磁場封じ込め型リアク
タ）タイプのプラズマエッチング装置の概略構成例を示
す図である。同図では、図１０のバイアス印加型ＥＣＲ
プラズマエッチング装置と同じ機能を有する部分には同
一の参照番号を付すものとする。エッチングチャンバ３
９の内側面の１部は環状の側壁電極４３で囲繞され、こ
こにソース電源４２より例えば１３．５６ＭＨｚのＲＦ
を印加する。エッチングチャンバ３９の内側面の残りの
部分は石英等の誘電体材料からなる。符号４４は側壁電
極４３と対をなす上部電極である。側壁電極４３と上部
電極４４の裏面すなわちエッチングチャンバ３９の外周
には、図示しないマルチポール磁石を配設し、エッチン
グチャンバ３９内に発生する１×１０¹¹／ｃｍ³以上の
高密度プラズマを閉じ込める。符号４１は例えば４５０
ｋＨｚのバイアス電源であり、ステージ３２上の被処理
基体３１へのイオン入射強度をプラズマ密度とは独自に
制御することが可能である。被処理基体３１はステージ
３２上にクランパにより密着載置する。ステージ３２に
組み込んだ静電チャック（図示せず）により被処理基体
３１を吸着保持してもよい。なお、本装置においても、
被処理基体３１の温度制御手段、ガス導入手段あるいは
真空ポンプ等の装置細部はいずれも図示を省略する。な
お本装置の詳細は、18th. Teagal Plasma Seminar Proc
eedings (1992)に記載されている。

【００３０】図１２は、バイアス印加型ＩＣＰエッチン
グ装置の概略構成例を示す図である。なお、図１２でも
図１０のバイアス印加型ＥＣＲプラズマエッチング装置
と同様の機能をはたす部分には同一の参照番号を付与し
その説明は省略するものとする。同図において、石英等
の誘電体材料で構成されるエッチングチャンバ３９側面
に多重に巻回した誘導結合コイル４６によりソース電源
４２のパワーをエッチングチャンバ３９内に供給し、こ
こに高密度プラズマを生成する。符号４４は接地電位の
上部電極であり、ヒータ４７により温度制御されてい
る。バイアス電源４１を接続したステージ３２上に被処
理基体３１を載置し、クランパや静電チャック等で密着
保持する。なおエッチングガス導入孔、真空排気系等の
細部の図示は省略する。ＩＣＰエッチング装置の特徴
は、大型のマルチターン誘導結合コイル４６により、大
電力でのプラズマ励起が可能であり、１０¹²／ｃｍ³台
の高密度プラズマでのエッチングを施すことができるこ
とである。

【００３１】図１３は、バイアス印加型ヘリコン波プラ
ズマエッチング装置の概略構成例を示す図である。な
お、図１３でも図１０で示した装置と同様の機能をはた
す部分には同一の参照番号を付与し、その説明は一部省
略するものとする。同図において、ソース電源４２によ
りヘリコン波アンテナ４９に電力を供給し発生する電界
と、ソレノイドコイル４０により発生する磁場との相互
作用により、べルジャ３８内にホイスラー波（ヘリコン
波）を発生し、エッチングチャンバ３９内にエッチング
ガスの高密度プラズマを生成する。エッチングチャンバ
３９周囲のマルチポール磁石５１により、この高密度プ
ラズマは効率よくエッチングチャンバ３９内に閉じ込め
られる。バイアス電源４１を接続したステージ３２上に
被処理基体３１を載置し、クランパ等で密着保持する。
なおエッチングガス導入孔、真空排気系等の細部の図示
は省略する。ヘリコン波プラズマエッチング装置の特徴
は、ヘリコン波アンテナ４９の構造特性により、前述し
た各プラズマ発生源よりさらに高い、１０¹³／ｃｍ³台
の高密度プラズマでのエッチングを施すことができるこ
とである。

【００３２】この他エッチング装置として、図示を省略
するがＴＣＰエッチング装置も１０¹²／ｃｍ³台の高密
度プラズマを生成するので好適に用いることができる。
本装置は、石英等の誘電体材料で構成されるエッチング
チャンバ天板上に配設した渦巻状コイルにより、ソース
電源のパワーをエッチングチャンバ内に導入し、ここに
高密度プラズマを生成するものである。

【００３３】図１０〜図１３に示した各プラズマエッチ
ング装置に共通するステージ３２に、静電チャックを適
用した例の概略断面図を図１４に示す。被処理基体３１
を載置するステージ３２内には、ヒータ３５、およびフ
ロリナート（商標名）等の冷媒を循環させる冷媒配管３
４が配設されており、不図示の温度センサおよび温度制
御手段により、被処理基体３１の温度を所望の温度に制
御することができる。被処理基体３１直下のステージ表
面は、放射状等の微細な溝が形成されたアルミナ等のセ
ラミックスにより構成されており、その下部には静電チ
ャック電極３０が埋め込まれている。熱伝導ガス導入孔
３３より供給される微量のＨｅ等の良熱伝導性ガスは、
この溝と被処理基体３１裏面により画成される通路を通
過してエッチングチャンバ３９内に拡散する。

【００３４】図１４に示すステージ３２の構成により、
被処理基体３１はクーロン力によりステージ３２に密着
状態に吸着保持される。またステージ３２と被処理基体
３１とのＨｅガスを介した熱交換作用により、両者の温
度差を極小化し被処理基体３１の温度を均一に保つこと
が可能である。

【００３５】

【実施例】以下、本発明の電子装置の製造方法につき、
高集積度半導体装置の製造方法を例に採り、図面を参照
しつつさらに詳細に説明する。以下の実施例は、好適な
製造方法の例示であり、したがってこれら実施例は、当
然ながら本発明を限定するものではない。

【００３６】〔実施例１〕本実施例は、高集積度半導体
装置のゲート電極およびゲート電極からＬＯＣＯＳ (Lo
cal Oxidation of Silicon) 上に延在する配線のパター
ニングに本発明を適用した例であり、この工程を図３〜
図５に示す工程図を参照して説明する。

【００３７】図３（ａ）：シリコン等の基体１上にＬ
ＯＣＯＳ２を常法により形成し、さらに熱酸化法により
ＳｉＯ₂からなるゲート絶縁膜９を５ｎｍの厚さに形成
する。この後ＳｉＨ₄およびドーパントとしてのＰＨ₃
を原料ガスとした減圧ＣＶＤ(Chemical Vapor Depositi
on) 法により、多結晶シリコン層３を１００ｎｍの膜厚
に形成する。

【００３８】図３（ｂ）：さらにＷＦ₆とＳｉＨ₄を
原料ガスとするプラズマＣＶＤ法により、ＷＳｉ_xから
なる高融点金属シリサイド層４を１００ｎｍの膜厚に形
成する。多結晶シリコン層３および高融点金属シリサイ
ド層４により、被エッチング層５としての高融点金属ポ
リサイド層が構成される。高融点金属シリサイド層４表
面は高反射率であり、しかもＬＯＣＯＳに起因する段差
が形成されている。これらは、いずれもフォトレジスト
のパターン露光には不利な条件である。

【００３９】図３（ｃ）：高融点金属シリサイド層４
上に有機反射防止層６をスピンコーティング法により形
成する。有機反射防止層６の膜厚は、ＬＯＣＯＳ２上で
７０ｎｍ、ゲート絶縁膜９上で１５０ｎｍとし、ＬＯＣ
ＯＳ２による段差を軽減し平坦な表面を有する。有機反
射防止層６としては、ＤＵＶ−１８（ＢｒｅｗｅｒＳｃ
ｉｅｎｃｅ社製）を採用した。

【００４０】図４（ｄ）：フォトレジストをスピンコ
ーティング法により成膜し、エキシマレーザステッパに
よりパターン露光してレジストパターン７を形成した。
レジストパターン７の線幅は、有機反射防止層６による
反射防止効果および平坦化効果により、０．２５μｍ幅
に正確に形成された。

【００４１】図４（ｅ）：ＥＣＲプラズマエッチング
装置により、有機反射防止層６を下記条件でエッチング
した。Ｃｌ₂ ４０ｓｃｃｍＯ₂ ２０ｓｃｃｍ圧力０．４Ｐａ μ波出力９００ＷＲＦバイアス７０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング５０％本エッチング条件により、有機反射防止層６の線幅も
０．２５μｍに変換差なく正確にパターニングされる。
しかしながら、レジストパターン７も同時にエッチング
されるので、その膜厚が減少する。このように膜減りし
たレジストパターン７によっては、被エッチング層５の
エッチングマスクとしては不充分である。

【００４２】図５（ｆ）：同じくＥＣＲプラズマエッ
チング装置により、下記条件によりレジストパターン７
にプラズマ照射を施す。Ａｒ３００ｓｃｃｍ圧力１．０Ｐａ μ波出力１２００ＷＲＦバイアス１００Ｗ（８００ｋＨｚ）基体温度 −２０ ℃ Ａｒプラズマ照射により、レジストパターン７の表面に
は硬化層８が形成される。

【００４３】図５（ｇ）：同じくＥＣＲプラズマエッ
チング装置により、下記条件により高融点金属シリサイ
ド層４および多結晶シリコン層３からなる被エッチング
層５を連続的にパターニングする。Ｃｌ₂ ７５ｓｃｃｍＯ₂ ６ｓｃｃｍ圧力０．４Ｐａ μ波出力９００ＷＲＦバイアス（ＭＥ）７０Ｗ（８００ｋＨｚ）ＲＦバイアス（ＯＥ）５０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング３０％本エッチング条件は、硬化層８を形成せずに膜減りした
レジストパターン７のみの場合には、レジストパターン
７がエッチオフされ、被エッチング層５の正確なパター
ニングが困難な条件である。しかしながら本実施例で
は、形成された硬化層８のエッチング耐性が高いことに
より、レジストパターン７の膜減りは大幅に減少し、パ
ターン変換差等の形状異常や残渣の発生のない、正確な
パターニングが可能であった。なおＭＥはメインエッチ
ング、ＯＥはオーバーエッチングの略である。

【００４４】図５（ｈ）：この後、Ｏ₂にＳＦ₆等の
フッ素系ガスを添加したアッシング条件により、アッシ
ングを施した。このアッシング条件により、有機反射防
止層６、レジストパターン７はもとより、硬化層８も完
全にアッシング除去された。

【００４５】以上、本実施例によればレジストパターン
７へのプラズマ照射で硬化層８を形成することにより、
膜減りしたレジストパターン７であっても、段差を有す
る高反射率の被エッチング層５を、パターン変換差や残
渣を発生することなく正確にパターニングすることが可
能であった。

【００４６】〔実施例２〕本実施例は硬化層の形成と静
電チャックの除電ステップを共用して、製造スループッ
トを高めた例である。この工程を同じく図３〜図５を参
照して説明する。ただし本実施例ではレジストパターン
を形成する工程、すなわち、図４（ｄ）に示す工程まで
は前実施例と同様であるので、ここまでの説明を省略す
る。

【００４７】図４（ｅ）：図４（ｄ）に示す被処理基
体を、静電チャックを有するＭＣＲタイプのプラズマエ
ッチング装置に搬入し、下記プラズマエッチング条件に
より、有機反射防止層６をエッチングした。なお被処理
基体は温度制御されたステージ上に静電チャックにより
保持し、被処理基体下面に向けて流出するＨｅガスによ
り熱交換を高め、被処理基体全面にわたって均一な温度
制御を施した。Ｃｌ₂ ５０ｓｃｃｍＯ₂ ２０ｓｃｃｍ圧力０．４Ｐａソース出力１０００ＷＲＦバイアス６０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング５０％本エッチング条件により、有機反射防止層６の線幅は
０．２５μｍにパターン変換差なく正確にパターニング
される。しかしながら、レジストパターン７も同時にエ
ッチングされるので、その膜厚が減少する。このように
膜減りしたレジストパターン７によっては、被エッチン
グ層５のエッチングマスクとしては不充分である。

【００４８】また有機反射防止層６のエッチング終了
後、静電チャック電源を切っても、被処理基体は残留電
荷のクーロン力によりステージに密着したままである。
したがって、被処理基体をアンロードして次の工程へ進
むためには、残留電荷の除去工程が必要である。

【００４９】図５（ｆ）：そこで、同じＭＣＲタイプ
のエッチング装置内で、下記条件により被処理基体にプ
ラズマ照射を施す。Ａｒ３００ｓｃｃｍ圧力１．０Ｐａソース出力１２００ＷＲＦバイアス２０Ｗ（８００ｋＨｚ）基体温度 −２０ ℃ このＡｒプラズマ照射により、被処理基体の残留電荷は
除去されアンロード可能の状態となる。同時に、レジス
トパターン７の表面には硬化層８が形成される。

【００５０】図５（ｇ）：本実施例では同じくＭＣＲ
タイプのエッチング装置により、下記条件により高融点
金属シリサイド層４および多結晶シリコン層３からなる
被エッチング層５を連続的にパターニングする。アンロ
ードした被処理基体を他のエッチング装置に搬送し、こ
こで被エッチング層５をパターニングしてもよい。ステ
ージ温度の切り換えに時間を要する場合には、別のエッ
チング装置に搬送して被エッチング層５のパターニング
工程を施す方がスループットが高い。Ｃｌ₂ ８０ｓｃｃｍＯ₂ １０ｓｃｃｍ圧力０．４Ｐａソース出力１０００ＷＲＦバイアス（ＭＥ）６０Ｗ（８００ｋＨｚ）ＲＦバイアス（ＯＥ）３０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング３０％本エッチング条件は、硬化層８を形成せずに膜減りした
レジストパターン７のみの場合には、レジストパターン
７がエッチオフされ、被エッチング層５の正確なパター
ニングが困難な条件である。しかしながら本実施例では
硬化層８のエッチング耐性が高いことにより、レジスト
パターン７の膜減りは大幅に減少し、パターン変換差等
の形状異常や残渣の発生のない、正確なパターニングが
可能であった。

【００５１】図５（ｈ）：この後、Ｏ₂にＳＦ₆等の
フッ素系ガスを添加したアッシング条件により、アッシ
ングを施した。このアッシング条件により、有機反射防
止層６、レジストパターン７はもとより、硬化層８も完
全にアッシング除去された。

【００５２】以上、本実施例によれば被処理基体へのプ
ラズマ照射により、残留電荷が除去されるとともに、レ
ジストパターン７表面に硬化層８を形成することができ
る。これにより、膜減りしたレジストパターン７であっ
ても、段差を有する高反射率の被エッチング層５を正確
にパターニングすることが可能であるとともに、スルー
プットの高い製造工程を実現することができる。

【００５３】〔実施例３〕本実施例は、ＤＲＡＭ (Dyna
mic Random Access Memory) のシリンダ型記憶ノードの
パターニング工程に本発明を適用した例であり、この工
程を図６〜図９を参照して説明する。

【００５４】本実施例で採用した試料は、図６（ａ）に
示すように、シリコン等の基体１上にワードライン１
０、ビットライン１１、これらを覆う層間絶縁膜１２、
この層間絶縁膜に埋め込まれたコンタクトプラグ１４、
層間絶縁膜１２上に形成された多結晶シリコン層１３、
そして酸化シリコン層１５から構成される。これらのう
ち、ワードライン１０およびビットライン１１はＷＳｉ
₂と多結晶シリコンによる高融点金属ポリサイド構造、
層間絶縁膜１２は緻密な膜質のＳｉＯ₂、そしてコンタ
クトプラグ１４は多結晶シリコンからなる。多結晶シリ
コン層１３はシリンダ型記憶ノードの底部を構成するも
のであり、減圧ＣＶＤ法により１００ｎｍの膜厚に形成
した。また酸化シリコン層１５はシリンダ型記憶ノード
の側壁部を形成する際のステンシル（抜きパターン）を
構成するものであり、疎な膜質でよく、プラズマＣＶＤ
法により６００ｎｍの膜厚に形成した。この酸化シリコ
ン層１５は、正確にパターニングすべき対象であり、本
実施例における被エッチング層に相当する。多結晶シリ
コン層１３および酸化シリコン層１５の表面は、ワード
ライン１０およびビットライン１１に起因して段差を有
する。また多結晶シリコン層１３の表面は露光光に対し
て高反射率を有する。これらは、いずれもフォトレジス
トのパターン露光には不利な条件である。

【００５５】図６（ｂ）：酸化シリコン層１５上に有
機反射防止層６をスピンコーティング法により形成す
る。有機反射防止層６の膜厚は、ＤＲＡＭセル上で７０
ｎｍ、周辺回路領域上で１５０ｎｍとし、ＤＲＡＭセル
による段差を軽減し平坦化した。また有機反射防止層６
としては、同じくＤＵＶ−１８（ＢｒｅｗｅｒＳｃｉ
ｅｎｃｅ社製）を採用した。この後、フォトレジスト膜
をスピンコーティング法により形成し、エキシマレーザ
ステッパによりパターン露光して、コンタクトプラグ１
４上に、平面形状の短辺が０．２５μｍ幅のドット状に
レジストパターン７を形成した。レジストパターン７の
平面形状は、有機反射防止層６による反射防止効果およ
び平坦化効果により、正確に形成された。

【００５６】図７（ｃ）：ヘリコン波プラズマエッチ
ング装置により、有機反射防止層６を下記条件でエッチ
ングした。Ｃｌ₂ ４０ｓｃｃｍＯ₂ １５ｓｃｃｍ圧力０．６Ｐａソース出力１１００ＷＲＦバイアス７０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング１００％本エッチング条件により、有機反射防止層６の平面形状
も短辺０．２５μｍに変換差なく正確にパターニングさ
れる。しかしながら、レジストパターン７も同時にエッ
チングされるので、その膜厚が減少する。このように膜
減りしたレジストパターン７によっては、酸化シリコン
層１５のエッチングマスクとしては不充分である。

【００５７】図７（ｄ）：そこでＥＣＲプラズマエッ
チング装置により、下記条件によりレジストパターン７
にプラズマ照射を施す。Ｎ₂ ３３０ｓｃｃｍ圧力１．０Ｐａ μ波出力１２００ＷＲＦバイアス１００Ｗ（８００ｋＨｚ）基体温度 −２０ ℃ Ｎ₂プラズマ照射により、レジストパターン７の表面に
は硬化層８が形成される。

【００５８】図８（ｅ）：市販のＳｉＯ₂エッチング
装置（マグネトロンＲＩＥタイプ）により、下記条件に
より酸化シリコン層１５をパターニングする。Ｃ₄Ｆ₈ ２０ｓｃｃｍＣＯ５０ｓｃｃｍＡｒ２００ｓｃｃｍ圧力６．０Ｐａソース出力９００ＷＲＦバイアス１７６０Ｗ（８００ｋＨｚ）基体温度２０ ℃ オーバーエッチング１００％本エッチング条件は、硬化層８を形成せずに膜減りした
レジストパターン７のみの場合には、レジストパターン
７がエッチオフされ、酸化シリコン層１５の正確なパタ
ーニングが困難な条件である。しかしながら本実施例で
は硬化層８のエッチング耐性が高いことにより、レジス
トパターン７の膜減りは大幅に減少し、パターン変換差
等の形状異常や残渣の発生のない、正確なパターニング
が可能であった。

【００５９】図８（ｆ）：この後、Ｏ₂にＳＦ₆等の
フッ素系ガスを添加したアッシング条件により、アッシ
ングを施した。このアッシング条件により、有機反射防
止層６、レジストパターン７はもとより、硬化層８も完
全にアッシング除去された。

【００６０】図９（ｇ）：パターニングされた酸化シ
リコン層１５をエッチングマスクとし、ＥＣＲプラズマ
エッチング装置により下記条件で多結晶シリコン層１３
をパターニングした。Ｃｌ₂ ７５ｓｃｃｍ圧力０．４Ｐａ μ波出力９００ＷＲＦバイアス（ＢＴ）７０Ｗ（８００ｋＨｚ）ＲＦバイアス（ＭＥ）５０Ｗ（８００ｋＨｚ）基体温度２０ ℃ エッチング時間（ＢＴ）５ｓｅｃエッチング時間（ＭＥ）１１０ｓｅｃ本エッチング条件により、層間絶縁膜１２の段差部に残
渣が発生することなく、多結晶シリコン層１３が正確に
パターニングされた。なおＢＴは多結晶シリコン層１３
表面の自然酸化膜（不図示）をエッチオフするためのブ
レークスルー工程の略である。

【００６１】図９（ｈ）：多結晶シリコン層を減圧Ｃ
ＶＤ法により７０ｎｍの膜厚に全面に形成し、これを全
面エッチバックして、酸化シリコン層１５および多結晶
シリコン層１３のパターン側壁に多結晶シリコン層２３
をサイドウォール状に残す。続けて、ＣＤＥ (Chemical
Dry Ething)等の等方的エッチング方法により、酸化シ
リコン層１５を除去することにより、シリンダ型記憶ノ
ードの側壁部を完成する。この後の工程は図示を省略す
るが、キャパシタ絶縁膜形成、キャパシタ電極の形成等
の各工程を経て、ＤＲＡＭを完成する。

【００６２】本実施例は、被エッチング層が露光光に対
し透明で、被エッチング層の下層が露光光に対し高反射
率材料で構成された例であった。かかる被エッチング層
構成においても、レジストパターンへプラズマ照射を施
すことにより、被エッチング層に形状異常のない正確な
パターニングが可能である。

【００６３】以上、本発明を３例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。

【００６４】例えば、被エッチング層や有機反射防止層
の構成や材料は実施例に限定されず、各種応用が可能で
ある。プラズマ処理装置やエッチング装置の構成、ある
いはプラズマ処理方法やエッチング方法についても同様
である。すなわち、本発明は有機反射防止層をレジスト
パターンによりエッチングし、さらにこのレジストパタ
ーンにより被エッチング層をエッチングする工程を有す
る電子装置の製造方法に広く適用することができる。電
子装置としては、高集積度半導体装置の他に、磁気ヘッ
ド装置や薄膜インダクタ装置、マイクロマシン装置、あ
るいは電気光学装置等、各種電子装置に適用可能であ
る。

【００６５】

【発明の効果】以上の説明から明らかなように、本発明
の電子装置の製造方法によれば、有機反射防止層をパタ
ーニングすることにより膜減りしたレジストパターンで
あっても、目的とする被エッチング層を正確にパターニ
ングすることができる。したがって、被エッチング層の
パターン変換差等の形状異常や残渣の発生を回避でき、
信頼性の高い電子装置を提供することが可能となる。

【００６６】また被エッチング基体を静電チャックによ
りステージ上に保持した場合に、エッチング終了後の除
電工程と硬化層形成工程とにプラズマ照射工程を兼用す
れば、スループットを低下することなく電子装置を製造
することができる。

【図面の簡単な説明】

【図１】本発明の電子装置の製造方法の原理を示す概略
工程断面図である。

【図２】本発明の電子装置の製造方法の原理を示す概略
工程断面図であり、図１に続く工程を示す。

【図３】本発明の電子装置の製造工程を示す概略断面図
である。

【図４】本発明の電子装置の製造工程を示す概略断面図
であり、図３に続く工程を示す。

【図５】本発明の電子装置の製造工程を示す概略断面図
であり、図４に続く工程を示す。

【図６】本発明の他の電子装置の製造工程を示す概略断
面図である。

【図７】本発明の他の電子装置の製造工程を示す概略断
面図であり、図６に続く工程を示す。

【図８】本発明の他の電子装置の製造工程を示す概略断
面図であり、図７に続く工程を示す。

【図９】本発明の他の電子装置の製造工程を示す概略断
面図であり、図８に続く工程を示す。

【図１０】バイアス印加型ＥＣＲプラズマエッチング装
置を示す概略断面図である。

【図１１】バイアス印加型ＭＣＲタイププラズマエッチ
ング装置を示す概略断面図である。

【図１２】バイアス印加型ＩＣＰエッチング装置を示す
概略断面図である。

【図１３】バイアス印加型ヘリコン波プラズマエッチン
グ装置を示す概略断面図である。

【図１４】静電チャック電極を有するステージの構成を
示す概略断面図である。

【符号の説明】

１…基体、２…ＬＯＣＯＳ、３，１３，２３…多結晶シ
リコン層、４…高融点金属シリサイド層、５…被エッチ
ング層、６…有機反射防止層、７…レジストパターン、
８…硬化層、９…ゲート絶縁膜、１０…ワードライン、
１１…ビットライン、１２…層間絶縁膜、１４…コンタ
クトプラグ、１５…酸化シリコン層３０…静電チャック電極、３１…被処理基体、３２…ス
テージ、３３…熱伝導ガス導入孔、３４…冷媒配管、３
５…ヒータ、３６…マグネトロン、３７…マイクロ波導
波管、３８…べルジャ、３９…エッチングチャンバ、４
０…ソレノイドコイル、４１…バイアス電源、４２…ソ
ース電源、４３…側壁電極、４４…上部電極、４６…誘
導結合コイル、４７…ヒータ、４９…ヘリコン波アンテ
ナ、５１…マルチポール磁石

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/302 ＪＦターム(参考） 2H025 AA00 AA02 AB16 AB17 AC08 AD01 AD03 DA29 DA34 DA40 FA30 FA39 2H096 AA25 BA01 BA09 CA05 CA06 EA04 HA13 HA15 HA30 5F004 AA04 BA04 BA13 BA14 BA20 BB02 BB22 CA04 CA06 DA00 DA04 DA18 DA23 DA25 DA26 DB02 DB03 DB08 DB09 DB15 DB23 DB25 EA04 EA22 EB02 FA08 5F046 HA07 LA19 PA07

Claims

【特許請求の範囲】

【請求項１】基体上の被エッチング層上に、有機系反
射防止層を形成する工程と、前記有機系反射防止層上にレジストパターンを形成する
工程と、前記レジストパターンをマスクとして前記有機系反射防
止層をパターニングする工程と、前記レジストパターンと前記パターニングされた有機系
反射防止層をマスクとして前記被エッチング層をエッチ
ングする工程を有する電子装置の製造方法であって、前記レジストパターンをマスクとして前記有機系反射防
止層をパターニングする工程の後、前記レジストパターンにプラズマ照射を施して硬化層を
形成する工程をさらに有し、この後、前記被エッチング層をエッチングする工程を施
すことを特徴とする電子装置の製造方法。
【請求項２】前記レジストパターンにプラズマ照射を
施して硬化層を形成する工程においては、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，ＲｎおよびＮ₂からな
る群から選ばれるすくなくとも一種のガスによるプラズ
マ照射を施すことを特徴とする請求項１記載の電子装置
の製造方法。
【請求項３】基体上の被エッチング層上に、有機系反
射防止層を形成する工程と、前記有機系反射防止層上にレジストパターンを形成する
工程と、前記基体を静電吸着力により保持しつつ前記レジストパ
ターンをマスクとして前記有機系反射防止層をパターニ
ングする工程と、前記レジストパターンと前記パターニングされた有機系
反射防止層をマスクとして前記被エッチング層をエッチ
ングする工程を有する電子装置の製造方法であって、前記レジストパターンをマスクとして前記有機系反射防
止層をパターニングする工程の後、前記レジストパターンにプラズマ照射を施して硬化層を
形成するとともに前記静電吸着力を解除する工程をさら
に有し、この後、前記被エッチング層をエッチングする工程を施
すことを特徴とする電子装置の製造方法。
【請求項４】前記レジストパターンにプラズマ照射を
施して硬化層を形成するとともに前記静電吸着力を解除
する工程においては、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，ＲｎおよびＮ₂からな
る群から選ばれるすくなくとも一種のガスによるプラズ
マ照射を施すことを特徴とする請求項３記載の電子装置
の製造方法。