JP2004509463A - ポリゲートエッチング後の無機反射防止コーティングのドライ等方性除去 - Google Patents

Abstract

導体構造（１０）を製作するさまざまな方法が提供される。一局面では、第１のワークピース（１２）上に導体構造（１０）を製作する方法が提供される。シリコン膜（２０）は第１のワークピース（１２）上に形成される。反射防止コーティング（２２）はシリコン膜（２０）上に形成される。マスク（２４）は反射防止コーティング（２２）の第１の部分上に形成され、反射防止コーティングの第２の部分はマスクされずに残される。反射防止コーティング（２２）の第２の部分およびシリコン膜（２０）がエッチングされる。マスク（２４）が除去され、反射防止コーティング（２２）が等方性プラズマエッチングにより除去される。反射防止コーティング除去のための等方性エッチングの使用により、高温酸槽反射防止コーティング除去に伴う熱衝撃が解消される。

Description

【０００１】
【技術分野】
この発明は、一般的に半導体プロセスに関し、特に回路構造から反射防止コーティング膜を除去する方法に関する。
【０００２】
【背景技術】
ＭＯＳ電界効果トランジスタ（「ＭＯＳＦＥＴ」）等の絶縁ゲート電界効果トランジスタ（「ＩＧＦＥＴ」）は、現代の集積回路において一般的に最も用いられている電子部品のうちの一部である。組込まれた制御装置、マイクロプロセッサ、アナログ−デジタルコンバータおよび他の多くの種類の装置は、現在、通常何百万もの電界効果トランジスタを含む。集積回路設計における電界効果トランジスタの劇的な急増は、それらの高い切換速度、潜在的に低い電力損失、および半導体プロセススケーリングへの適応性によるものであろう。
【０００３】
シリコンで実現される典型的な電界効果トランジスタは、シリコン基板に形成され、かつ基板のチャネル領域を規定するよう横方向に分離されるソースおよびドレインを含む。アルミニウムまたはドープドポリシリコン等の導電性材料で構成されるゲート電極は、チャネル領域を覆って配設され、電界をチャネル領域に印加するよう設計される。ゲート電極によって放射された電界における変化により、ソースとドレインとの間に電流が流れることが可能となるか、または不可能となる。
【０００４】
典型的な電界効果トランジスタを形成するための従来のプロセスフローでは、軽くドープされたシリコン基板上にゲート酸化層を成長させ、ゲート酸化層上にポリシリコンの層を堆積させる。ポリシリコンおよびゲート酸化物は次に、基板の上部表面へ異方性にエッチバックされて、ゲート酸化層の頂部上に積層されたポリシリコンゲート電極を残す。ポリシリコンゲート電極の形成後、ドーパント種を基板に打込むことにより、ソースおよびドレインが形成される。ゲート電極が打込に対してハードマスクとして働くので、ソースおよびドレインは、ゲート電極と自己整合的に基板に形成される。従来の多くの半導体製作プロセスは、二重打込プロセスを用いてソースおよびドレインを形成する。従来のいくつかのプロセスでは、第１の打込がゲート電極と自己整合的に行なわれ、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を形成する。他のプロセスでは、１組の非常に薄い誘電体サイドウォールスペーサが、ＬＤＤ注入の前に、ゲート電極に隣接して形成され、ゲートとＬＤＤ構造との間に横方向の小さな分離をもたらす。ＬＤＤ注入の後、誘電サイドウォールスペーサは、ＬＤＤ注入前には薄いスペーサの組がなかったゲート電極に隣接して形成されるか、または先に形成された薄いＬＤＤスペーサに隣接して形成される。２つのソース／ドレイン注入のうち第２の注入が、次にサイドウォールスペーサと自己整合的に行なわれる。基板がアニールされて、ソースおよびドレインでドーパントを活性化する。サリサイド化工程がしばしばソースおよびドレインの形成の後に続き、後に加えられるグローバルおよび／またはローカル配線メタライゼーションとの配線のためのコンタクトを設ける。
【０００５】
ポリシリコンゲートのパターニングにより、堆積したポリシリコン膜の上にフォトレジストマスクが必然的に形成される。レジスト膜がポリシリコン層に塗布され、ポリゲート／ラインのために所望の形状にパターニングされる。レジストパターニングにはレジスト露光が含まれ、その次に溶剤洗浄が続く。第１の工程では、レジストはマスクまたはレチクルを通過した光に露光される。光はレジストの化学的特性を変え、溶剤中のレジストを溶解性か不溶解性のどちらかにする。レジストは次に溶剤の中で洗浄され、その可溶部分が除去される。露出光はレチクルを通ることにより回折される。回折光がレジストを通過する際、一部の光線は散乱し、他の光線は下にある膜に当たり、上向きに反射する。反射した光線は入射光線に干渉し、複数の定在波からなる干渉パターンを作り出す。干渉パターンは、レジストに段差や線幅変動等を引起す不必要な摂動をもたらすことがある。下にある一枚以上の膜の反射性が高い場合、問題はより深刻である。酸化物およびポリシリコンはこのような反射性の膜の２つの例を提示する。
【０００６】
フォトレジスト露光の間に基板から跳ね返された照射により作り出される定在波干渉および光散乱の悪影響を減ずるために、反射防止コーティング（「ＡＲＣ」）が、通常、ポリシリコンゲートエッチング前にポリシリコン層上に形成される。ＡＲＣ堆積に続いて、フォトレジストがポリシリコン層に塗布され、さらにパターニングされ、すなわち露光され現像されて、ゲートのための所望のパターンを形成する。次にＡＲＣおよびポリシリコン層を異方性エッチングし、ゲートを規定する。フォトレジストが剥離され、ゲートを覆うＡＲＣの残りの部分が除去される。除去されない場合、ＡＲＣはその後のシリサイド化またはコンタクト形成に干渉する恐れがある。
【０００７】
シリコンオキシナイトライドおよび窒化シリコンは、ＡＲＣ膜として頻繁に用いられる２つの材料である。ＡＲＣ膜の除去は、従来、２つの工程の酸槽浸漬プロセスを含む。初めに、ＡＲＣ膜は約６５〜８５℃の低濃度ＨＦの高温槽で処理される。次に、再び６５〜８５℃の熱リン酸に浸漬される。ＡＲＣの組成が酸化物を含まないことが予想される場合、ＨＦ浸漬は時折省かれる。
【０００８】
従来のＡＲＣ除去プロセスには多くの不利益が伴う。まず第１に、高温槽により、基板およびポリシリコンラインは熱衝撃を１回または複数回被る。サブミクロンプロセスでは、このような熱衝撃が、基板とその上に重なるポリシリコンラインとの格子構造に結晶転移をもたらすことがある。またこのような結晶欠陥は、その後のプロセス工程中にラインリフトオフおよびデバイス不良をもたらす恐れがある。別の不利益はポリシリコンラインの線幅におけるばらつきである。高温の酸槽がポリシリコンゲートまたはラインのサイドウォールをある程度浸蝕することがある。浸蝕の量が公知であり、繰返され得る場合、設計基準がその損失の原因となる恐れがある。しかしながら、サイドウォール浸蝕の一貫性を得ることは困難であることが判明した。この困難は、酸性溶液から反応物質がすぐになくなってしまうことが原因である。こうして、基板の連続したロットが、異なった組成の酸槽にさらされる恐れがある。
【０００９】
この発明は１つまたは複数の上述の不利益の影響を克服するか、または減ずることを目的としたものである。
【００１０】
【発明の開示】
この発明の一局面に従って、導体構造を第１のワークピース上に製作する方法が提供される。シリコン膜が第１のワークピース上に形成される。反射防止コーティングがシリコン膜上に形成される。マスクが反射防止コーティングの第１の部分上に形成され、反射防止コーティングの第２の部分はマスクされずに残される。反射防止コーティングの第２の部分およびシリコン構造がエッチングされる。マスクが除去され、反射防止コーティングが等方性プラズマエッチングにより除去される。
【００１１】
この発明の別の局面に従って、第１のワークピース上に導体構造を製作する方法が提供される。ポリシリコン膜が第１のワークピース上に形成され、反射防止コーティングがポリシリコン膜上に形成される。マスクが反射防止コーティングの第１の部分上に形成され、反射防止コーティングの第２の部分はマスクされずに残される。反射防止コーティングの第２の部分およびポリシリコン膜がエッチングされる。マスクおよび反射防止コーティングは等方性プラズマエッチングにより除去される。
【００１２】
この発明の別の局面に従って、導体構造を第１のワークピース上に製作する方法が提供される。ポリシリコン膜が第１のワークピース上に形成され、シリコンオキシナイトライド反射防止コーティングがポリシリコン膜上に形成される。フォトレジストマスクがシリコンオキシナイトライド反射防止コーティングの第１の部分上に形成され、反射防止コーティングの第２の部分はマスクされずに残される。シリコンオキシナイトライド反射防止コーティングの第２の部分およびポリシリコン膜がエッチングされる。フォトレジストマスクが除去され、シリコンオキシナイトライド反射防止コーティングが等方性プラズマエッチングにより除去される。ポリシリコン膜の幅が測定され、予測幅と比較され、さらに測定幅と予測幅との間の差を減ずるよう、第２のワークピースのために等方性エッチングが適合される。
【００１３】
この発明の上述および他の利点は、以下の詳細な説明を読み、添付の図面を参照すると明らかとなるであろう。
【００１４】
【この発明を実施するためのモード】
以下に説明する図面では、参照番号は同一の要素が１つ以上の図に現れる場合、概して繰返される。図１には、半導体基板１２上に製作された複数の導体またはシリコンゲート構造１０の例示的な実施例の断面図が示される。ゲート構造１０は、複数の分離構造１６により一般的に規定され、かつ横方向に分けられている活性領域１４上に配置される。導体構造１０は、半導体プロセスにおいてシリコンから製作されたゲート電極、導体ラインまたは他の回路構造であってもよい。例示の実施例では、導体構造１０は複数のそれぞれのゲート誘電層１８の上に配置される。基板１２は、ｎ型シリコン、ｐ型シリコン、シリコンオンインシュレータまたは他の好適な基板材料から構成されてもよい。分離構造１６は、酸化物、ＴＥＯＳまたは通常用いられる他の分離構造材料から製作されてもよい。ゲート誘電層１８は、酸化物、窒化シリコン、これらまたは他の通常用いられるゲート誘電材料のラミネートから製作されてもよい。導体構造１０は、アモルファスシリコン、多結晶シリコンなどから構成されてもよい。
【００１５】
この発明に従った１つまたは複数の導体構造１０を製作するための例示的なプロセスが、ここでは図２〜９を参照することにより理解され得るが、まずは図２を参照する。初めに、分離構造１６およびゲート誘電層１８が、さまざまな周知の技術を用いて基板１２上に製作され得る。その後、シリコンのブランケット膜２０が基板１２上に堆積される。シリコン膜２０はアモルファスシリコンまたは多結晶シリコンであってもよく、周知のＣＶＤ技術により約８００〜２０００Åの厚さにまで堆積され得る。正確な厚さは主に設計時の裁量の問題である。
【００１６】
図３では、反射防止コーティング２２がシリコン層２０上に形成され、これにより、後のリソグラフィによるパターニングを容易にする。反射防止コーティング２２はシリコンオキシナイトライド、窒化シリコンなどから構成されてもよい。例示的な実施例では、ＡＲＣ２２はシリコンオキシナイトライドから構成され、周知のＣＶＤ技術を用いて約４００〜１５００Åの厚さにまで堆積され得る。さらに、この厚さの範囲は主に設計時の裁量の問題である。
【００１７】
図４では、複数のマスク構造２４が、周知のフォトレジスト材料およびリソグラフィによるパターニング技術を用いてＡＲＣ２２上に形成される。マスク構造２４の幅は、通常、広く行なわれているプロセス技術の臨界的大きさに一致する。しかしながら、マスク構造２４は最小限のデバイス形状寸法である必要はない。マスク構造２４は後のエッチングによる範囲決めのプロセスの間、エッチングマスクとしての役割を果たす。マスク構造２４を形成するのに必要な露光のオプチックスを促すために、ＡＲＣ２２が設けられることに留意されたい。
【００１８】
図５では、ＡＲＣ２２およびシリコン膜２０の異方性エッチングが行なわれ、示されるとおりに導体構造１０をパターニングする。エッチング後、マスク構造２４の下に配置された部分は残るが、露光されない部分はエッチングにより除去される。導体構造１０を規定するための異方性エッチングは、周知の異方性エッチング技術を用いて実行され得る。この技術はたとえば、反応性イオンエッチング、ケミカルプラズマエッチングなどである。アモルファスまたはポリシリコンをエッチングするのに適したさまざまな化学的性質、たとえばＣＦ_４、またはＣＨＦ_３等を、単独であるいは組合せて用いることができる。エッチングのための終点はタイミングによって決定され得る。
【００１９】
図６では、図５に示されるレジスト構造２４が灰化により剥離され、その後ＲＣＡ型溶剤洗浄プロセスが続く。剥離プロセスでは、ＡＲＣ構造２２は露光されたままである。
【００２０】
図７では、ＡＲＣ構造２２は、エッチングチャンバ（図示せず）で行なわれる等方性プラズマエッチングプロセスにより除去される。ＡＲＣ構造２２を除去するための等方性プラズマエッチングプロセスの使用が、シリコンオキシナイトライドベースのＡＲＣ構造を剥離する、高温ＨＦ槽での浸漬およびその後に続く熱リン酸槽での浸漬を含む従来の技術に取って代わる。２つの高温酸槽浸漬に伴う熱衝撃をなくすことが目的であるので、導体構造１０の結晶構造に対してダメージが起こり得るメカニズムとしての熱衝撃が解消される。シリコンオキシナイトライドまたは窒化シリコンを等方性エッチングするのに適した、さまざまなエッチングの化学的性質を用いることができる。酸化物に対する選択性が望ましい。例示的な実施例では、たとえば、ＣＦ_４、ＣＦ４／Ｏ_２、ＣＨＦ_３、ＮＨ_３などの組合せであって、矢印２６によって概略的に表わされるクロロフルオロカーボンエッチングの化学的性質は、アプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）のＲＰＳツールにおいて、単独でまたは組合せて用いられ得る。たとえば、エッチング混合物は約４０ｓｃｃｍのＣＦ_４を含み得る。Ｎ_２またはアルゴン等の不活性キャリアガスが、所望のとおりにチャンバ内に導入され得る。等方性プラズマエッチングのための圧力は約７００ｍｔｏｒｒであり得る。室内温度は約８０℃であり、プラズマ電力は約１２５０ｗａｔｔであり得る。自然酸化膜がＡＲＣ構造２２の上部表面上にあると予想される場合、最初の酸化物除去エッチングは、たとえば約２０ｓｃｃｍのＳＦ_６またはＮＦ_３を用いて実行され得る。
【００２１】
ＡＲＣ等方性エッチングプロセスが、所望のとおりに導体構造１０の幅を修正するための手段として用いられ得ることに留意されたい。たとえば、導体構造１０の横方向の寸法を減ずることが望まれる場合、ＡＲＣ構造２２を剥離するための等方性エッチングプラズマプロセスは、導体構造１０のサイドウォールを浸蝕するよう調整され得る。これは、たとえばエッチングの化学的性質において使用可能なフッ素を増やすことにより、および／またはチャンバ内の圧力を減ずることにより達成され得る。
【００２２】
図８では、ＡＲＣ等方性プラズマエッチングプロセスの後に、導体構造１０の横方向の寸法Ｘが測定され得る。測定された寸法Ｘが予測幅またはプロセス目標と一致する場合、ＡＲＣ構造２２を除去するための等方性エッチングプロセスに対して修正が行なわれる必要はない。しかしながら、構造１０の測定された横方向の寸法Ｘが設計基準と一致しない場合、シリコン導体構造１０のサイドウォール浸蝕を、適切となるよう増減させるために、ＡＲＣ等方性プラズマエッチングプロセスを修正してもよい。
【００２３】
上述の例示的な実施例は、別個のエッチングプロセスにおけるフォトレジスト構造２４およびＡＲＣ構造２２の除去を含む。しかしながら、レジスト構造２４およびＡＲＣ構造２２の除去は、単一のエッチングプロセスに統合されてもよい。図９に示されるプロセスは、図５に類似の基板１２の断面図である。この例示的な実施例では、等方性プラズマエッチングプロセスが、導体構造１０の異方性エッチングによる範囲決めの後に行なわれる。ある例示的な実施例では、矢印２８により概略的に表わされるエッチング混合物は、ＣＦ_４、Ｏ_２およびＮ_２を含み得る。このエッチングの化学的性質を利用し、終点検出のためにタイミングを用いてレジスト構造２４およびＡＲＣ構造２２の両方を剥離する。ある例示的な実施例では、ＣＦ_４は約４０ｓｃｃｍで排出され、Ｏ_２は約９５０ｓｃｃｍで、Ｎ_２は約１００ｓｃｃｍで排出される。圧力は約７００ｍｔｏｒｒであり、室内温度は約８０℃であり得る。随意には、レジスト剥離のためには、上述のＣＦ_４、Ｏ_２、Ｎ_２の化学的性質を用いることができ、またＡＲＣ構造２２の除去のためには、この化学的性質を、真空を破壊することのない前述のＣＦ_４、ＣＨＦ_３の化学的性質に変えることができる。前述の例示的な実施例と同様に、線幅測定が、組合されたフォトレジストおよびＡＲＣ剥離プロセスの後に続き、さらに導体構造１０の横方向の寸法が設計仕様と確実に一致するように、必要に応じてそれらのエッチングプロセスに対する調整が行なわれる。
【００２４】
この発明はさまざまな修正および代替の形式が可能であるが、特定の実施例は図面に例示として示され、この明細書中に詳細に説明される。しかしながら、この発明は開示の特定の形式に限定されることを意図したものではないことが理解されるべきである。反対に、この発明は、前掲の請求項に規定されるこの発明の精神および範囲内にあるすべての修正、等価物および代替例を包含するものである。
【図面の簡単な説明】
【図１】この発明に従った、半導体基板上に製作された複数の導体またはシリコンゲート構造の、ある例示的な実施例の断面図である。
【図２】この発明に従った基板上のシリコン膜の形成を示す、図１と同様の断面図である。
【図３】この発明に従ったシリコン膜上の反射防止コーティングの形成を示す、図２と同様の断面図である。
【図４】この発明に従った反射防止コーティングのマスキングを示す、図３と同様の断面図である。
【図５】この発明に従った導体構造のエッチングによる範囲決めを示す、図４と同様の断面図である。
【図６】この発明に従った、残りの反射防止コーティング構造からのマスク構造の除去を示す、図５と同様の断面図である。
【図７】この発明に従った、反射防止コーティング構造の等方性プラズマエッチング除去を示す、図６と同様の断面図である。
【図８】この発明に従った、規定された導体構造の幅測定を示す、図７と同様の断面図である。
【図９】この発明に従った、反射防止コーティング構造および上に重なるマスク構造の、統合された等方性エッチング除去を組込んだある代替の例示的な実施例を示す、図５と同様の断面図である。

Claims (10)

1. 第１のワークピース（１２）上に導体構造（１０）を製作する方法であって、
   第１のワークピース（１２）上にシリコン膜（２０）を形成するステップと、
   シリコン膜（２０）上に反射防止コーティング（２２）を形成するステップと、
   反射防止コーティング（２２）の第１の部分上にマスク（２４）を形成し、第２の部分はマスクせずに残すステップと、
   反射防止コーティング（２２）の第２の部分およびシリコン膜（２０）をエッチングするステップと、
   マスク（２４）を除去するステップと、
   等方性プラズマエッチングにより反射防止コーティング（２２）を除去するステップとを含む、方法。
2. シリコン膜は多結晶シリコンを含む、請求項１に記載の方法。
3. 反射防止コーティングの第２の部分とシリコン膜とのエッチングは、等方性プラズマエッチングによるものである、請求項１に記載の方法。
4. シリコン膜の幅を測定し、測定幅を予測幅と比較し、測定幅と予測幅との間の差を減ずるよう、第２のワークピースのために等方性エッチングを適合させるステップを含む、請求項１に記載の方法。
5. シリコン膜の幅を測定し、測定幅を予測幅と比較し、測定幅と予測幅との間の差を減ずるよう、第２のワークピースのために反射防止コーティングの第２の部分とシリコン膜とのエッチングを適合させるステップを含む、請求項１に記載の方法。
6. 反射防止コーティングはシリコンオキシナイトライドを含む、請求項１に記載の方法。
7. 第１のワークピース（１２）上に導体構造（１０）を製作する方法であって、
   第１のワークピース（１２）上にポリシリコン膜（２０）を形成するステップと、
   ポリシリコン膜（２０）上にシリコンオキシナイトライド反射防止コーティング（２２）を形成するステップと、
   シリコンオキシナイトライド反射防止コーティング（２２）の第１の部分上にフォトレジストマスク（２４）を形成し、第２の部分はマスクせずに残すステップと、
   シリコンオキシナイトライド反射防止コーティング（２２）の第２の部分およびポリシリコン膜（２０）をエッチングするステップと、
   フォトレジストマスク（２４）を除去するステップと、
   等方性プラズマエッチングによりシリコンオキシナイトライド反射防止コーティング（２２）を除去するステップと、
   ポリシリコン膜（２０）の幅を測定し、測定幅を予測幅と比較し、測定幅と予測幅との間の差を減ずるよう、第２のワークピースのために等方性エッチングを適合させるステップとを含む、方法。
8. 反射防止コーティングおよびポリシリコン膜のエッチングは等方性プラズマエッチングによるものである、請求項６に記載の方法。
9. ポリシリコン膜の幅を測定し、測定幅を予測幅と比較し、測定幅と予測幅との間の差を減ずるよう、第２のワークピースのために、シリコンオキシナイトライド反射防止コーティングの第２の部分とポリシリコン膜とのエッチングを適合させるステップを含む、請求項６に記載の方法。
10. 等方性プラズマエッチングはクロロフルオロカーボン種で行なわれる、請求項１または６に記載の方法。