KR20030089564A - 반도체 소자의 다마신 패턴 형성방법 - Google Patents
반도체 소자의 다마신 패턴 형성방법 Download PDFInfo
- Publication number
- KR20030089564A KR20030089564A KR1020020027007A KR20020027007A KR20030089564A KR 20030089564 A KR20030089564 A KR 20030089564A KR 1020020027007 A KR1020020027007 A KR 1020020027007A KR 20020027007 A KR20020027007 A KR 20020027007A KR 20030089564 A KR20030089564 A KR 20030089564A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- semiconductor device
- insulating film
- mixed solution
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 23
- 239000011259 mixed solution Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000000243 solution Substances 0.000 claims description 10
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000002161 passivation Methods 0.000 abstract description 6
- 239000010949 copper Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 포토 재공정을 용이하게 할 수 있는 반도체 소자의 다마신 패턴 형성방법에 관한 것으로, 반도체 기판상에 배리어막과 절연막을 순차로 형성하는 단계; 상기 절연막을 선택적으로 제거하여 절연막 패턴1을 형성하는 단계; 상기 절연막 패턴1의 내면을 포함한 절연막 패턴1 상면에 보호막을 형성하는 단계; 상기 절연막 패턴1을 선택적으로 제거하여 절연막 패턴2를 형성하는 단계; 상기 보호막을 제거하는 단계를 포함하며, 별도의 막으로 절연막을 보호하므로 트렌치 형성 공정중 포토 재공정(Photo Rework)을 용이하게 실시할 수 있게 되고, 이로 인해 유전상수의 열화 현상을 제거할 수 있어 소자의 특성 저하를 미연에 방지할 수 있는 효과가 있는 것이다.
Description
본 발명은 반도체 소자의 다마신 패턴 형성방법에 관한 것으로, 보다 상세하게는 트렌치 포토 공정중 포토 재공정을 용이하게 할 수 있는 반도체 소자의 다마신 패턴 형성방법에 관한 것이다.
최근 반도체 소자가 집적화되고 공정 기술력이 향상되면서 소자의 동작속도나 저항, 금속간의 기생용량 등의 특성을 개선시키기 위한 일환으로 기존의 알루미늄(Al) 배선 대신에 구리(Cu) 배선 공정이 제안되었다. 또한, 절연막으로 기존의 산화막 대신 저유전 상수(Low-k) 물질이 차세대 소자의 배선 공정으로 각광을 받고 있다.
하지만, 이러한 구리와 저유전 상수 물질을 이용한 배선 공정의 경우 구리(Cu)의 식각 특성이 매우 열악하다는 문제가 있다. 따라서, 기존의 공정 방식 대신 미합중국특허 제5,635,423호에 개시된 바와 같은 이중 다마신(Dual Damascene) 공정이 구리 배선에 적합한 공정으로 알려져 있다.
종래 기술에 따른 반도체 소자의 다마신 패턴 형성방법을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
종래 기술에 따른 반도체 소자의 다마신 패턴 형성방법은, 도 1a에 도시된 바와 같이, 먼저 반도체 기판(10)상에 제1절연막(12), 식각 정지층(14) 및 제2절연막(16)을 순차로 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 제2절연막(16)상에 d1의 폭을 가진 제1포토레지스트 패턴(18)을 형성한다. 이어서, 상기 제1포토레지스트 패턴(18)을 마스크로 하는 식각공정으로 상기 식각정지층(14)이 노출될 때까지 제2절연막(16)을 선택적으로 제거하여 제2절연막 패턴(16a)을 형성한다.
이어서, 도 1c에 도시된 바와 같이, 상기 제1포토레지스트 패턴(18)을 제거하고 d2의 폭(d1 폭보다 크다)을 갖는 제2포토레지스트 패턴(20)을 상기 제2절연막패턴(16a) 상에 형성한다.
그다음, 도 1d에 도시된 바와 같이, 상기 제2포토레지스트 패턴(20)을 마스크로 하는 식각공정으로 상기 식각정지층(14)과 제1절연막(12)을 선택적으로 제거한다.
상기와 같은 공정, 즉 이중 다마신 공정에 의하여 상기 기판(10)상에는 d1의 폭을 갖는 비아홀(22)과, d2의 폭을 갖는 트렌치(24)가 형성된다.
그러나, 종래 기술에 따른 반도체 소자의 다마신 패턴 형성방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서는, 비아홀을 형성하기 위한 식각공정 이후 트렌치를 형성하기 위한 포토(Photo) 공정을 실시하는데, 이때 트렌치 형성 공정중 재공정(Rework)을 해야 할 사유가 발생할 경우 절연막이 손상되어 절연막의 유전상수가 열화되는 현상(k-value degradation)이 발생될 수 있다. 따라서, 포토 재공정(Photo Rework)을 실시하기 곤란하게 되는 문제점이 있다.
이에, 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 비아홀 패터닝후 비아홀 측벽에 별도의 보호막을 형성함으로써 트렌치 형성 공정중 포토 재공정(Photo Rework)을 용이하게 할 수 있는 반도체 소자의 다마신 패턴 형성방법을 제공함에 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 공정별 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
100; 반도체 기판110; 배리어막
120; 절연막120a; 절연막 패턴1
120b; 절연막 패턴2140; 보호막
200; 비아홀220; 트렌치
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법은, 반도체 기판상에 배리어막과 절연막을 순차로 형성하는 단계; 상기 절연막을 선택적으로 제거하여 절연막 패턴1을 형성하는 단계; 상기 절연막 패턴1의 내면을 포함한 절연막 패턴1 상면에 보호막을 형성하는 단계; 상기 절연막 패턴1을 선택적으로 제거하여 절연막 패턴2를 형성하는 단계; 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법은 절연막을 포토 재공정으로부터 보호할 수 있도록 SiO2, SiN, SiON, Ti 및 TiN으로 이루어진 군으로부터 선택된 어느 하나로 보호막을 형성하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법은 HNO3+ HF + CH3COOH 혼합용액, HF + NH4F 혼합용액, H3PO4용액, H3PO4+ HNO3+ CH3COOH + H2O 혼합용액, NH4OH + H2O2혼합용액, HCl + H2O2혼합용액 및 H2SO4+ H2O2혼합용액으로 구성된 군으로부터 선택된 어느 하나의 용액을 사용한 습식 식각 공정으로 보호막을 제거하는 것을 특징으로 한다.
본 발명에 의하면, 비아홀 패터닝후 비아홀 측벽에 보호막을 별도로 형성함으로써 트렌치 형성 공정중 포토 재공정(Photo Rework)을 용이하게 실시할 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법을설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 다마신 패턴 형성방법은, 도 2a에 도시된 바와 같이, 먼저 실리콘(Si)과 같은 반도체 원소 등으로 구성된 반도체 기판(100) 상에 예를 들어 구리(Cu) 등으로 배리어막(110)을 형성한다. 그런다음, 상기 배리어막(110) 상에 절연막(120)을 형성한다. 이때, 충분한 절연 역할을 다하기 위하여 바람직하게는 저유전상수 물질, 더욱 바람직하게는 유전상수가 3이하인 물질로 절연막(120)을 형성한다.
그다음, 도 2b에 도시된 바와 같이, 상기 절연막(120) 상에 L1 길이의 폭을 가진 포토레지스트 패턴(130)을 형성한다. 그런다음, 상기 포토레지스트 패턴(130)을 마스크로 하는 식각 공정으로 상기 배리어막(110)이 노출되도록 상기 절연막(120)을 선택적으로 제거한다. 그결과, L1길이의 폭을 가진 절연막 패턴1 (120a)이 형성된다.
이어서, 도 2c에 도시된 바와 같이, 상기 절연막 패턴1(120a) 내면을 포함한 절연막 패턴1(120a) 상면에 SiO2, SiN, SiON, Ti 및 TiN으로 이루어진 군으로부터 선택된 어느 하나를 이용하여 보호막(140)을 형성한다. 상기 보호막(140)은 절연막의 유전상수의 열화(Degradation) 없이 포토 재공정(Photo Rework)이 가능하도록 하기 위한 것으로, 약 50Å~500Å 두께로 증착하여 형성한다.
이와 같이 상기 보호막(140)의 존재로 인하여 상기 절연막 패턴1 (120a)을 손상시키지 않으면서 트렌치 형성을 위한 포토 공정을 필요에 따라 재실시할 수 있게 된다.
그런다음, 도 2d에 도시된 바와 같이, 소정 형태의 포토레지스트 패턴(미도시)을 마스크로 하는 식각공정으로 절연막 패턴1 (120a)을 선택적으로 제거한다. 이때, 상기 L1 길이의 폭을 가진 절연막 패턴1 (120a) 상부에 L2 길이의 폭이 형성되도록 하여 하부는 L1 길이의 폭을 가지며, 상부는 L2 길이의 폭을 갖는 절연막 패턴2 (120b)를 형성한다.
한편, 상기 절연막 패턴2 (120b)를 형성하기 위한 식각공정에 의해서 상기 보호막(140)은 그 일부가 제거되어 도면부호 140a로 도시된 바와 같이 상기 절연막 패턴2 (120b) 내측벽에 잔존하게 된다.
이어서, 도 2e에 도시된 바와 같이, 상기 잔존하는 보호막(140a)을 제거하여 L1 길이의 폭을 갖는 비아홀(200)과 L2 길이의 폭을 갖는 트렌치(220)를 포함하는 패턴, 구체적으로는 이중 다마신(Dual Damascene) 패턴을 완성한다.
이때, 상기 보호막(140a)을 제거하는 단계는 소정의 용액을 이용한 습식 식각 공정을 실시한다. 상기 습식 식각 공정에 사용되는 용액은 HNO3+ HF + CH3COOH 혼합용액, HF + NH4F 혼합용액, H3PO4용액, H3PO4+ HNO3+ CH3COOH + H2O 혼합용액, NH4OH + H2O2혼합용액, HCl + H2O2혼합용액 및 H2SO4+ H2O2혼합용액으로 구성된 군으로부터 어느 하나의 용액을 선택하여 사용한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 별도의 막으로 절연막을 보호하므로 트렌치 형성 공정중 포토 재공정(Photo Rework)을 용이하게 실시할 수 있게 되고, 이로 인해 유전상수의 열화 현상을 제거할 수 있어 소자의 특성 저하를 미연에 방지할 수 있는 효과가 있다.
이와 아울러, 안정적인 공정 재현성 유지를 통하여 반도체 소자 개발과 생산 수율을 향상시킬 수 있는 효과도 있다.
Claims (11)
- 반도체 기판상에 배리어막과 절연막을 순차로 형성하는 단계;상기 절연막을 선택적으로 제거하여 절연막 패턴1을 형성하는 단계;상기 절연막 패턴1의 내면을 포함한 절연막 패턴1 상면에 보호막을 형성하는 단계;상기 절연막 패턴1을 선택적으로 제거하여 절연막 패턴2를 형성하는 단계; 및상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제1항에 있어서,상기 절연막은 저유전상수 물질로 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제2항에 있어서,상기 절연막의 유전상수는 3이하인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제1항에 있어서,상기 보호막은 SiO2, SiN, SiON, Ti 및 TiN으로 이루어진 군으로부터 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제1항에 있어서,상기 보호막은 50Å~500Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 다마신 형성방법.
- 제1항에 있어서,상기 보호막을 제거하는 단계는 HNO3+ HF + CH3COOH 혼합용액, HF + NH4F 혼합용액, H3PO4용액, H3PO4+ HNO3+ CH3COOH + H2O 혼합용액, NH4OH + H2O2혼합용액, HCl + H2O2혼합용액 및 H2SO4+ H2O2혼합용액으로 구성된 군으로부터 선택된 어느 하나의 용액을 사용한 습식 식각 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 다마신 형성방법.
- 반도체 기판상에 배리어막과 절연막을 순차로 형성하는 단계;상기 절연막을 선택적으로 제거하여 비아홀 패턴을 형성하는 단계;상기 비아홀 패턴 내면에 SiO2, SiN, SiON, Ti 및 TiN으로 이루어진 군으로부터 선택된 어느 하나로 보호막을 형성하는 단계;상기 절연막을 선택적으로 제거하여 트렌치 패턴을 형성하는 단계; 및상기 보호막을 소정의 화학용액을 사용한 습식 식각 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제7항에 있어서,상기 절연막은 저유전상수 물질로 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제8항에 있어서,상기 절연막의 유전상수는 3이하인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제7항에 있어서,상기 보호막은 50Å~500Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 다마신 형성방법.
- 제7항에 있어서,상기 화학용액은 HNO3+ HF + CH3COOH 혼합용액, HF + NH4F 혼합용액, H3PO4용액, H3PO4+ HNO3+ CH3COOH + H2O 혼합용액, NH4OH + H2O2혼합용액, HCl + H2O2혼합용액 및 H2SO4+ H2O2혼합용액으로 구성된 군으로부터 선택된 어느 하나인 것을특징으로 하는 반도체 소자의 다마신 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027007A KR100929625B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 다마신 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027007A KR100929625B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 다마신 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089564A true KR20030089564A (ko) | 2003-11-22 |
| KR100929625B1 KR100929625B1 (ko) | 2009-12-03 |
Family
ID=32383083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020027007A KR100929625B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 다마신 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100929625B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100824623B1 (ko) * | 2006-12-05 | 2008-04-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
| KR100875057B1 (ko) * | 2002-07-10 | 2008-12-19 | 매그나칩 반도체 유한회사 | 듀얼 다마신 패턴 형성 방법 |
| KR100935196B1 (ko) * | 2008-01-18 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR101029391B1 (ko) * | 2009-06-17 | 2011-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720249B1 (en) * | 2000-04-17 | 2004-04-13 | International Business Machines Corporation | Protective hardmask for producing interconnect structures |
-
2002
- 2002-05-16 KR KR1020020027007A patent/KR100929625B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100875057B1 (ko) * | 2002-07-10 | 2008-12-19 | 매그나칩 반도체 유한회사 | 듀얼 다마신 패턴 형성 방법 |
| KR100824623B1 (ko) * | 2006-12-05 | 2008-04-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
| KR100935196B1 (ko) * | 2008-01-18 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR101029391B1 (ko) * | 2009-06-17 | 2011-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US8101520B2 (en) | 2009-06-17 | 2012-01-24 | Hynix Semiconductor Inc. | Method of forming patterns of semiconductor device |
| US8399955B2 (en) | 2009-06-17 | 2013-03-19 | Hynix Semiconductor Inc. | Method of forming patterns of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100929625B1 (ko) | 2009-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR940012660A (ko) | 반도체 장치의 제조방법 | |
| KR100929625B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| US5994779A (en) | Semiconductor fabrication employing a spacer metallization technique | |
| KR100325600B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| US6703297B1 (en) | Method of removing inorganic gate antireflective coating after spacer formation | |
| KR100596899B1 (ko) | 반도체 소자의 제조 방법 | |
| EP1317768B1 (en) | Dry isotropic removal of inorganic anti-reflective coating after poly gate etching | |
| KR100826964B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0150751B1 (ko) | 잔류 폴리실리콘 제거 방법 | |
| KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| KR100539447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100223942B1 (ko) | 반도체 소자의 적층 게이트 형성방법 | |
| KR20070064965A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR0137619B1 (ko) | 반도체 장치 제조 방법 | |
| KR100443515B1 (ko) | 비아홀 형성 방법 | |
| KR100846991B1 (ko) | 반도체 소자 제조 방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR0165373B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| KR20080038845A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |