KR100223942B1 - 반도체 소자의 적층 게이트 형성방법 - Google Patents

반도체 소자의 적층 게이트 형성방법 Download PDF

Info

Publication number
KR100223942B1
KR100223942B1 KR1019970023589A KR19970023589A KR100223942B1 KR 100223942 B1 KR100223942 B1 KR 100223942B1 KR 1019970023589 A KR1019970023589 A KR 1019970023589A KR 19970023589 A KR19970023589 A KR 19970023589A KR 100223942 B1 KR100223942 B1 KR 100223942B1
Authority
KR
South Korea
Prior art keywords
gate
forming
hard mask
stacked
semiconductor device
Prior art date
Application number
KR1019970023589A
Other languages
English (en)
Other versions
KR19990000589A (ko
Inventor
하재희
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970023589A priority Critical patent/KR100223942B1/ko
Publication of KR19990000589A publication Critical patent/KR19990000589A/ko
Application granted granted Critical
Publication of KR100223942B1 publication Critical patent/KR100223942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

적층게이트를 형성하기에 적당한 반도체 소자의 적층게이트 형성방법에 관한 것으로, 이와 같은 반도체 소자의 적층게이트 형성방법은 반도체 기판에 게이트절연막과 적층게이트전극을 증착하는 공정과, 상기 적층게이트상에 하드마스크를 증착하는 공정과, 상기 하드마스크상에 게이트 형성용 감광막을 차례로 형성한 후 패터닝하는 공정과, 상기 게이트 형성용 감광막을 마스크로 상기 게이트절연막이 드러나기 전까지 상기 적층게이트전극과 하드마스크를 식각하는 공정과, 상기 게이트 형성용 감광막을 제거하는 공정과, 상기 식각된 하드마스크를 마스크로 상기 게이트절연막이 드러날 때까지 식각하는 공정을 포함함을 특징으로 한다.

Description

반도체 소자의 적층게이트 형성방법
본 발명은 반도체 소자에 대한 것으로, 특히 적층게이트를 형성하기에 적당한 반도체 소자의 적층게이트 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체 소자의 적층게이트 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1d는 종래 반도체 소자의 적층게이트 형성방법을 나타낸 단면도이다.
종래 반도체 소자의 적층 게이트 형성방법은 도 1a에 도시한 바와 같이 P형 반도체 기판(1)에 게이트 산화막(2)과 폴리실리콘층(3)을 차례로 증착한다. 이후에 다른 증착장비에서 상기 폴리실리콘층(3)상에 금속층(5)을 증착한다. 그리고 다른 장비에서 상기 금속층(5)상에 하드마스크(6)로 사용될 산화막이나 질화막을 증착한다. 이때 상기 금속층(15)은 TiN이나 TiSiX나 W/TiN을 증착하여 형성할 수 있다. 그리고 상기 하드마스크(6)상에 카본 소스를 함유한 감광막(7)을 도포한 후 노광 및 현상공정으로 선택적으로 패터닝한다. 여기서 상기 폴리실리콘층(3)과 금속층(5)을 증착하는 과정에서 상기 폴리실리콘층(3)과 금속층(5) 사이에 TiO2나 SiO2나 WO3와 같은 자연산화막(4)이 형성된다.
도 1b에 도시한 바와 같이 상기 패터닝된 감광막(7)을 마스크로 하여 상기 하드마스크(6)를 이방성 식각한다. 이후에 감광막(7)을 제거한다.
도 1c에 도시한 바와 같이 상기 식각된 하드마스크(6)를 마스크로 하여 상기 게이트 산화막(2)이 드러날 때 까지 상기 금속층(5)과 폴리실리콘층(5)을 이방성 식각하여 적층게이트를 형성한다.
이와 같이 둘이상의 서로다른 적층게이트를 형성하기 위해서 서로 다른 장비로 이동하여 하나씩 증착해 주어야 한다. 이러한 공정을 진행함에 따라서 폴리실리콘층(3)과 금속층(5)의 계면에 자연산화막(4)이 형성되고 이것이 식각장애물로 작용하여 적층게이트가 형성된 후에는 반도체 기판(1)의 게이트 산화막(2)상에 상당량의 잔유물(8)이 생성된다.
이후에 후속공정으로 상기 자연산화막(4)에 의하여 생성된 잔유물(8)을 제거하기 위한 습식각 공정을 한다.
상기와 같은 종래 반도체 소자의 적층게이트 형성방법은 다음과 같은 문제점이 있었다.
첫째, 적층게이트의 식각후 생성된 다량의 잔유물을 제거하기 위한 후속공정이 필요하며 이와 같은 후속공정에 어려움이 있기 때문에 생산성 및 신뢰성이 떨어진다.
둘째, 적층게이트의 각 계면간에 잔유물 생성의 원인이 되는 자연산화막을 제거해주기 위한 식각공정이 복잡하므로 생산성이 떨어진다.
셋째, 잔유물을 제거하기 위해 과도의 습식각 공정이 요구되므로 게이트산화막이 손상될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 생산성을 향상시키기에 적당한 반도체 소자의 적층게이트 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1c는 종래 반도체 소자의 적층게이트 형성방법을 나타낸 단면도
도 2a 내지 2c는 본 발명 반도체 소자의 적층게이트 형성방법을 나타낸 단면도
도면의 주요 부분에 대한 부호의 설명
11: 반도체 기판 12: 게이트 산화막
13: 폴리실리콘층 14: 자연산화막
15: 금속층 16: 하드마스크
17: 감광막
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 적층게이트 형성방법은 반도체 기판에 게이트절연막과 적층게이트전극을 증착하는 공정과, 상기 적층게이트상에 하드마스크를 증착하는 공정과, 상기 하드마스크상에 게이트 형성용 감광막을 차례로 형성한 후 패터닝하는 공정과, 상기 게이트 형성용 감광막을 마스크로 상기 게이트절연막이 드러나기 전까지 상기 적층게이트전극과 하드마스크를 식각하는 공정과, 상기 게이트 형성용 감광막을 제거하는 공정과, 상기 식각된 하드마스크를 마스크로 상기 게이트절연막이 드러날 때까지 식각하는 공정을 포함함을 특징으로 한다.
도면을 참조하여 본 발명 반도체 소자의 적층게이트 형성방법을 설명하면 다음과 같다.
도 2a 내지 2d는 본 발명 반도체 소자의 적층게이트 형성방법을 나타낸 단면도이다.
본 발명 반도체 소자의 적층게이트 형성방법은 도 2a에 도시한 바와 같이 P형 반도체 기판(11)에 게이트 산화막(12)과 폴리실리콘층(13)을 차례로 증착한다. 이후에 다른 증착장비에서 상기 폴리실리콘층(13)상에 금속층(15)을 증착한다. 이때 상기 금속층(15)은 TiN이나 TiSiX나 W/TiN을 증착하여 형성할 수 있다.
이어서 상기 금속층(15)상에 하드마스크(16)로 사용될 산화막이나 질화막을 증착한다. 그리고 상기 하드마스크(16)상에 카본 소스를 함유한 감광막(17)을 도포한 후 노광 및 현상공정으로 선택적으로 패터닝한다. 여기서 상기 폴리실리콘층(13)과 금속층(15)을 증착하는 과정에서 상기 폴리실리콘층(13)과 금속층(14) 사이에 TiO2나 SiO2나 WO3와 같은 자연산화막(14)이 형성된다.
도 2b에 도시한 바와 같이 상기 패터닝된 감광막(17)을 마스크로하여 상기 하드마스크(16)를 식각한 후, 상기 감광막(17)을 제거하지 않고 마스크로 사용하여 상기 하드마스크(16)와 금속층(15)과 자연산화막(14)과 폴리실리콘층(13)을 식각하여 금속층(15)과 폴리실리콘층(13)으로 적층된 적층게이트를 형성한다. 이때 상기 폴리실리콘층(13)은 게이트 산화막(12)이 드러나기 바로전까지 이방성 식각한다. 이때 상기 감광막(17)을 제거하지 않고 금속층(15)과 폴리실리콘층(13)을 식각하게 되면 플라즈마내의 감광막(17)으로 부터 다량의 카본(Carbon:C)이 방출되고 이 카본과 자연산화막(14)이 반응하여 자연산화막(14)의 제거가 잘된다. 예를 드러 C + SiO2(TiO2나 WO3) → CO2↑+ Si(Ti나 W)와 같은 반응식에 의해서 자연산화막(14)이 제거된다.
도 2c에 도시한 바와 같이 상기 감광막(17)을 상기 게이트 산화막(12)이 드러나기 전에 미리 제거하고, 상기 하드마스크(16)를 마스크로 하여 상기 폴리실리콘층(13)을 게이트 산화막(12)이 드러날 때까지 충분히 과도식각한다. 즉, 감광막(17)을 게이트 산화막(12) 식각전에 미리 제거하여 감광막(17)의 카본 성분에 의해 게이트 산화막(12)이 급속히 식각되어 손상되는 것을 막고, 이에 따라서 반도체 기판(11)상에 잔유물이 남지 않도록 한다.
상기와 같은 본 발명 반도체 소자의 적층게이트 형성방법은 다음과 같은 효과가 있다.
적층게이트의 계면에 형성된 자연산화막을 카본이 함유된 감광막을 마스크로 하여 제거할 수 있으며, 또한 다단계의 게이트 식각공정이나 과도 습식각 없이 금속층과 폴리실리콘층을 식각하여 적층게이트를 형성하고 반도체 기판에 형성된 잔유물을 제거할 수 있으므로 생산성을 높일 수 있다.

Claims (2)

  1. 반도체 기판에 게이트절연막과 적층게이트전극을 증착하는 공정과,
    상기 적층게이트상에 하드마스크를 증착하는 공정과,
    상기 하드마스크상에 게이트 형성용 감광막을 차례로 형성한 후 패터닝하는 공정과,
    상기 게이트 형성용 감광막을 마스크로 상기 게이트절연막이 드러나기 전까지 상기 적층게이트전극과 하드마스크를 식각하는 공정과,
    상기 게이트 형성용 감광막을 제거하는 공정과,
    상기 식각된 하드마스크를 마스크로 상기 게이트절연막이 드러날 때까지 식각하는 공정을 포함함을 특징으로 하는 반도체 소자의 적층게이트 형성방법.
  2. 제 1 항에 있어서, 상기 하드마스크로 산화막과 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 적층게이트 형성방법.
KR1019970023589A 1997-06-09 1997-06-09 반도체 소자의 적층 게이트 형성방법 KR100223942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023589A KR100223942B1 (ko) 1997-06-09 1997-06-09 반도체 소자의 적층 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023589A KR100223942B1 (ko) 1997-06-09 1997-06-09 반도체 소자의 적층 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR19990000589A KR19990000589A (ko) 1999-01-15
KR100223942B1 true KR100223942B1 (ko) 1999-10-15

Family

ID=19508914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023589A KR100223942B1 (ko) 1997-06-09 1997-06-09 반도체 소자의 적층 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100223942B1 (ko)

Also Published As

Publication number Publication date
KR19990000589A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
US5792672A (en) Photoresist strip method
KR19980053144A (ko) 콘택홀 내의 전도성 플러그 형성방법
KR100223942B1 (ko) 반도체 소자의 적층 게이트 형성방법
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR20030089564A (ko) 반도체 소자의 다마신 패턴 형성방법
US5990018A (en) Oxide etching process using nitrogen plasma
KR100316181B1 (ko) 텅스텐플러그형성방법
KR100364810B1 (ko) 반도체소자의 제조방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
JP3123914B2 (ja) 半導体装置の製造方法
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN1485887A (zh) 形成接触孔的方法
KR100324596B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100226790B1 (ko) 커패시터의 제조방법
KR100268869B1 (ko) 반도체소자의금속게이트형성방법
KR20020000821A (ko) 반도체 소자의 게이트 형성 방법
KR20040057641A (ko) 반도체소자의 살리사이드 형성방법
KR20030056793A (ko) 반도체 소자의 형성 방법
KR20060114424A (ko) 반도체 소자 제조 방법
KR20000020313A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee