JP3123914B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3123914B2 JP3123914B2 JP07341788A JP34178895A JP3123914B2 JP 3123914 B2 JP3123914 B2 JP 3123914B2 JP 07341788 A JP07341788 A JP 07341788A JP 34178895 A JP34178895 A JP 34178895A JP 3123914 B2 JP3123914 B2 JP 3123914B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- forming
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、微細なゲート絶縁膜開孔、コンタク
ト孔、ヴィア孔等の絶縁膜の開孔を形成する方法に関す
る。
方法に関し、特に、微細なゲート絶縁膜開孔、コンタク
ト孔、ヴィア孔等の絶縁膜の開孔を形成する方法に関す
る。
【０００２】
【従来の技術】近年、半導体素子の高速化にともない、
素子の微細化がますます進行している。このため、半導
体素子の製造方法においては、絶縁膜のゲート開孔、層
間膜のコンタクト孔、およびヴィア孔等を制御性よく、
かつ微細に加工することが要求される。しかし、ゲート
長やコンタクト孔の径が１μｍ以下となり、マスクを含
めた開孔のアスペクト比（＝孔の深さ／開孔幅）が増大
すると、開孔径の大小によってエッチング速度に差異を
生じる、いわゆるマイクロローディング効果が顕著とな
ってくる。このため、従来は、例えば特開平４−３２０
０５０号公報にあるように、絶縁膜の開孔の際に、レジ
ストを直接エッチングマスクとして用いるのではなく、
レジストをマスクとして、まずレジストより高いエッチ
ング耐性を有する薄膜をパターンニングし、これをマス
クとして絶縁膜に開孔を形成する手法が用いられてい
る。
素子の微細化がますます進行している。このため、半導
体素子の製造方法においては、絶縁膜のゲート開孔、層
間膜のコンタクト孔、およびヴィア孔等を制御性よく、
かつ微細に加工することが要求される。しかし、ゲート
長やコンタクト孔の径が１μｍ以下となり、マスクを含
めた開孔のアスペクト比（＝孔の深さ／開孔幅）が増大
すると、開孔径の大小によってエッチング速度に差異を
生じる、いわゆるマイクロローディング効果が顕著とな
ってくる。このため、従来は、例えば特開平４−３２０
０５０号公報にあるように、絶縁膜の開孔の際に、レジ
ストを直接エッチングマスクとして用いるのではなく、
レジストをマスクとして、まずレジストより高いエッチ
ング耐性を有する薄膜をパターンニングし、これをマス
クとして絶縁膜に開孔を形成する手法が用いられてい
る。
【０００３】ここで、例えば特開昭６３−１１０７２９
号公報に開示されている微細なゲート長を持つ半導体装
置の製造方法の一例を、図６（ａ）〜（ｃ）を参照し
て、第１の従来例として説明する。まず、図６（ａ）に
示すように、半導体基板６０１上にＳｉＯ2 の絶縁膜６
０２を厚さ約１μｍだけ形成し、さらに厚さ０．２μｍ
のタングステンシリサイド（ＷＳｉ）の金属膜６０３
と、パターニングされたレジスト膜６０４を公知の技術
により形成する。次に、図６（ｂ）に示すように、ＳＦ
6 ガス６０５を用いたドライエッチングにより、レジス
ト膜６０４をマスクとして金属膜６０３をエッチング除
去し、ゲート開孔に相当するパターン６０６を形成す
る。次に、レジスト膜６０４を除去した後、図６（ｃ）
に示すように、ＣＦ4 と２０％のＨ2 を含むＣＦ4 とＨ
2 の混合ガス６０７を用いたドライエッチングにより、
ＳｉＯ2 の絶縁膜６０２を開孔する。
号公報に開示されている微細なゲート長を持つ半導体装
置の製造方法の一例を、図６（ａ）〜（ｃ）を参照し
て、第１の従来例として説明する。まず、図６（ａ）に
示すように、半導体基板６０１上にＳｉＯ2 の絶縁膜６
０２を厚さ約１μｍだけ形成し、さらに厚さ０．２μｍ
のタングステンシリサイド（ＷＳｉ）の金属膜６０３
と、パターニングされたレジスト膜６０４を公知の技術
により形成する。次に、図６（ｂ）に示すように、ＳＦ
6 ガス６０５を用いたドライエッチングにより、レジス
ト膜６０４をマスクとして金属膜６０３をエッチング除
去し、ゲート開孔に相当するパターン６０６を形成す
る。次に、レジスト膜６０４を除去した後、図６（ｃ）
に示すように、ＣＦ4 と２０％のＨ2 を含むＣＦ4 とＨ
2 の混合ガス６０７を用いたドライエッチングにより、
ＳｉＯ2 の絶縁膜６０２を開孔する。
【０００４】さらに、例えば特開平４−３２００５０号
公報に開示されている微細なコンタクト孔、ヴィア孔を
持つ半導体装置のの製造方法の一例を、図７（ａ）〜
（ｄ）を参照して、第２の従来例として説明する。ま
ず、図７（ａ）に示すように、半導体基板７０１の主面
上に、厚さ０．３μｍのＳｉＯ2 を主成分とする膜７０
２を形成し、さらに厚さ０．１μｍの多結晶Ｓｉ膜７０
３と、電子線用ポジ型レジストＰＭＭＡ膜７０４を形成
する。次に、図７（ｂ）に示すように、公知の電子線露
光技術を用いた描画、現像を行い、ＰＭＭＡ膜７０４に
コンタクト孔に相当するパターン７０５を形成する。次
に、図７（ｃ）に示すように、基板温度−３０℃±５℃
とした低温ドライエッチング法により、ＳＦ6 ガス７０
６にて多結晶Ｓｉ膜をエッチング除去し、多結晶Ｓｉ膜
７０３にパターン７０７を形成する。次に、図７（ｄ）
に示すように、ＰＭＭＡ膜７０４を除去した後、パター
ンを転写された多結晶Ｓｉ膜７０３をマスクとして、既
知のドライエッチング技術によってＳｉＯ2 膜７０２を
開孔している。
公報に開示されている微細なコンタクト孔、ヴィア孔を
持つ半導体装置のの製造方法の一例を、図７（ａ）〜
（ｄ）を参照して、第２の従来例として説明する。ま
ず、図７（ａ）に示すように、半導体基板７０１の主面
上に、厚さ０．３μｍのＳｉＯ2 を主成分とする膜７０
２を形成し、さらに厚さ０．１μｍの多結晶Ｓｉ膜７０
３と、電子線用ポジ型レジストＰＭＭＡ膜７０４を形成
する。次に、図７（ｂ）に示すように、公知の電子線露
光技術を用いた描画、現像を行い、ＰＭＭＡ膜７０４に
コンタクト孔に相当するパターン７０５を形成する。次
に、図７（ｃ）に示すように、基板温度−３０℃±５℃
とした低温ドライエッチング法により、ＳＦ6 ガス７０
６にて多結晶Ｓｉ膜をエッチング除去し、多結晶Ｓｉ膜
７０３にパターン７０７を形成する。次に、図７（ｄ）
に示すように、ＰＭＭＡ膜７０４を除去した後、パター
ンを転写された多結晶Ｓｉ膜７０３をマスクとして、既
知のドライエッチング技術によってＳｉＯ2 膜７０２を
開孔している。
【０００５】
【発明が解決しようとする課題】前述した第１の従来例
では、図８に示すごとく、半導体基板８０１上の絶縁膜
８０２上に形成した金属膜８０３のエッチングが、ＳＦ
6 ガス８０５を用いたドライエッチング、即ち、プラズ
マ中のフッ素ラジカル（Ｆラジカル）を主なエッチャン
トとした反応性ドライエッチングで進行するため、金属
膜（ＷＳｉ）８０３にサイドエッチング部８０６が発生
しやすい。したがって、金属膜８０３に形成されたゲー
ト開孔に相当するパターンは、レジスト膜８０４の孔寸
法よりも広くなる。このため、この従来例では、微細な
レジストのパターンを、絶縁膜に精密かつ正確なに転写
することはできない。
では、図８に示すごとく、半導体基板８０１上の絶縁膜
８０２上に形成した金属膜８０３のエッチングが、ＳＦ
6 ガス８０５を用いたドライエッチング、即ち、プラズ
マ中のフッ素ラジカル（Ｆラジカル）を主なエッチャン
トとした反応性ドライエッチングで進行するため、金属
膜（ＷＳｉ）８０３にサイドエッチング部８０６が発生
しやすい。したがって、金属膜８０３に形成されたゲー
ト開孔に相当するパターンは、レジスト膜８０４の孔寸
法よりも広くなる。このため、この従来例では、微細な
レジストのパターンを、絶縁膜に精密かつ正確なに転写
することはできない。
【０００６】また、第２の従来例でも、レジストをマス
クとして多結晶Ｓｉ膜を低温ドライエッチングにて除去
する際、エッチングがプラズマ中のフッ素ラジカル（Ｆ
ラジカル）を主なエッチャントとした反応性ドライエッ
チングで進行するため、多結晶Ｓｉ膜にサイドエッチン
グが発生し易い。このサイドエッチングは、基板を低温
にすることである程度抑えられる。しかし、低温ドライ
エッチングでは、高温のプラズマ中で、基板を均一に低
温で保つことが難しい。このため、エッチングレートが
基板内、基板間でばらつくという新たな問題が生ずる。
このように、この従来例でも、微細なレジストのパター
ンを、均一性、再現性とも良く絶縁膜に転写することは
難しい。
クとして多結晶Ｓｉ膜を低温ドライエッチングにて除去
する際、エッチングがプラズマ中のフッ素ラジカル（Ｆ
ラジカル）を主なエッチャントとした反応性ドライエッ
チングで進行するため、多結晶Ｓｉ膜にサイドエッチン
グが発生し易い。このサイドエッチングは、基板を低温
にすることである程度抑えられる。しかし、低温ドライ
エッチングでは、高温のプラズマ中で、基板を均一に低
温で保つことが難しい。このため、エッチングレートが
基板内、基板間でばらつくという新たな問題が生ずる。
このように、この従来例でも、微細なレジストのパター
ンを、均一性、再現性とも良く絶縁膜に転写することは
難しい。
【０００７】以上のごとく、従来の半導体装置の製造方
法には、ゲート開孔、コンタクト孔、ヴィア孔等の絶縁
膜への微細開孔を制御性、均一性、および再現性の全て
に優れた方法で形成することが難しいという問題点があ
る。
法には、ゲート開孔、コンタクト孔、ヴィア孔等の絶縁
膜への微細開孔を制御性、均一性、および再現性の全て
に優れた方法で形成することが難しいという問題点があ
る。
【０００８】本発明の課題は、ゲート開孔、コンタクト
孔、ヴィア孔の微細化がしやく、しかも均一性と再現性
の向上を図れる半導体装置の製造方法を提供することで
ある。
孔、ヴィア孔の微細化がしやく、しかも均一性と再現性
の向上を図れる半導体装置の製造方法を提供することで
ある。
【０００９】
【課題を解決するための手段】本発明によれば、基板に
形成された絶縁膜に開孔を形成する工程を有する半導体
装置の製造方法において、絶縁膜上に、タングステンま
たはタングステン合金（例えば、チタン・タングステン
等）を主成分とする金属膜を形成する工程と、前記金属
膜上にレジスト膜を形成し、所定のパターンを形成する
工程と、前記レジスト膜をマスクとして、六フッ化硫黄
と窒素からなる炭素を含まない混合ガスを用い、前記金
属膜の側面を保護しながら、該金属膜をエッチング除去
し、金属膜にパターンを形成する工程と、前記金属膜を
マスクとして、前記金属膜と前記絶縁膜との間に高い選
択性を持つフロロカーボン系のガスと水素とを主成分に
し（例えば、ＣＦ4 とＨ2 や、ＣＨＦ3 等）たドライエ
ッチングにおいて、前記絶縁膜の少くとも一部を除去
し、該絶縁膜に開孔を形成する工程とを有することを特
徴とする半導体装置の製造方法が得られる。
形成された絶縁膜に開孔を形成する工程を有する半導体
装置の製造方法において、絶縁膜上に、タングステンま
たはタングステン合金（例えば、チタン・タングステン
等）を主成分とする金属膜を形成する工程と、前記金属
膜上にレジスト膜を形成し、所定のパターンを形成する
工程と、前記レジスト膜をマスクとして、六フッ化硫黄
と窒素からなる炭素を含まない混合ガスを用い、前記金
属膜の側面を保護しながら、該金属膜をエッチング除去
し、金属膜にパターンを形成する工程と、前記金属膜を
マスクとして、前記金属膜と前記絶縁膜との間に高い選
択性を持つフロロカーボン系のガスと水素とを主成分に
し（例えば、ＣＦ4 とＨ2 や、ＣＨＦ3 等）たドライエ
ッチングにおいて、前記絶縁膜の少くとも一部を除去
し、該絶縁膜に開孔を形成する工程とを有することを特
徴とする半導体装置の製造方法が得られる。
【００１０】本発明によればまた、前記フロロカーボン
系のガスと水素とを主成分にしたドライエッチングにお
いて、ＣＦ4 よりもＦ／Ｃ比が小さいフロロカーボン系
のガス（例えば、Ｃ2 Ｆ6 や、Ｃ3 Ｆ8 等）を主成分に
用いる前記半導体装置の製造方法が得られる。
系のガスと水素とを主成分にしたドライエッチングにお
いて、ＣＦ4 よりもＦ／Ｃ比が小さいフロロカーボン系
のガス（例えば、Ｃ2 Ｆ6 や、Ｃ3 Ｆ8 等）を主成分に
用いる前記半導体装置の製造方法が得られる。
【００１１】
【００１２】
【００１３】
【発明の実施の形態】以下、図面を参照して、本発明に
よる半導体装置の製造方法を説明する。
よる半導体装置の製造方法を説明する。
【００１４】［実施の形態１］本発明の実施の形態１に
ついて説明する。図１（ａ）〜（ｄ）は、実施の形態１
による半導体装置の製造方法の主な製造工程を示す図で
ある。
ついて説明する。図１（ａ）〜（ｄ）は、実施の形態１
による半導体装置の製造方法の主な製造工程を示す図で
ある。
【００１５】本製造方法では、まず、図１（ａ）に示す
ように、半導体基板１０１上に、熱ＣＶＤ法にてＳｉＯ
2 膜１０２を厚さ約２００ｎｍ形成し、この上に、さら
にスパッタリングにて、タングステン膜１０３（Ｗ膜１
０３）を厚さ３０ｎｍ堆積する。
ように、半導体基板１０１上に、熱ＣＶＤ法にてＳｉＯ
2 膜１０２を厚さ約２００ｎｍ形成し、この上に、さら
にスパッタリングにて、タングステン膜１０３（Ｗ膜１
０３）を厚さ３０ｎｍ堆積する。
【００１６】次に、図１（ｂ）に示すように、このＷ膜
１０３上に、約１５０ｎｍのポリメチルメタクリレート
（ＰＭＭＡ）のレジスト膜１０４を形成し、ゲート絶縁
膜開孔に相当する部分を電子線にて描画ならびに現像
し、約０．１μｍの長さを持つ開孔１０５を形成する。
１０３上に、約１５０ｎｍのポリメチルメタクリレート
（ＰＭＭＡ）のレジスト膜１０４を形成し、ゲート絶縁
膜開孔に相当する部分を電子線にて描画ならびに現像
し、約０．１μｍの長さを持つ開孔１０５を形成する。
【００１７】次に、図１（ｃ）に示すように、ＳＦ6 と
２０％のＮ2 とからなるＳＦ6 とＮ2 の混合ガス１０６
を用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件に
て、レジスト膜１０４をマスクにＷ膜１０３をエッチン
グ除去する。
２０％のＮ2 とからなるＳＦ6 とＮ2 の混合ガス１０６
を用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件に
て、レジスト膜１０４をマスクにＷ膜１０３をエッチン
グ除去する。
【００１８】このとき、Ｗ膜１０３は、Ｎ2 ガスのサイ
ドエッチング保護効果により、ほとんどサイドエッチン
グが起こらず、レジスト膜１０４の開孔１０５パターン
が精密かつ正確に転写される。また、Ｗ膜１０３のエッ
チング速度は、反応生成物（ＷＦ6 など）の低い蒸気圧
のため、比較的高い値が簡単に得られる。さらに、この
エッチングでは、電荷の無い中性のフッ素ラジカル（Ｆ
ラジカル）により進行するため、マスクの帯電によるエ
ッチングの阻害を受けにくいこと、また、炭素を含まな
いガスを用いるため、エッチングを阻害するポリマー生
成が比較的抑えられることなどの特長を持っている。以
上の理由により、本ドライエッチング工程では、マイク
ロローディング効果の抑制に適した状況でエッチングを
実施できた。
ドエッチング保護効果により、ほとんどサイドエッチン
グが起こらず、レジスト膜１０４の開孔１０５パターン
が精密かつ正確に転写される。また、Ｗ膜１０３のエッ
チング速度は、反応生成物（ＷＦ6 など）の低い蒸気圧
のため、比較的高い値が簡単に得られる。さらに、この
エッチングでは、電荷の無い中性のフッ素ラジカル（Ｆ
ラジカル）により進行するため、マスクの帯電によるエ
ッチングの阻害を受けにくいこと、また、炭素を含まな
いガスを用いるため、エッチングを阻害するポリマー生
成が比較的抑えられることなどの特長を持っている。以
上の理由により、本ドライエッチング工程では、マイク
ロローディング効果の抑制に適した状況でエッチングを
実施できた。
【００１９】次に、レジスト膜１０４を酸素プラズマに
よるドライエッチングで除去した後、図１（ｄ）に示す
ように、ＣＦ4 と２０％のＨ2 からなるＣＦ4 とＨ2 の
混合ガス１０７を用いて、ガス圧３ｍＴｏｒｒ、パワー
５０Ｗの条件にて、Ｗ膜１０３をマスクにＳｉＯ2 膜１
０２をエッチング除去し、本発明の半導体装置を完成す
る。
よるドライエッチングで除去した後、図１（ｄ）に示す
ように、ＣＦ4 と２０％のＨ2 からなるＣＦ4 とＨ2 の
混合ガス１０７を用いて、ガス圧３ｍＴｏｒｒ、パワー
５０Ｗの条件にて、Ｗ膜１０３をマスクにＳｉＯ2 膜１
０２をエッチング除去し、本発明の半導体装置を完成す
る。
【００２０】尚、このエッチングにおいては、ＣＦ4 ガ
スにＨ2 ガスを２０％程度混合することにより、ＣＦ4
プラズマ中に発生するフッ素ラジカル（Ｆラジカル）を
減少させ、Ｗ膜１０３のエッチング速度を低下させてい
る。この結果、Ｗ膜１０３とＳｉＯ2 膜１０２の選択比
は１０以上と大きくなっている。したがって、本発明の
製造方法では、Ｗ膜１０２の膜厚を薄くすることがで
き、マスクを含めた開孔のアスペクト比を小さくでき
る。このため、微細な開孔を形成する場合に、図２に示
すように、レジスト膜を直接マスクとして開孔を形成す
る従来の方法（図中、破線Ｂで示す）と比較して、本実
施の形態（図中、実線Ａで示す）では、エッチング速度
の減少が大きく抑制できる。このことと、最初のＷ膜１
０３のエッチングにおいて、サイドエッチングが発生し
ないことにより、０．１μｍといった微細な絶縁膜開孔
が、３ｉｎｃｈ基板内と基板間で、０．１μｍ±０．０
２μｍと、制御性、均一性、再現性ともに優れた状況で
製造できた。
スにＨ2 ガスを２０％程度混合することにより、ＣＦ4
プラズマ中に発生するフッ素ラジカル（Ｆラジカル）を
減少させ、Ｗ膜１０３のエッチング速度を低下させてい
る。この結果、Ｗ膜１０３とＳｉＯ2 膜１０２の選択比
は１０以上と大きくなっている。したがって、本発明の
製造方法では、Ｗ膜１０２の膜厚を薄くすることがで
き、マスクを含めた開孔のアスペクト比を小さくでき
る。このため、微細な開孔を形成する場合に、図２に示
すように、レジスト膜を直接マスクとして開孔を形成す
る従来の方法（図中、破線Ｂで示す）と比較して、本実
施の形態（図中、実線Ａで示す）では、エッチング速度
の減少が大きく抑制できる。このことと、最初のＷ膜１
０３のエッチングにおいて、サイドエッチングが発生し
ないことにより、０．１μｍといった微細な絶縁膜開孔
が、３ｉｎｃｈ基板内と基板間で、０．１μｍ±０．０
２μｍと、制御性、均一性、再現性ともに優れた状況で
製造できた。
【００２１】［実施の形態２］次に、本発明の実施の形
態２について説明する。図３（ａ）〜（ｄ）ならびに図
４（ａ）〜（ｅ）は、実施の形態２による半導体装置の
製造方法の主な製造工程を示す図である。
態２について説明する。図３（ａ）〜（ｄ）ならびに図
４（ａ）〜（ｅ）は、実施の形態２による半導体装置の
製造方法の主な製造工程を示す図である。
【００２２】本製造方法では、まず、図３（ａ）に示す
ように、半絶縁性ＧａＡｓの基板３０１上に、ＭＢＥに
て、ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層３０２（厚さ
１５ｎｍ）、ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ電子供給層３０
３（厚さ２５ｎｍ、有効ドナー密度２×１０18ｃ
ｍ-3）、ならびにｎ+ −ＧａＡｓキャップ層３０４（厚
さ３０ｎｍ、有効ドナー密度４×１０18ｃｍ-3）を順次
成長する。さらに、ｎ+ −ＧａＡｓキャップ層３０４上
に、熱ＣＶＤ法にて、約１５０ｎｍのＳｉＯ2 膜３０５
を形成する。
ように、半絶縁性ＧａＡｓの基板３０１上に、ＭＢＥに
て、ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層３０２（厚さ
１５ｎｍ）、ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ電子供給層３０
３（厚さ２５ｎｍ、有効ドナー密度２×１０18ｃ
ｍ-3）、ならびにｎ+ −ＧａＡｓキャップ層３０４（厚
さ３０ｎｍ、有効ドナー密度４×１０18ｃｍ-3）を順次
成長する。さらに、ｎ+ −ＧａＡｓキャップ層３０４上
に、熱ＣＶＤ法にて、約１５０ｎｍのＳｉＯ2 膜３０５
を形成する。
【００２３】次に、図３（ｂ）に示すように、ＳｉＯ2
膜３０５上に、スパッタリングにてＷＳｉ膜３０６（厚
さ４０ｎｍ）を形成し、さらに電子線レジストであるＰ
ＭＭＡ膜３０７（厚さ２００ｎｍ）を形成する。
膜３０５上に、スパッタリングにてＷＳｉ膜３０６（厚
さ４０ｎｍ）を形成し、さらに電子線レジストであるＰ
ＭＭＡ膜３０７（厚さ２００ｎｍ）を形成する。
【００２４】次に、図３（ｃ）に示すように、このＰＭ
ＭＡ膜３０７のゲート開孔に相当する部分に電子ビーム
を照射、現像し、０．１μｍのＰＭＭＡ膜の開孔３０８
を形成する。
ＭＡ膜３０７のゲート開孔に相当する部分に電子ビーム
を照射、現像し、０．１μｍのＰＭＭＡ膜の開孔３０８
を形成する。
【００２５】次に、図３（ｄ）に示すように、ＳＦ6 と
２０％のＮ2 からなるＳＦ6 とＮ2の混合ガス３０９を
用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件に
て、ＰＭＭＡ膜３０７をマスクにＷＳｉ膜３０６をエッ
チング除去する。このとき、ＷＳｉ膜３０６はＮ2 ガス
のサイドエッチング保護効果により、ほとんどサイドエ
ッチングが起こらず、ＰＭＭＡ膜３０７の開孔３０８の
パターンが精密かつ正確に転写される。
２０％のＮ2 からなるＳＦ6 とＮ2の混合ガス３０９を
用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件に
て、ＰＭＭＡ膜３０７をマスクにＷＳｉ膜３０６をエッ
チング除去する。このとき、ＷＳｉ膜３０６はＮ2 ガス
のサイドエッチング保護効果により、ほとんどサイドエ
ッチングが起こらず、ＰＭＭＡ膜３０７の開孔３０８の
パターンが精密かつ正確に転写される。
【００２６】次に、ＰＭＭＡ膜３０７を酸素プラズマと
有機溶剤によるエッチングで除去した後、図４（ａ）に
示すように、ＣＨＦ3 ガス４０１を用いて、ガス圧３ｍ
Ｔｏｒｒ、パワー５０Ｗの条件にて、ＷＳｉ膜３０６を
マスクにＳｉＯ2 膜３０５をエッチング除去し、０．１
μｍのゲート開孔４０２を形成する。尚、このとき、実
施の形態１と同様に、プラズマ中の水素（Ｈ）の存在に
より、ＷＳｉ膜３０６とＳｉＯ2 膜３０５の間には、充
分高い選択比が得られた。このため、０．１μｍといっ
た微細なゲート絶縁膜開孔が、高い制御性、均一性、再
現性で形成できた。
有機溶剤によるエッチングで除去した後、図４（ａ）に
示すように、ＣＨＦ3 ガス４０１を用いて、ガス圧３ｍ
Ｔｏｒｒ、パワー５０Ｗの条件にて、ＷＳｉ膜３０６を
マスクにＳｉＯ2 膜３０５をエッチング除去し、０．１
μｍのゲート開孔４０２を形成する。尚、このとき、実
施の形態１と同様に、プラズマ中の水素（Ｈ）の存在に
より、ＷＳｉ膜３０６とＳｉＯ2 膜３０５の間には、充
分高い選択比が得られた。このため、０．１μｍといっ
た微細なゲート絶縁膜開孔が、高い制御性、均一性、再
現性で形成できた。
【００２７】次に、図４（ｂ）に示すように、ＢＣｌ3
とＳＦ6 の混合ガス４０３を用いたＧａＡｓ／ＡｌＧａ
Ａｓ選択ドライエッチングにより、ｎ+ −ＧａＡｓキャ
ップ層３０４のみを除去し、ゲートリセス領域４０４を
形成する。次に、図４（ｃ）に示すように、ゲート金属
として、先ずＷＳｉ膜４０５を基板全面にスパッタリン
グにて堆積し、さらにゲート開孔４０２上に、ゲート金
属Ｔｉ／Ｐｔ／Ａｕ（厚さはそれぞれ１５ｎｍ／４０ｎ
ｍ／２００ｎｍ）４０６をフォトレジスト膜４０７によ
る蒸着リフトオフ法にて堆積し、Ｔ字型のゲート電極４
０８を形成する。
とＳＦ6 の混合ガス４０３を用いたＧａＡｓ／ＡｌＧａ
Ａｓ選択ドライエッチングにより、ｎ+ −ＧａＡｓキャ
ップ層３０４のみを除去し、ゲートリセス領域４０４を
形成する。次に、図４（ｃ）に示すように、ゲート金属
として、先ずＷＳｉ膜４０５を基板全面にスパッタリン
グにて堆積し、さらにゲート開孔４０２上に、ゲート金
属Ｔｉ／Ｐｔ／Ａｕ（厚さはそれぞれ１５ｎｍ／４０ｎ
ｍ／２００ｎｍ）４０６をフォトレジスト膜４０７によ
る蒸着リフトオフ法にて堆積し、Ｔ字型のゲート電極４
０８を形成する。
【００２８】次に、図４（ｄ）に示すように、このゲー
ト電極４０８をマスクとして、ＣＦ4 とＳＦ6 の混合ガ
ス４０９を用いた異方性ドライエッチングにより、ＷＳ
ｉ膜３０６、４０５とＳｉＯ2 膜３０５を除去する。
ト電極４０８をマスクとして、ＣＦ4 とＳＦ6 の混合ガ
ス４０９を用いた異方性ドライエッチングにより、ＷＳ
ｉ膜３０６、４０５とＳｉＯ2 膜３０５を除去する。
【００２９】最後に、図４（ｅ）に示すように、ＡｕＧ
ｅ／Ｎｉ／Ａｕ（厚さはそれぞれ１００ｎｍ／３５ｎｍ
／２０ｎｍ）のオーミック金属４１０をゲート電極４０
８に対して自己整合的に蒸着して、熱処理を行うこと
で、本発明の半導体装置を完成する。
ｅ／Ｎｉ／Ａｕ（厚さはそれぞれ１００ｎｍ／３５ｎｍ
／２０ｎｍ）のオーミック金属４１０をゲート電極４０
８に対して自己整合的に蒸着して、熱処理を行うこと
で、本発明の半導体装置を完成する。
【００３０】［実施の形態３］次に、本発明の実施の形
態３について説明する。図５（ａ）〜（ｄ）は、実施の
形態３による半導体装置の製造方法の主な製造工程を示
す図である。
態３について説明する。図５（ａ）〜（ｄ）は、実施の
形態３による半導体装置の製造方法の主な製造工程を示
す図である。
【００３１】本製造方法では、まず、図５（ａ）に示す
ように、半導体基板５０１の層間膜５０２上に配線５０
３を形成し、この上にＳｉＯ2 膜からなる絶縁層間膜５
０４（厚さ５００ｎｍ）を堆積し、さらにＴｉ／Ｗ膜５
０５（厚さそれぞれ１０ｎｍ／１５０ｎｍ）を形成す
る。
ように、半導体基板５０１の層間膜５０２上に配線５０
３を形成し、この上にＳｉＯ2 膜からなる絶縁層間膜５
０４（厚さ５００ｎｍ）を堆積し、さらにＴｉ／Ｗ膜５
０５（厚さそれぞれ１０ｎｍ／１５０ｎｍ）を形成す
る。
【００３２】次に、図５（ｂ）に示すように、このＴｉ
／Ｗ膜５０５上にレジスト膜５０６を形成し、コンタク
ト孔に相当する部分に、ＫｒＦエキシマレーザーと位相
シフト法による露光、現像を行い、直径０．２μｍのレ
ジスト開孔５０７を形成した後、ＳＦ6 と２０％のＮ2
からなるＳＦ6 とＮ2 の混合ガス５０８を用いて、ガス
圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、レジスト膜
５０６をマスクにＴｉ／Ｗ膜５０５をエッチング除去す
る。このとき、Ｔｉ／Ｗ膜５０５はＮ2 ガスのサイドエ
ッチング保護効果により、ほとんどサイドエッチングが
起こらず、レジスト膜５０６の開孔５０７のパターンが
精密かつ正確に転写される。
／Ｗ膜５０５上にレジスト膜５０６を形成し、コンタク
ト孔に相当する部分に、ＫｒＦエキシマレーザーと位相
シフト法による露光、現像を行い、直径０．２μｍのレ
ジスト開孔５０７を形成した後、ＳＦ6 と２０％のＮ2
からなるＳＦ6 とＮ2 の混合ガス５０８を用いて、ガス
圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、レジスト膜
５０６をマスクにＴｉ／Ｗ膜５０５をエッチング除去す
る。このとき、Ｔｉ／Ｗ膜５０５はＮ2 ガスのサイドエ
ッチング保護効果により、ほとんどサイドエッチングが
起こらず、レジスト膜５０６の開孔５０７のパターンが
精密かつ正確に転写される。
【００３３】次に、レジスト膜５０６を酸素プラズマに
よるアッシングにて除去した後、図５（ｃ）に示すよう
に、Ｃ3 Ｆ8 ガス５０９を用いて、ガス圧３ｍＴｏｒ
ｒ、パワー１５０Ｗの条件にて、Ｔｉ／Ｗ膜５０５をマ
スクに層間膜５０４をエッチングにより除去し、直径
０．２μｍのコンタクト孔５１０を形成する。尚、この
とき、Ｃ2 Ｆ6 ガス５０９を用いることで、プラズマ中
ではフロロカーボンからなるイオンの割合が増加し、Ｔ
ｉ／Ｗ膜５０５と層間膜５０４の間には高い選択比が得
られる。
よるアッシングにて除去した後、図５（ｃ）に示すよう
に、Ｃ3 Ｆ8 ガス５０９を用いて、ガス圧３ｍＴｏｒ
ｒ、パワー１５０Ｗの条件にて、Ｔｉ／Ｗ膜５０５をマ
スクに層間膜５０４をエッチングにより除去し、直径
０．２μｍのコンタクト孔５１０を形成する。尚、この
とき、Ｃ2 Ｆ6 ガス５０９を用いることで、プラズマ中
ではフロロカーボンからなるイオンの割合が増加し、Ｔ
ｉ／Ｗ膜５０５と層間膜５０４の間には高い選択比が得
られる。
【００３４】最後に、ＳＦ6 ガスによるドライエッチン
グにてＴｉ／Ｗ膜５０４を除去した後、図５（ｄ）に示
すように、減圧化学気相成長法によって、コンタクト孔
５１０をＷ配線５１１で埋め込み、配線５０３と接続す
ることで、半導体装置を完成する。
グにてＴｉ／Ｗ膜５０４を除去した後、図５（ｄ）に示
すように、減圧化学気相成長法によって、コンタクト孔
５１０をＷ配線５１１で埋め込み、配線５０３と接続す
ることで、半導体装置を完成する。
【００３５】
【発明の効果】本発明による半導体装置の製造方法は、
基板に形成された絶縁膜に開孔を形成する工程を有する
半導体装置の製造方法において、絶縁膜上に、タングス
テンまたはタングステン合金を主成分とする金属膜を形
成する工程と、金属膜上にレジスト膜を形成し、所定の
パターンを形成する工程と、レジスト膜をマスクとし
て、六フッ化硫黄と窒素からなる炭素を含まない混合ガ
スを用い、金属膜の側面を保護しながら、金属膜をエッ
チング除去し、金属膜にパターンを形成する工程と、金
属膜をマスクとして、金属膜と絶縁膜との間に高い選択
性を持つフロロカーボン系のガスと水素とを主成分にし
たドライエッチングにおいて、絶縁膜の少くとも一部を
除去し、該絶縁膜に開孔を形成する工程とを有している
ため、従来の製造方法において問題となっていたマスク
材のサイドエッチングがほぼ無くなり、レジスト膜の微
細なパターンが精密かつ正確に絶縁膜に転写できる。
基板に形成された絶縁膜に開孔を形成する工程を有する
半導体装置の製造方法において、絶縁膜上に、タングス
テンまたはタングステン合金を主成分とする金属膜を形
成する工程と、金属膜上にレジスト膜を形成し、所定の
パターンを形成する工程と、レジスト膜をマスクとし
て、六フッ化硫黄と窒素からなる炭素を含まない混合ガ
スを用い、金属膜の側面を保護しながら、金属膜をエッ
チング除去し、金属膜にパターンを形成する工程と、金
属膜をマスクとして、金属膜と絶縁膜との間に高い選択
性を持つフロロカーボン系のガスと水素とを主成分にし
たドライエッチングにおいて、絶縁膜の少くとも一部を
除去し、該絶縁膜に開孔を形成する工程とを有している
ため、従来の製造方法において問題となっていたマスク
材のサイドエッチングがほぼ無くなり、レジスト膜の微
細なパターンが精密かつ正確に絶縁膜に転写できる。
【００３６】また、本発明の製造方法によれば、微細な
開孔を形成する場合に、大きな問題となるマイクロロー
ディング効果も抑制することができる。よって、微細な
絶縁膜の開孔を、高い制御性、均一性、再現性で形成で
きる。
開孔を形成する場合に、大きな問題となるマイクロロー
ディング効果も抑制することができる。よって、微細な
絶縁膜の開孔を、高い制御性、均一性、再現性で形成で
きる。
【図１】本発明の実施の形態１による半導体装置の製造
方法における主要な工程を示す図である。
方法における主要な工程を示す図である。
【図２】実施の形態１にて、微細な開孔におけるマイク
ロローディング効果が抑制される様子を示す図である。
ロローディング効果が抑制される様子を示す図である。
【図３】本発明の実施の形態２の半導体装置の製造方法
における主要な工程を示す図である。
における主要な工程を示す図である。
【図４】実施の形態２の半導体装置の製造方法における
主要な工程を示す図である。
主要な工程を示す図である。
【図５】本発明の実施の形態３の半導体装置の製造方法
における主要な工程を示す図である。
における主要な工程を示す図である。
【図６】第１の従来例による半導体装置の製造方法にお
ける主要な工程を示す図である。
ける主要な工程を示す図である。
【図７】第２の従来例による半導体装置の製造方法にお
ける主要な工程を示す図である。
ける主要な工程を示す図である。
【図８】従来の半導体装置の製造方法における問題を説
明するための図である。
明するための図である。
１０１ 半導体基板 １０２ ＳｉＯ2 膜 １０３ Ｗ膜 １０４ レジスト膜 １０５ 開孔 １０６ ＳＦ6 とＮ2 の混合ガス １０７ ＣＦ4 とＨ2 の混合ガス ３０１ ＧａＡｓ基板 ３０２ ｉ−Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層 ３０３ ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ電子供給層 ３０４ ｎ+ −ＧａＡｓキャップ層 ３０５ ＳｉＯ2 膜 ３０６ ＷＳｉ膜 ３０７ ＰＭＭＡ膜 ３０８ 開孔 ３０９ ＳＦ6 とＮ2 の混合ガス ４０１ ＣＨＦ3 ガス ４０２ ゲート開孔 ４０３ ＢＣｌ3 とＳＦ6 の混合ガス ４０４ ゲートリセス領域 ４０５ ＷＳｉ膜 ４０６ Ｔｉ／Ｐｔ／Ａｕ ４０７ フォトレジスト膜 ４０８ ゲート電極 ４０９ ＣＦ4 とＳＦ6 の混合ガス ４１０ オーミック金属
Claims (2)
- 【請求項１】 基板に形成された絶縁膜に開孔を形成す
る工程を有する半導体装置の製造方法において、絶縁膜
上に、タングステンまたはタングステン合金を主成分と
する金属膜を形成する工程と、前記金属膜上にレジスト
膜を形成し、所定のパターンを形成する工程と、前記レ
ジスト膜をマスクとして、六フッ化硫黄と窒素からなる
炭素を含まない混合ガスを用い、前記金属膜の側面を保
護しながら、該金属膜をエッチング除去し、金属膜にパ
ターンを形成する工程と、前記金属膜をマスクとして、
前記金属膜と前記絶縁膜との間に高い選択性を持つフロ
ロカーボン系のガスと水素とを主成分にしたドライエッ
チングにおいて、前記絶縁膜の少くとも一部を除去し、
該絶縁膜に開孔を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記フロロカーボン系のガスと水素とを
主成分にしたドライエッチングにおいて、ＣＦ4 よりも
Ｆ／Ｃ比が小さいフロロカーボン系のガスを主成分に用
いる請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07341788A JP3123914B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07341788A JP3123914B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186100A JPH09186100A (ja) | 1997-07-15 |
| JP3123914B2 true JP3123914B2 (ja) | 2001-01-15 |
Family
ID=18348770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07341788A Expired - Fee Related JP3123914B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123914B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267245A (ja) * | 1992-03-19 | 1993-10-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| JP3115767B2 (ja) * | 1993-12-29 | 2000-12-11 | 東京エレクトロン株式会社 | プラズマエッチング方法および装置 |
-
1995
- 1995-12-27 JP JP07341788A patent/JP3123914B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186100A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US5856239A (en) | Tungsten silicide/ tungsten polycide anisotropic dry etch process | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| JP3123914B2 (ja) | 半導体装置の製造方法 | |
| KR100464391B1 (ko) | 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법 | |
| GB2320613A (en) | Interconnect fabrication | |
| KR20010045401A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100223942B1 (ko) | 반도체 소자의 적층 게이트 형성방법 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| US20020142596A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| KR100384864B1 (ko) | 반도체소자의 게이트전극 형성 방법 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP3708157B2 (ja) | 半導体装置の製造方法 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100373360B1 (ko) | 미세 패턴의 금속 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980506 |
|
| LAPS | Cancellation because of no payment of annual fees |