KR100875057B1 - 듀얼 다마신 패턴 형성 방법 - Google Patents

듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100875057B1
KR100875057B1 KR1020020040055A KR20020040055A KR100875057B1 KR 100875057 B1 KR100875057 B1 KR 100875057B1 KR 1020020040055 A KR1020020040055 A KR 1020020040055A KR 20020040055 A KR20020040055 A KR 20020040055A KR 100875057 B1 KR100875057 B1 KR 100875057B1
Authority
KR
South Korea
Prior art keywords
trench
insulating film
protective layer
dual damascene
via hole
Prior art date
Application number
KR1020020040055A
Other languages
English (en)
Other versions
KR20040005479A (ko
Inventor
최재성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020040055A priority Critical patent/KR100875057B1/ko
Publication of KR20040005479A publication Critical patent/KR20040005479A/ko
Application granted granted Critical
Publication of KR100875057B1 publication Critical patent/KR100875057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로, 저유전 층간 절연막의 일부분을 식각하여 비아홀을 형성하고, 비아홀을 포함한 저유전 층간 절연막의 표면을 따라 저유전 층간 절연막을 보호하는 보호층을 형성하고, 보호층이 형성된 상태에서 트렌치 식각 공정 및 애싱 공정을 실시하여 트렌치를 형성하고, 이후 보호층을 제거하여 비아홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성하므로, 애싱 공정에 사용되는 애싱 가스 및 플라즈마에 의해 저유전 층간 절연막의 유전 상수값이 높아지는 것을 보호층이 방지해주어 소자의 특성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법에 관하여 기술된다.
듀얼 다마신 패턴, 애싱 공정, 보호층.

Description

듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 하부 구리 배선
12: 구리 확산 방지 절연막 13: 비아홀 절연막
14: 트렌치 식각 정지 절연막 15: 트렌치 절연막
16: 캡핑 절연막 17: 듀얼 다마신 패턴
17a: 비아홀 17b: 트렌치
100: 보호층
본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 비아홀 및 트렌 치로 이루어지는 듀얼 다마신 패턴 형성 공정에서 트렌치를 형성한 후에 실시하는 애싱(ashing) 공정시 저유전 층간 절연막의 유전 상수값이 높아지는 것을 방지하여 소자의 특성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다. 또한, 반도체 소자가 고집적화되고 기술이 발전되어 감에 따라 배선간의 기생 캐패시터가 문제점으로 대두되어 층간 절연막의 재료로 다공성(porous) 산화물과 같이 유전 상수값이 3이하인 저유전 상수값(Low-k)을 갖는 절연물질을 사용하고 있다.
그런데, 구리와 저유전 상수값의 절연물질을 이용하여 배선 공정을 진행함에 있어, 구리의 식각 특성이 매우 열악하여 이를 해결하고자 최근에는 듀얼 다마신 공정이 널리 적용되고 있다.
듀얼 다마신 공정으로 하부 배선과 상부 배선을 연결시키는 비아홀과 배선 라인인 트렌치를 형성하여 비아홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성한다. 그런데, 트렌치를 형성하기 위한 식각 공정 후에 진행되는 애싱(ashing) 공정시 O2와 같은 애싱 가스 및 플라즈마가 트렌치 식각 부분을 통해 노출된 저유전 층간 절연막에 영향을 미쳐 저유전 층간 절연막의 유전 상수값이 증가되고, 이로 인하여 소자의 특성을 저하시키는 등의 문제가 발생한다. 이러한 문제점을 해결하기 위하여 새로운 애싱 가스 및 플라즈마 전력 감소 등의 방법을 연구 중에 있지만 확실한 방안이 제시되지 않고 있다.
따라서, 본 발명은 비아홀 및 트렌치로 이루어지는 듀얼 다마신 패턴 형성 공정에서 트렌치를 형성한 후에 실시하는 애싱 공정시 저유전 층간 절연막의 유전 상수값이 높아지는 것을 방지하여 소자의 특성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법은 하부 구리 배선을 포함한 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막의 일부분을 식각하여 비아홀을 형성하는 단계; 상기 비아홀을 포함한 층간 절연막의 표면을 따라 보호층을 형성하는 단계; 상기 보호층이 형성된 상태에서 트렌치 식각 공정 및 애싱 공정을 실시하여 트렌치를 형성하는 단계; 및 상기 보호층을 제거하여 상기 비아홀 및 상기 트렌치로 된 듀얼 다마신 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 기판(10)에 하부 구리 배선(11)을 형성하고, 하부 구리 배선(11)을 포함한 전체 구조상에 구리 확산 방지 절연막(12), 비아홀 절연막(13), 트렌치 식각 정지 절연막(14), 트렌치 절연막(15) 및 캡핑 절연막(16)을 순차적으로 형성하여 층간 절연막을 형성한다. 포토리소그라피(photolithograpy) 공정 및 층간 절연막 식각 공정을 실시하여 구리 확산 방지 절연막(12)이 노출되는 비아홀(17a)을 형성한다.
상기에서, 구리 확산 방지 절연막(12), 트렌치 식각 정지 절연막(14) 및 캡핑 절연막(16)은 주로 질화물 계통의 절연물질로 형성한다. 비아홀 절연막(13) 및 트렌치 절연막(15)은 주로 산화물 계통의 절연물질 특히, 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 다공성(porous) 산화물과 같이 유전 상수값이 3이하인 저유전 상수값(Low-k)을 갖는 절연물질로 형성한다.
도 1b를 참조하면, 비아홀(17a)을 포함한 층간 절연막의 표면을 따라 층간 절연막을 보호하는 보호층(100)을 형성한다.
상기에서, 보호층(100)은 Si, SiO2, SiN, SiON, Ti 및 TiN 중 어느 하나를 사용하여 50 ~ 500Å의 두께로 형성한다.
도 1c를 참조하면, 보호층(100)이 형성된 상태에서 트렌치 식각 공정 및 애싱(ashing) 공정을 실시하여 트렌치(17b)를 형성한다.
상기에서, 보호층(100)은 애싱 공정시에 발생되는 O2와 같은 애싱 가스 및 플라즈마로부터 층간 절연막을 보호하는 역할을 한다.
도 1d를 참조하면, 보호층(100)을 제거하여 비아홀(17a) 및 트렌치(17b)로 이루어진 듀얼 다마신 패턴(17)을 형성한다.
상기에서, 보호층(100)은 습식 식각(wet etching)으로 제거한다.
한편, 듀얼 다마신 패턴 형성을 위한 포토리소그라피 공정시 B-arc 막을 사용하고 있는데, 주로 저유전 산화물로 형성되는 층간 절연막이 투과성이기 때문에 B-arc막을 두껍게 형성시켜 사용하고 있다. 본 발명에서는 보호층(100)이 층간 절연막 상단부를 덮고 있는 상태에서 트렌치 식각 공정을 진행하기 때문에 B-arc막의 두께를 얇게 형성하여 사용할 수 있다.
상술한 바와 같이, 본 발명은 비아홀을 포함한 층간 절연막 표면을 따라 형성된 보호층이 트렌치 식각 공정 후에 실시되는 애싱 공정시에 발생되는 O2와 같은 애싱 가스 및 플라즈마로부터 층간 절연막을 보호하므로, 층간 절연막의 유전 상수값이 높아지는 것을 방지할 수 있고, 애싱 공정의 공정 마진 확보와 듀얼 다마신 식각 공정의 공정 재현성을 확보할 수 있어, 소자 개발 및 소자 생산 수율을 향상시킬 수 있다.

Claims (7)

  1. 하부 구리 배선을 포함한 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 일부분을 식각하여 비아홀을 형성하는 단계;
    상기 비아홀을 포함한 층간 절연막의 표면을 따라 보호층을 형성하는 단계;
    상기 보호층이 형성된 상태에서 트렌치 식각 공정 및 애싱 공정을 실시하여 트렌치를 형성하는 단계; 및
    상기 보호층을 제거하여 상기 비아홀 및 상기 트렌치로 된 듀얼 다마신 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막은 구리 확산 방지 절연막, 비아홀 절연막, 트렌치 식각 정지 절연막, 트렌치 절연막 및 캡핑 절연막이 적층되어 형성되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 구리 확산 방지 절연막, 트렌치 식각 정지 절연막 및 캡핑 절연막은 질화물 계통의 절연물질로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 비아홀 절연막 및 트렌치 절연막은 다공성 산화물을 포함하거나, 유전 상수값이 3이하인 저유전 상수값을 갖는 절연물질로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 보호층은 Si, SiO2, SiN, SiON, Ti 및 TiN 중 어느 하나를 사용하여 50 ~ 500Å의 두께로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 보호층은 상기 애싱 공정시에 발생되는 O2 애싱 가스 및 플라즈마로부터 상기 층간 절연막을 보호하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 보호층은 습식 식각으로 제거하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
KR1020020040055A 2002-07-10 2002-07-10 듀얼 다마신 패턴 형성 방법 KR100875057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040055A KR100875057B1 (ko) 2002-07-10 2002-07-10 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040055A KR100875057B1 (ko) 2002-07-10 2002-07-10 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040005479A KR20040005479A (ko) 2004-01-16
KR100875057B1 true KR100875057B1 (ko) 2008-12-19

Family

ID=37315795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040055A KR100875057B1 (ko) 2002-07-10 2002-07-10 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100875057B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043063A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20030089564A (ko) * 2002-05-16 2003-11-22 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043063A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20030089564A (ko) * 2002-05-16 2003-11-22 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법

Also Published As

Publication number Publication date
KR20040005479A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
US6638871B2 (en) Method for forming openings in low dielectric constant material layer
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100588373B1 (ko) 반도체 소자의 형성 방법
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
US6383919B1 (en) Method of making a dual damascene structure without middle stop layer
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
JP2006179515A (ja) 半導体素子の製造方法、及びエッチング方法
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
JP4717972B2 (ja) 集積回路の製造方法
KR100875057B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100445060B1 (ko) 반도체장치의금속배선형성방법
KR100909177B1 (ko) 듀얼 다마신 패턴 형성 방법
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR100326260B1 (ko) 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법
KR101138075B1 (ko) 이중 다마신 패턴 형성 방법
US6391766B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100667900B1 (ko) 반도체 소자의 형성 방법
KR20010025972A (ko) 반도체 장치의 배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 12