KR100909177B1 - 듀얼 다마신 패턴 형성 방법 - Google Patents

듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100909177B1
KR100909177B1 KR1020020085479A KR20020085479A KR100909177B1 KR 100909177 B1 KR100909177 B1 KR 100909177B1 KR 1020020085479 A KR1020020085479 A KR 1020020085479A KR 20020085479 A KR20020085479 A KR 20020085479A KR 100909177 B1 KR100909177 B1 KR 100909177B1
Authority
KR
South Korea
Prior art keywords
via hole
interlayer insulating
trench
photoresist pattern
forming
Prior art date
Application number
KR1020020085479A
Other languages
English (en)
Other versions
KR20040058959A (ko
Inventor
홍은석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020085479A priority Critical patent/KR100909177B1/ko
Publication of KR20040058959A publication Critical patent/KR20040058959A/ko
Application granted granted Critical
Publication of KR100909177B1 publication Critical patent/KR100909177B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 듀얼 다마신 패턴 형성 방식 중 비아 퍼스트 방식에서 비아홀용 포토레지스트 패턴으로 비아홀을 형성한 후, 비아홀을 포함한 전체 구조상에 층간 절연막과 식각 선택비가 유사한 실록산 계열의 광흡수막을 스핀 코팅 방식으로 도포하여 비아홀을 매립하므로, 트렌치용 포토레지스트 패턴을 이용한 트렌치 형성을 위한 식각시 층간 절연막과 광흡수막이 유사한 식각 속도로 제거되어 비아홀에서의 쉘 결함을 방지할 수 있어, 소자의 금속 배선의 신뢰성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
듀얼 다마신 패턴, 저유전 층간 절연막, 비아 퍼스트, 실록산, 광흡수막

Description

듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern}
도 1a 내지 도 1g는 종래 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 기판 11, 21: 하부 배선
12, 22: 확산 방지막 13, 23: 층간 절연막
14, 24: 캡핑층 15, 25: 비아홀용 포토레지스트 패턴
16, 26: 비아홀 17, 27: 트렌치용 포토레지스트 패턴
18, 28: 트렌치 19, 29; 상부 배선
100: 유기 바텀-반사방지막 200: 광흡수막
본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 비아 퍼스트(via first) 방식에 의해 비아홀을 형성한 후에 트렌치 형성을 위한 비아홀 매립 공정을 개선하여 양호한 듀얼 다마신 패턴을 형성할 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다. 또한, 반도체 소자가 고집적화되고 기술이 발전되어 감에 따라 배선간의 기생 캐패시터가 문제점으로 대두되어 층간 절연막의 재료로 다공성(porous) 산화물과 같이 유전 상수값이 3이하인 저유전 상수값(Low-k)을 갖는 절연물질을 사용하고 있다.
그런데, 구리와 저유전 상수값의 절연물질을 이용하여 배선 공정을 진행함에 있어, 구리의 식각 특성이 매우 열악하여 이를 해결하고자 최근에는 듀얼 다마신 공정이 널리 적용되고 있다.
듀얼 다마신 공정은 다양한 방식으로 실시하고 있는데, 버리드 비아(buried via), 비아 퍼스트(via first), 트렌치 퍼스트(trench first) 및 자기-정렬(self-aligned)의 네가지로 요약할 수 있다.
CMOS 로직 소자의 스피드 증가는 주로 게이트 주로 게이트 길 감소에 의한 게이트 지연 시간(gate delay time)을 줄이는 것에 의존하여 왔으나, 소자의 고집적화로 BEOL(Back End Of Line) 금속화(metallization)에 의한 시정수(Resistance Capacitance; RC) 지연이 소자의 스피드를 좌우하게 되었다. 이러한 시정수 지연을 줄이기 위해, 상기에서 언급한 바와 같이, 저항이 낮은 구리와 같은 금속을 금속 배선 재료로 적용하고, 층간 절연층을 저유전 물질로 형성하며, 듀얼 다마신 공정을 적용하고 있다.
도 1a 내지 도 1g는 종래 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 하부 배선(11)이 형성된 기판(10)이 제공되고, 하부 배선(11)을 포함한 전체 구조상에 확산 방지막(12)을 형성한다. 확산 방지막(12)은 하부 배선(11)이 구리인 경우 구리의 산화 방지 및 구리 이온의 외부 확산을 방지하는 역할을 하며, 후속 공정으로 형성될 비아홀 형성시 하부 배선을 보호하는 역할을 한다.
도 1b를 참조하면, 확산 방지막(12) 상에 층간 절연막(13) 및 캡핑층(14)을 형성한다. 캡핑층(14) 상에 비아홀이 형성될 영역이 개방된 비아홀용 포토레지스트 패턴(15)을 형성한다.
상기에서, 층간 절연막(13)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해, 유전 상수값이 낮은 물질로 형성한다. 캡핑층(14)은 저유전 층간 절연막(13)의 수분 흡수나 후속 공정에 의한 손상을 방지하기 위해 형성하는데, 주로 PE-TEOS나 SiN, SiON, Si3N4와 같은 질화물을 사용한다.
도 1c를 참조하면, 비아홀용 포토레지스트 패턴(15)을 식각 마스크로 한 비아 식각 공정으로 캡핑층(14) 및 층간 절연막(13)을 식각하여 비아홀(16)을 형성한다. 이때, 확산 방지막(12)은 식각 정지층 역할을 한다. 이후, 비아홀용 포토레지스트 패턴(15)을 제거한다.
도 1d를 참조하면, 비아홀(16)을 포함한 전체 구조상에 유기 버텀-반사방지막(organic B-ARC; 100)을 도포하여 비아홀(16)을 매립하고, 유기 버텀-반사방지막(100) 상에 트렌치가 형성될 영역이 개방된 트렌치용 포토레지스트 패턴(17)을 형성한다.
도 1e를 참조하면, 트렌치용 포토레지스트 패턴(17)을 식각 마스크로 하여 유기 버텀-반사방지막(100), 층간 절연막(13) 및 캡핑층(14)을 일정 깊이 식각하여 트렌치(18)을 형성한다. 이후, 트렌치용 포토레지스트 패턴(17)을 제거하며, 이때 남아있는 유기 버텀-반사방지막(100)도 제거된다.
도 1f를 참조하면, 비아홀(16) 저면에 노출된 확산 방지막(12)을 제거한다. 이로 인하여 하부 배선(11)이 노출되며, 비아홀(16)과 트렌치(18)로 이루어진 듀얼 다마신 패턴이 형성된다.
도 1g를 참조하면, 듀얼 다마신 패턴 내에 하부 배선(11)과 연결되는 상부 배선(19)을 형성한다.
상기한 종래 듀얼 다마신 패턴 형성 방법은 비아 퍼스트(via first) 방식이다. 비아홀(16) 형성을 위한 식각 공정후 비아홀(16)을 유기 버텀-반사방지막(100)으로 매립하여 트렌치(18) 형성을 위한 식각 공정시 비아홀(16) 바닥이 노출되는 것을 방지한다. 그러나, 비아홀(16)은, 도면에는 나타나지 않지만, 일정한 간격으로 형성되지 않고 회로 설계에 따라 하나씩 고립되어 형성된 부분과 여러게 밀집되어 형성된 부분이 존재하게 된다. 이러한 밀집도(density) 차이로 인하여 유기 버텀-반사방지막(100)의 채움성이 달라지게 되고, 이는 트렌치 식각 공정시 패턴 형상(pattern profile)을 왜곡시키는 요인이 되고, 식각 조건의 설정을 어렵게한다. 또한, 유기 버텀-반사방지막(100)은 고온 경화(curing)에 의해 강한 크로스-링킹(cross-rinking)이 이루어져 화확제에는 녹지 않기 때문에 반드시 O2 플라즈마를 이용해야 제거 가능하다. 그러나 일반적으로 저유전 절연막들은 O2 플라즈마에 노출될 경우 유전율의 저하 등의 열화가 이루어진다. 또한, 하부 배선(11)이 O2 플라즈마에 노출될 경우 손상을 입게되며, 특히 하부 배선(11)이 구리로 형성된 경우에는 산화가 진행되어 CuO를 형성하게 되고, 이는 구리 하부 배선(11)의 전기적 특성을 저하시키게 된다. 더욱이, 유기 버텀-반사방지막(100)은 산화물로 형성되는 층간 절연막(13)보다 식각 선택비가 우수하기 때문에 트렌치 식각 공정시 쉘 결함(shell defect)을 유발시키게 되며, 쉘 결함은 금속 배선의 신뢰성을 저하시키는 요인으로 작용하게 된다.
따라서, 본 발명은 비아 퍼스트(via first) 방식에 의해 비아홀을 형성한 후에 트렌치 형성을 위한 비아홀 매립 공정을 개선하여 양호한 듀얼 다마신 패턴을 형성할 수 있는 듀얼 다마신 패턴 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 듀얼 다마신 패턴 형성 방법은 배선이 형성된 기판 상에 확산 방지막, 층간 절연막 및 캡핑층을 형성하고, 상기 캡핑층 상에 비아홀용 포토레지스트 패턴을 형성하는 단계; 상기 비아홀용 포토레지스트 패턴을 이용한 식각 공정으로 상기 캡핑층, 상기 층간 절연막 및 상기 확산 방지막을 식각하여 상기 배선이 노출된 비아홀을 형성하는 단계; 상기 비아홀용 포토레지스트 패턴을 제거하는 단계; 상기 비아홀을 광흡수막으로 매립하는 단계; 상기 광흡수막 상에 트렌치용 포토레지스트 패턴을 형성한 후, 상기 광흡수막, 상기 층간 절연막 및 상기 캡핑층을 일정 깊이 식각하여 트렌치를 형성하는 단계; 상기 트렌치용 포토레지스트 패턴을 제거하는 단계; 및 상기 비아홀에 남아있는 상기 광흡수막을 제거하는 단계를 포함하고, 상기 트렌치를 형성하는 단계는 C4F8 가스, O2 가스, N2 가스 및 Ar 가스를 활성화시킨 플라즈마를 이용한 상기 층간 절연막과 상기 광흡수막의 비선택적 식각으로 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 하부 배선(21)이 형성된 기판(20)이 제공되고, 하부 배선(21)을 포함한 전체 구조상에 확산 방지막(22)을 형성한다. 확산 방지막(22)은 하부 배선(21)이 구리인 경우 구리의 산화 방지 및 구리 이온의 외부 확산을 방지하는 역할을 하며, 후속 공정으로 형성될 비아홀 형성시 하부 배선(21)을 보호하는 역할을 한다.
도 2b를 참조하면, 확산 방지막(22) 상에 층간 절연막(23) 및 캡핑층(24)을 형성한다. 캡핑층(24) 상에 비아홀이 형성될 영역이 개방된 비아홀용 포토레지스트 패턴(25)을 형성한다.
상기에서, 층간 절연막(23)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해, 유전 상수값이 1.5 내지 4.5 대역의 SiO2 계열에 H, F, C, CH3중 어느 하나가 결합되어 있는 물질이나, C-H를 기본 구조로 하는 SiLKTM제품, FlareTM제품 등의 유기 물질(organic material)이나, 이들 물질의 유전 상수값을 낮추기 위해 이들 물질의 기공도(porosity)를 증가시킨 다공성(porous) 물질로 형성한다. 캡핑층(24)은 저유전 층간 절연막(23)의 수분 흡수나 후속 공정에 의한 손상을 방지하기 위해 형성하는데, 주로 PE-TEOS나 SiN, SiON, Si3N4와 같은 질화물을 사용한다.
도 2c를 참조하면, 비아홀용 포토레지스트 패턴(25)을 식각 마스크로 한 비아 식각 공정으로 캡핑층(24), 층간 절연막(23) 및 확산 방지막(22)을 식각하여 하부 배선(21)이 노출된 비아홀(26)을 형성한다. 이후, 비아홀용 포토레지스트 패턴(25)을 제거한다.
상기에서, 비아홀(25)은 C4F8 가스, N2 가스 및 Ar 가스를 활성화 시킨 플라즈마를 이용하여 층간 절연막(23)을 식각함에 의해 형성된다. 비아홀용 포토레지스트 패턴(24)은 H2/N2 가스를 이용하여 제거한다. 기존에는 O2 플라즈마를 이용하여 제거하였지만, 본 발명에서는 하부 배선(21)을 노출시키기 때문에 하부 배선(12)의 손상을 방지하기 위하여 H2/N2 가스를 이용한다. 이러한 포토레지스트 제거 공정은 기존의 확산 방지막 제거 공정을 생략할 수 있게한다.
도 2d를 참조하면, 비아홀(25)을 포함한 전체 구조상에 층간 절연막(23)과 식각 선택비가 유사한 실록산(Siloxane; Si-O-C) 계열의 광흡수막(200)을 스핀 코 팅 방식으로 도포하여 비아홀(26)을 매립한다. 광흡수막(200) 상에 트렌치가 형성될 영역이 개방된 트렌치용 포토레지스트 패턴(27)을 형성한다.
상기에서, 광흡수막(200)은 스핀 코팅 방식을 적용하기 때문에 비아홀(26)의 밀집도에 관계없이 비아홀(26) 내부를 균일하게 매립시킬 수 있다.
도 2e를 참조하면, 트렌치용 포토레지스트 패턴(27)을 식각 마스크로 하여 광흡수막(200), 층간 절연막(23) 및 캡핑층(24)을 일정 깊이 식각하여 트렌치(28)를 형성한다. 이후, 트렌치용 포토레지스트 패턴(27)을 제거한다.
상기에서, 트렌치(28)는 C4F8 가스, O2 가스, N2 가스 및 Ar 가스를 활성화 시킨 플라즈마를 이용하여 층간 절연막(23)과 광흡수막(200)을 비선택적으로 식각한다. 비선택적 식각에 의해 층간 절연막(23)과 광흡수막(200)은 거의 동일한 식각 속도로 제거되기 때문에 종래처럼 쉘 결함이 발생하지 않게된다. 또한, 광흡수막(200)을 적용하므로, 기존의 O2 플라즈마에 의한 유기 버텀-반사방지막의 식각 공정을 생략할 수 있다.
도 2f를 참조하면, 비아홀(26)에 남아있는 광흡수막(200)을 제거하여 비아홀(26)을 완성시킨다. 광흡수막(200)은 희석된 HF 용액으로 제거하며, 이때 잔존하는 폴리머(polymer)도 제거된다.
도 2g를 참조하면, 비아홀(26)과 트렌치(28)로 이루어진 듀얼 다마신 패턴 내에 하부 배선(21)과 연결되는 상부 배선(29)을 형성한다. 상부 배선(29)은 구리 또는 텅스텐, 알루미늄 등과 같은 반도체 소자의 배선 재료로 사용되는 전도성 물질로 형성할 수 있으며, 최근에는 구리가 널리 적용되고 있다.
상술한 바와 같이, 본 발명은 듀얼 다마신 패턴 형성 방식 중 비아 퍼스트 방식에서 비아홀용 포토레지스트 패턴으로 비아홀을 형성한 후, 비아홀을 포함한 전체 구조상에 층간 절연막과 식각 선택비가 유사한 실록산 계열의 광흡수막을 스핀 코팅 방식으로 도포하여 비아홀을 매립하므로, 트렌치용 포토레지스트 패턴을 이용한 트렌치 형성을 위한 식각시 층간 절연막과 광흡수막이 유사한 식각 속도로 제거되어 비아홀에서의 쉘 결함을 방지할 수 있으며, 비아홀의 밀집도에 관계없이 비아홀 내부를 균일하게 매립할 수 있어 트렌치 식각 공정시 패턴 형상의 왜곡을 방지할 수 있으며, 확산 방지막 식각 공정을 생략할 수 있는 등 공정을 단순화할 수 있어, 소자의 신뢰성 및 수율을 향상시킬 수 있다.

Claims (5)

  1. 배선이 형성된 기판 상에 확산 방지막, 층간 절연막 및 캡핑층을 형성하고, 상기 캡핑층 상에 비아홀용 포토레지스트 패턴을 형성하는 단계;
    상기 비아홀용 포토레지스트 패턴을 이용한 식각 공정으로 상기 캡핑층, 상기 층간 절연막 및 상기 확산 방지막을 식각하여 상기 배선이 노출된 비아홀을 형성하는 단계;
    상기 비아홀용 포토레지스트 패턴을 제거하는 단계;
    상기 비아홀을 광흡수막으로 매립하는 단계;
    상기 광흡수막 상에 트렌치용 포토레지스트 패턴을 형성한 후, 상기 광흡수막, 상기 층간 절연막 및 상기 캡핑층을 일정 깊이 식각하여 트렌치를 형성하는 단계;
    상기 트렌치용 포토레지스트 패턴을 제거하는 단계; 및
    상기 비아홀에 남아있는 상기 광흡수막을 제거하는 단계를 포함하고,
    상기 광흡수막은 상기 층간 절연막과 식각 선택비가 유사한 실록산 계열의 물질이며,
    상기 트렌치를 형성하는 단계는 C4F8 가스, O2 가스, N2 가스 및 Ar 가스를 활성화시킨 플라즈마를 이용한 상기 층간 절연막과 상기 광흡수막의 비선택적 식각으로 수행되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 비아홀용 포토레지스트 패턴은 H2/N2 가스를 이용하여 제거하는 것을 특 징으로 하는 듀얼 다마신 패턴 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 남아있는 광흡수막은 희석된 HF 용액으로 제거하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
KR1020020085479A 2002-12-27 2002-12-27 듀얼 다마신 패턴 형성 방법 KR100909177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085479A KR100909177B1 (ko) 2002-12-27 2002-12-27 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085479A KR100909177B1 (ko) 2002-12-27 2002-12-27 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058959A KR20040058959A (ko) 2004-07-05
KR100909177B1 true KR100909177B1 (ko) 2009-07-22

Family

ID=37351010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085479A KR100909177B1 (ko) 2002-12-27 2002-12-27 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100909177B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060065184A (ko) * 2004-12-10 2006-06-14 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100652303B1 (ko) * 2004-12-29 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100691105B1 (ko) * 2005-09-28 2007-03-09 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
KR20140083696A (ko) * 2012-12-26 2014-07-04 제일모직주식회사 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
KR20020052479A (ko) * 2000-12-26 2002-07-04 박종섭 반도체소자의 캐패시터 형성방법
KR20020058288A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
KR20020052479A (ko) * 2000-12-26 2002-07-04 박종섭 반도체소자의 캐패시터 형성방법
KR20020058288A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20040058959A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
US6605545B2 (en) Method for forming hybrid low-K film stack to avoid thermal stress effect
US6879042B2 (en) Semiconductor device and method and apparatus for manufacturing the same
US20040232552A1 (en) Air gap dual damascene process and structure
US20030129842A1 (en) Method for forming openings in low dielectric constant material layer
US6365506B1 (en) Dual-damascene process with porous low-K dielectric material
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
KR100668810B1 (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
KR100909177B1 (ko) 듀얼 다마신 패턴 형성 방법
US7572728B2 (en) Semiconductor device and method for manufacturing the same
KR100664807B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100772250B1 (ko) 반도체 다마신 공정에서의 금속배선 형성 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US6750544B1 (en) Metallization system for use in a semiconductor component
US7387960B2 (en) Dual depth trench termination method for improving Cu-based interconnect integrity

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 11