KR20140083696A - 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 - Google Patents

반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 Download PDF

Info

Publication number
KR20140083696A
KR20140083696A KR1020120153753A KR20120153753A KR20140083696A KR 20140083696 A KR20140083696 A KR 20140083696A KR 1020120153753 A KR1020120153753 A KR 1020120153753A KR 20120153753 A KR20120153753 A KR 20120153753A KR 20140083696 A KR20140083696 A KR 20140083696A
Authority
KR
South Korea
Prior art keywords
forming
hard mask
layer
insulating layer
hole
Prior art date
Application number
KR1020120153753A
Other languages
English (en)
Inventor
문준영
조연진
이성재
박유정
윤용운
이철호
이충헌
Original Assignee
제일모직주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직주식회사 filed Critical 제일모직주식회사
Priority to KR1020120153753A priority Critical patent/KR20140083696A/ko
Priority to CN201310516715.8A priority patent/CN103904024B/zh
Priority to TW102139526A priority patent/TWI512895B/zh
Priority to US14/072,881 priority patent/US8900997B2/en
Publication of KR20140083696A publication Critical patent/KR20140083696A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(a) 기판 위에 제1 절연층 및 제2 절연층을 순차로 형성하는 단계; (b) 상기 제2 절연층 위에 비아 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계; (c) 상기 제1 절연층의 하단부까지 비아 홀을 형성하는 단계; (d) 상기 비아 홀 및 제2 절연층에 위에 스핀-온-코팅 방법으로 하드마스크 층을 형성하는 단계; (e) 상기 하드마스크 층 위에 트렌치 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계; (f) 상기 레지스트 마스크를 통하여 제2 절연층의 하단부까지 제1 트렌치 홀을 형성하는 단계; (g) 상기 비아 홀 및 제2 절연층에 위에 형성된 하드마스크 층의 일부를 각각 제거하는 단계; (h) 상기 비아 홀의 탑 코너(via top corner)와 상기 제1 트렌치 홀의 바텀 코너(trench bottom corner) 사이의 제2 절연층의 일부를 제거하여 제2 트렌치 홀을 형성하는 단계; (i) 상기 비아 홀 및 제2 절연층에 위에 형성된 잔여 하드마스크 층을 제거하는 단계; 및 (j) 상기 비아 홀 및 제2 트렌치 홀을 도전성 물질로 매립하여 상부 배선을 형성하는 단계를 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법을 제공한다.

Description

반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 {A method for forming dual damascene structure of semiconductor device, and a semiconductor device thereof}
반도체 소자의 제조 공정에 있어서, 구리 배선을 위한 듀얼 다마신 구조를 형성하는 방법에 관한 것이다.
반도체 소자의 집적화가 점점 요구되는 가운데 소자의 동작 속도, 저항 등의 특성을 개선시키기 위하여 기존의 알루미늄(Al) 배선 대신에 구리(Cu) 배선 공정이 채택되었고, 절연막으로 기존의 산화막 대신 저유전 상수(Low-k) 물질을 사용하는 듀얼 다마신 공정 방법이 사용되고 있다.
듀얼 다마신 공정은 비아 홀(via hole)을 먼저 식각 한 후 트렌치 홀(trench hole)을 형성하는 비아 퍼스트 듀얼 다마신(Via-First Dual Damascene, VFDD) 방식과, 트렌치 홀을 먼저 식각 한 후, 비아 홀을 형성하는 트렌치 퍼스트 듀얼 다마신(Trench-First Dual Damascene, TFDD) 방식이 있다.
이 중 비아 퍼스트 듀얼 다마신 방식은 비아 홀을 식각 한 후 상기 비아 홀을 하드마스크 조성물로 충전 한 후 트렌치 홀을 식각하는데, 이 때 비아 탑 코너(via top corner)와 트렌치 바텀 코너(trench bottom corner) 사이의 각도 조절은 후속되는 배선 형성 공정의 효율성을 높이는 데에 중요한 영향을 미친다.
일 구현예는 스핀 온 코팅 방식에 의해 하드마스크 조성물을 적용함으로써 비아 탑 코너(via top corner)와 트렌치 바텀 코너(trench bottom corner) 간의 프로파일 제어(profile control)가 용이한 반도체 소자의 듀얼 다마신 구조 형성 방법을 제공한다.
다른 구현예는 상기 듀얼 다마신 구조 형성 방법에 따라 형성된 반도체 소자 디바이스를 제공한다.
일 구현예에 따르면, (a) 기판 위에 제1 절연층 및 제2 절연층을 순차로 형성하는 단계; (b) 상기 제2 절연층 위에 비아 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계; (c) 상기 제1 절연층의 하단부까지 비아 홀을 형성하는 단계; (d) 상기 비아 홀 및 제2 절연층에 위에 스핀-온-코팅 방법으로 하드마스크 층을 형성하는 단계; (e) 상기 하드마스크 층 위에 트렌치 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계; (f) 상기 레지스트 마스크를 통하여 제2 절연층의 하단부까지 제1 트렌치 홀을 형성하는 단계; (g) 상기 비아 홀 및 제2 절연층에 위에 형성된 하드마스크 층의 일부를 각각 제거하는 단계; (h) 상기 비아 홀의 탑 코너(via top corner)와 상기 제1 트렌치 홀의 바텀 코너(trench bottom corner) 사이의 제2 절연층의 일부를 제거하여 제2 트렌치 홀을 형성하는 단계; (i) 상기 비아 홀 및 제2 절연층에 위에 형성된 잔여 하드마스크 층을 제거하는 단계; 및 (j) 상기 비아 홀 및 트렌치 홀을 도전성 물질로 매립하여 상부 배선을 형성하는 단계를 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법을 제공한다.
상기 제2 트렌치 홀의 하단부는 곡면의 형상을 가질 수 있다.
상기 (d)하드마스크 층을 형성하는 단계는 200℃ 내지 500℃에서 열처리하는 과정을 포함할 수 있다.
상기 (e) 레지스트 마스크를 형성하는 단계 전에 상기 하드마스크 층 위에 실리콘을 함유하는 보조층을 형성하는 단계를 더 포함할 수 있다.
상기 (d)하드마스크 층을 형성하는 단계 전에 바닥 반사 방지 층(BARC)을 형성하는 단계를 더 포함할 수 있다.
상기 (d)에서 하드마스크 층은 2,000Å 내지 3,800Å의 높이로 형성될 수 있다.
상기 (f)에서 형성된 제1 트렌치 홀의 깊이는 제1 절연층과 제2 절연층의 깊이의 합 100%에 대하여 40% 내지 80%일 수 있다.
상기 (g)에서 하드마스크 층의 일부를 제거함에 따라, 상기 비아 홀 및 제2 절연층에 위에 남아 있는 하드마스크 층의 높이는 각각 9,500Å 내지 10,000Å 및 500Å 내지 1,000Å일 수 있다.
다른 구현예에 따르면, 상기 듀얼 다마신 구조 형성 방법으로 형성된 복수의 패턴을 포함하는 반도체 소자 디바이스를 제공한다.
하드마스크 조성물을 스핀 온 코팅 방식에 의해 적용함으로써 후속 공정에 유리하도록 비아 탑 코너(via top corner)와 트렌치 바텀 코너(trench bottom corner)의 구조를 설계할 수 있다.
도 1은 일 구현예에 따른 반도체 소자의 듀얼 다마신 구조 형성 방법을 설명하는 순서도이다.
이하, 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 일 구현예에 따른 반도체 소자의 듀얼 다마신 구조 형성 방법에 대하여 도 1을 참고하여 설명한다.
도 1은 일 구현예에 따른 반도체 소자의 듀얼 다마신 구조 형성 방법을 설명하는 순서도이다.
일 구현예에 따른 반도체 소자의 듀얼 다마신 구조 형성 방법에 따르면, 먼저 기판(1) 위에 제1 절연층(3) 및 제2 절연층(7)을 순차로 형성한다.
기판(1)은 금속 배선(미도시) 또는 반도체 소자 따위의 하부 구조가 형성되어 있다. 제1 절연층(3) 및 기판(1) 사이에는 식각 정지막(미도시)을 형성할 수 있다.
제1 절연층(3) 및 제2 절연층(7)의 재료는, 반도체 소자의 듀얼 다마신 공정에 사용되는 통상의 절연 물질이면 되며, 예컨대 TEOS(Tetra Ethyle Ortho Silicate)를 사용할 수 있다.
제2 절연층(7) 위에 비아 홀 형성용의 패턴을 갖는 레지스트 마스크(10)를 형성한다. 레지스트 마스크(10)는 화학기상증착법과 스핀-온-코팅 방법에 의해 형성될 수 있다.
이어서, 레지스트 마스크(10)에 형성된 패턴에 의해 비아 홀(V)을 식각한다.
이 때 비아 홀(V)은 제1 절연층(3)의 하단부까지 형성되며, 비아 홀(V)이 형성되면 제2 절연층(7) 위의 레지스트 마스크(10)를 제거한다.
이어서, 비아 홀(V) 및 제2 절연층(7) 위에 하드마스크 층(20)을 형성한다. 하드마스크 층(20)은 선택적 식각 과정을 통하여 레지스트의 미세 패턴을 재료층으로 전사해주는 중간막으로서 역할을 한다.
하드마스크 층(20)은 스핀-온-코팅 방법으로 형성한다.
스핀-온-코팅 방법으로 하드마스크 층(20)을 형성할 경우 화학기상증착 방법으로 형성하는 경우에 비해 갭-필(gap-fill) 특성이 우수하다. 따라서, 반도체 패턴의 미세화에 따라 패턴의 애스펙트 비(aspect ratio)가 증가하더라도 보이드(void) 형성 없이 비아 홀을 채울 수 있다. 이에 따라, 하드마스크 층(20)이 스핀-온-코팅 방법으로 형성될 경우 화학기상증착 방법에 의해 형성되는 경우에 비해 다양한 구조적 설계가 가능해지고 소자의 신뢰성이 향상된다.
하드마스크 조성물은 비아 홀(V)과 제2 절연층(7) 위에 적용되어 제2 절연층(7) 위에 소정의 높이를 갖는 하드마스크 층(20)을 형성한다.
하드마스크 층(20)은 2,000Å 내지 3,800Å의 높이로 형성할 수 있다. 이 때 하드마스크 층(20)의 높이란 제2 절연막(7)의 하단을 기준으로 측정한 것이다. 하드마스크 층(20)은 상기 범위의 높이를 가짐으로써 충분한 식각 저항성을 확보하는 동시에 패턴의 전사를 용이하게 할 수 있다.
상기 하드마스크 층(20)을 형성하는 단계는 200℃ 내지 500℃에서 열처리하는 과정을 포함할 수 있다. 상기 범위 내에서도 350℃ 내지 400℃에서 열처리 될 수 있다. 상기 범위 내에서 열처리 되는 경우 하드마스크 조성물의 가교 특성 및 갭-필 특성이 양호하고, 후속되는 트렌치 형성 공정의 효율성이 향상될 수 있다. 상기 열처리는 대기 또는 질소 분위기 하에서 수행될 수 있다.
하드마스크 층(20)을 형성하는 단계 전에 바닥 반사 방지 층(BARC)(미도시)을 형성하는 단계를 더 포함할 수 있다.
하드마스크 층(20) 위에는 실리콘을 함유하는 보조층(미도시)을 형성할 수 있다. 상기 보조층은 하드마스크 층(20)과 함께 식각 저항층의 역할을 할 수 있다.
다음으로 상기 하드마스크 층(20) 위에 트렌치 홀 형성용의 패턴을 갖는 레지스트 마스크(30)를 형성하고, 레지스트 마스크(30)를 통하여 제1 트렌치 홀(T1)을 형성한다. 제1 트렌치 홀(T1)은 제2 절연층(7)의 하단부까지 형성한다. 제1 트렌치 홀(T1)이 형성된 후 레지스트 마스크(30)를 제거한다.
제1 절연층(3)과 제2 절연층(7)의 깊이의 합을 100%라고 했을 때, 제1 트렌치 홀(T1)은 제1 절연층(3)과 제2 절연층(7)의 깊이의 합에 대하여 약 40% 내지 80%의 깊이로 패터닝 될 수 있다. 증착 재료로서 예컨대 TEOS 9K가 사용된 경우, 제1 트렌치 홀(T1)의 깊이는 약 3,200Å 내지 7,200Å 일 수 있다. 제1 트렌치 홀(T1)이 상기 범위의 깊이를 갖는 경우 후속 공정에서 비아 탑 코너(via top corner)와 트렌치 바텀 코너(trench bottom corner)의 구조를 제어할 수 있는 마진(margin)을 확보할 수 있다. 드라이 에칭 공정 중에는 로딩(loading)/마이크로-로딩(micro-loading)이라는 미세 패턴과 넓은 패턴 간의 식각률 차이가 생기는데, 이러한 차이가 상기 마진에 의해 균일해질 수 있다.
이어서 비아 홀(V) 및 제2 절연층(7)에 위에 형성된 하드마스크 층(20) 일부를 각각 제거한다. 하드마스크 층(20)의 일부를 제거함에 따라, 상기 비아 홀(V) 및 제2 절연층(7) 위에 남아 있는 잔여 하드마스크 층(20)의 높이는 각각 9,500Å 내지 10,000Å 및 500Å 내지 1,000Å가 될 수 있다. 상기 잔여 하드마스크 층(20)의 높이 값은 증착 재료로서 TEOS 9K를 사용한 경우를 기준으로 한 것이다.
비아 홀(V)에 형성된 하드마스크 층(20)을 제거하고 상기 범위로 남겨 둠에 따라 후속되는 제2 트렌치 홀 형성 시 비아 탑 코너(via top corner)와 트렌치 바텀 코너(trench bottom corner)의 구조 설계가 용이해지고, 이에 따라 미세 패턴 형성이 가능해진다.
또한, 제2 절연층(7) 위에 형성된 하드마스크 층(20)을 제거하여 상기 범위로 남겨 둠에 따라 후속되는 제2 트렌치 홀(T2) 형성시 잔여 하드마스크 층(20)이 식각 저항층 역할을 할 수 있다.
여기서 비아 홀(V) 및 제2 절연층(7)에 위에 형성된 하드마스크 층(20) 일부를 제거하는 공정은 챔버 압력 5mTorr 내지 10mTorr, 고주파(60M) RF 전력 100W 내지 500W, 저주파(2M) RF 전력 1000W 내지 2000W, O2 가스 유량 20 SCCM 내지 50 SCCM 및 시간 5초 내지 10초의 조건에서 수행될 수 있다.
비아 홀(V) 및 제2 절연층(7)에 위에 형성된 하드마스크 층(20) 일부를 제거한 후, 비아 홀(V)의 탑 코너(via top corner)와 제1 트렌치 홀(T1)의 바텀 코너(trench bottom corner) 사이의 제2 절연층(7) 일부를 제거하여 제2 트렌치 홀(T2)을 형성한다.
이 때 제2 트렌치 홀(T2)의 하단부는 곡면의 형상을 가질 수 있다. 달리 설명하면, 반도체 패턴의 단면에 있어서 비아 홀(V)의 탑 코너(via top corner)와 제1 트렌치 홀(T1)의 바텀 코너(trench bottom corner)사이의 연결 선이 곡선일 수 있다. 제2 트렌치 홀(T2)의 하단부가 완만한 곡면의 형상을 가질 경우, 후속되는 도전성 물질의 증착 공정에서의 효율성이 높아진다.
제2 트렌치 홀(T2)을 형성한 후에 비아 홀(V) 및 제2 절연층(7) 위에 남아 있는 잔여 하드마스크 층(20)을 제거한다. 비아 홀(V)에 남아 있는 잔여 하드마스크 층(20)을 제거함에 따라 비아 홀(V) 하단부에 노출되는 식각 정지막(미도시)을 제거할 수 있다.
상기와 같이 잔여 하드마스크 층(20)을 제거한 후, 비아 홀(V) 및 제2 트렌치 홀(T2)을 도전성 물질로 매립하여 상부 배선을 형성한다. 상기 도전성 물질은 구리(Cu)일 수 있다. 상기 매립은 증착(deposition) 방식으로 행해질 수 있다.
본 발명의 다른 구현예에 따르면, 상기 듀얼 다마신 구조 형성 방법으로 형성된 복수의 패턴을 포함하는 반도체 소자 디바이스를 제공한다.
이상에서 본 발명의 구현예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
1: 기판 3: 제1 절연층
7: 제2 절연층 10, 30: 레지스트 마스크
20: 하드마스크 층 V: 비아 홀
T1: 제1 트렌치 홀 T2: 제2 트렌치 홀

Claims (9)

  1. (a) 기판 위에 제1 절연층 및 제2 절연층을 순차로 형성하는 단계;
    (b) 상기 제2 절연층 위에 비아 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계;
    (c) 상기 제1 절연층의 하단부까지 비아 홀을 형성하는 단계;
    (d) 상기 비아 홀 및 제2 절연층에 위에 스핀-온-코팅 방법으로 하드마스크 층을 형성하는 단계;
    (e) 상기 하드마스크 층 위에 트렌치 홀 형성용의 패턴을 갖는 레지스트 마스크를 형성하는 단계;
    (f) 상기 레지스트 마스크를 통하여 제2 절연층의 하단부까지 제1 트렌치 홀을 형성하는 단계;
    (g) 상기 비아 홀 및 제2 절연층에 위에 형성된 하드마스크 층의 일부를 각각 제거하는 단계;
    (h) 상기 비아 홀의 탑 코너(via top corner)와 상기 제1 트렌치 홀의 바텀 코너(trench bottom corner) 사이의 제2 절연층의 일부를 제거하여 제2 트렌치 홀을 형성하는 단계;
    (i) 상기 비아 홀 및 제2 절연층에 위에 형성된 잔여 하드마스크 층을 제거하는 단계; 및
    (j) 상기 비아 홀 및 제2 트렌치 홀을 도전성 물질로 매립하여 상부 배선을 형성하는 단계
    를 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  2. 제1항에서,
    상기 제2 트렌치 홀의 하단부는 곡면의 형상을 갖는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  3. 제1항에서,
    상기 (d)하드마스크 층을 형성하는 단계는 200℃ 내지 500℃에서 열처리하는 과정을 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  4. 제1항에서,
    상기 (e) 레지스트 마스크를 형성하는 단계 전에
    상기 하드마스크 층 위에 실리콘을 함유하는 보조층을 형성하는 단계를 더 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  5. 제1항에서,
    상기 (d)하드마스크 층을 형성하는 단계 전에
    바닥 반사 방지 층(BARC)을 형성하는 단계를 더 포함하는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  6. 제1항에서,
    상기 (d)에서 하드마스크 층은 2,000Å 내지 3,800Å의 높이로 형성되는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  7. 제1항에서,
    상기 (f)에서 형성된 제1 트렌치 홀의 깊이는 제1 절연층과 제2 절연층의 깊이의 합 100%에 대하여 40% 내지 80%인 반도체 소자의 듀얼 다마신 구조 형성 방법.
  8. 제1항에서,
    상기 (g)에서 하드마스크 층의 일부를 제거함에 따라, 상기 비아 홀 및 제2 절연층에 위에 남아 있는 하드마스크 층의 높이는 각각 9,500Å 내지 10,000Å 및 500Å 내지 1,000Å가 되는 반도체 소자의 듀얼 다마신 구조 형성 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 듀얼 다마신 구조 형성 방법으로 형성된 복수의 패턴을 포함하는 반도체 소자 디바이스.
KR1020120153753A 2012-12-26 2012-12-26 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 KR20140083696A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120153753A KR20140083696A (ko) 2012-12-26 2012-12-26 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
CN201310516715.8A CN103904024B (zh) 2012-12-26 2013-10-28 形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件
TW102139526A TWI512895B (zh) 2012-12-26 2013-10-31 形成半導體裝置的雙鑲嵌結構的方法以及由其製造的半導體裝置
US14/072,881 US8900997B2 (en) 2012-12-26 2013-11-06 Method for forming a dual damascene structure of a semiconductor device, and a semiconductor device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153753A KR20140083696A (ko) 2012-12-26 2012-12-26 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스

Publications (1)

Publication Number Publication Date
KR20140083696A true KR20140083696A (ko) 2014-07-04

Family

ID=50973741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153753A KR20140083696A (ko) 2012-12-26 2012-12-26 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스

Country Status (4)

Country Link
US (1) US8900997B2 (ko)
KR (1) KR20140083696A (ko)
CN (1) CN103904024B (ko)
TW (1) TWI512895B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711082B (zh) * 2015-07-28 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107170708A (zh) * 2017-05-08 2017-09-15 上海华力微电子有限公司 利于填充的通孔制作方法
TWI833228B (zh) * 2022-03-31 2024-02-21 南亞科技股份有限公司 半導體元件的製備方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319815B1 (en) * 1998-10-21 2001-11-20 Tokyo Ohka Kogyo Co., Ltd. Electric wiring forming method with use of embedding material
US6218317B1 (en) 1999-04-19 2001-04-17 National Semiconductor Corp. Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration
JP2001230317A (ja) * 2000-02-15 2001-08-24 Nec Corp 多層配線構造の形成方法及び半導体装置の多層配線構造
TW454301B (en) * 2000-03-21 2001-09-11 Winbond Electronics Corp Manufacturing method of dual metal damascene structure
US6426298B1 (en) * 2000-08-11 2002-07-30 United Microelectronics Corp. Method of patterning a dual damascene
KR100696760B1 (ko) * 2000-12-29 2007-03-19 주식회사 하이닉스반도체 반도체소자의 제조방법
US6603204B2 (en) 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6537908B2 (en) 2001-02-28 2003-03-25 International Business Machines Corporation Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
US6710450B2 (en) 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6677680B2 (en) 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US20030170978A1 (en) 2002-03-05 2003-09-11 Shyh-Dar Lee Method of fabricating a dual damascene structure on a semiconductor substrate
JP3914493B2 (ja) * 2002-11-27 2007-05-16 東京応化工業株式会社 多層レジストプロセス用下層膜形成材料およびこれを用いた配線形成方法
KR100909177B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
KR100541012B1 (ko) * 2003-08-23 2006-01-11 동부아남반도체 주식회사 반도체 소자 제조 방법
JP5186086B2 (ja) * 2005-04-11 2013-04-17 アイメック デュアル・ダマシン・パターニング・アプローチ
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
KR20080076235A (ko) 2007-02-15 2008-08-20 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
CN101587855B (zh) * 2008-05-20 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种过孔和金属沟槽的制作方法
US8298935B2 (en) 2010-11-22 2012-10-30 United Microelectronics Corp. Dual damascene process
CN102800626A (zh) * 2012-08-16 2012-11-28 上海华力微电子有限公司 双大马士革结构介电质膜刻蚀成型工艺的方法

Also Published As

Publication number Publication date
TW201428890A (zh) 2014-07-16
US8900997B2 (en) 2014-12-02
CN103904024B (zh) 2016-09-07
US20140175669A1 (en) 2014-06-26
TWI512895B (zh) 2015-12-11
CN103904024A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
JP3829162B2 (ja) 半導体素子の導電配線形成方法
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US9245792B2 (en) Method for forming interconnect structures
WO2002003454A2 (en) Method for etching dual damascene structures in organosilicate glass
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US6774031B2 (en) Method of forming dual-damascene structure
CN106952863B (zh) 半导体器件的形成方法
KR20140083696A (ko) 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
KR100576463B1 (ko) 반도체소자의 콘택 형성방법
KR101009338B1 (ko) 반도체 장치 제조방법
KR20090037103A (ko) 반도체 소자의 제조방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100445060B1 (ko) 반도체장치의금속배선형성방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
CN104752317B (zh) 一种半导体器件的制造方法
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101152261B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
TW202141694A (zh) 半導體結構與其製作方法
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100575547B1 (ko) 반도체 제조 방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision