KR101152261B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR101152261B1
KR101152261B1 KR1020040001748A KR20040001748A KR101152261B1 KR 101152261 B1 KR101152261 B1 KR 101152261B1 KR 1020040001748 A KR1020040001748 A KR 1020040001748A KR 20040001748 A KR20040001748 A KR 20040001748A KR 101152261 B1 KR101152261 B1 KR 101152261B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
etch stop
trench
pattern
Prior art date
Application number
KR1020040001748A
Other languages
English (en)
Other versions
KR20050073376A (ko
Inventor
이준현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040001748A priority Critical patent/KR101152261B1/ko
Publication of KR20050073376A publication Critical patent/KR20050073376A/ko
Application granted granted Critical
Publication of KR101152261B1 publication Critical patent/KR101152261B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/015—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone
    • A61L9/04—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone using substances evaporated in the air without heating
    • A61L9/12—Apparatus, e.g. holders, therefor
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/015—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone
    • A61L9/04—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone using substances evaporated in the air without heating
    • A61L9/12—Apparatus, e.g. holders, therefor
    • A61L9/127—Apparatus, e.g. holders, therefor comprising a wick
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2209/00—Aspects relating to disinfection, sterilisation or deodorisation of air
    • A61L2209/20—Method-related aspects
    • A61L2209/22—Treatment by sorption, e.g. absorption, adsorption, chemisorption, scrubbing, wet cleaning

Landscapes

  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 비아홀 영역 사이의 트렌치 영역에만 먼저 목표 트렌치 패턴보다 좁은 폭으로 임시 트렌치를 형성하고 임시 트렌치를 포토레지스트로 매립한 후, 다시 절연막 상에 목표 폭의 트렌치 패턴이 정의된 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트와 포토레지스트 패턴 사이에 노출된 절연막을 식각하여 비아홀을 형성한 후, 포토레지스트 패턴과 포토레지스트를 제거하여 트렌치를 형성하는 방식으로 듀얼 다마신 패턴을 형성한다.
이로써, 본 발명은 비아홀 입구에 펜스가 형성되는 것을 방지하면서 절연막이 잔류하여 비아홀이 형성되지 않는 문제점을 해결하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
듀얼 다마신 패턴, 펜스

Description

반도체 소자의 듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern in a semiconductor device}
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 하부 층간 절연막
103 : 하부 금속 배선 104 : 확산 방지막
105 : 제1 절연막 106 : 식각 정지막
107 : 제2 절연막 108 : 포토레지스트 패턴
109 : 트렌치 110 : 식각 방지막
111 : 포토레지스트 패턴 112a : 비아홀
112b : 트렌치 112 : 듀얼 다마신 패턴
113a : 비아 플러그 113b : 상부 금속 배선
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 비아홀의 입구에 펜스(Fence)가 형성되는 것을 방지할 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것이다.
반도체 제조 기술의 최대 목표는 반도체 소자의 고집적화와 고성능화에 있다. 고집적화와 고성능화를 실현하기 위한 가장 큰 관심사는 구리배선 공정이다. 그러나, 구리배선은 일반적인 식각물질로는 식각이 거의 되지 않는 문제점으로 인하여, 층간절연막을 먼저 식각한 후 구리를 매립하고 평탄화를 시키는 상감법이 이용되고 있다.
이러한 상감법에는 여러 가지 방법으로 실시될 수 있으나, 이러한 방법들은 노광장비의 적층능력(Overlay)에 매우 문제가 많다. 특히, 0.13um 이하의 고성능 반도체 소자의 금속배선 공정에서 적층능력의 한계, 트렌치 건식 식각 후 비아 마스크 패터닝 시 트렌치의 가장자리 부분에서 난반사가 발생하는 문제점으로 인하여 비아 마스크의 형성이 매우 어려워지는 등 무수히 많은 문제점이 발생된다. 또한, 층간 절연막으로 유전상수가 낮은 막, 예를 들면, Low-k 절연막을 사용하면서 식각 정지막(Etch stopping layer) 등의 사용 제약에 의해 여러 가지 문제점이 발생될 수 있다.
이러한 문제점을 해결하기 위하여 비아홀을 먼저 형성한 후 트렌치를 형성하는 방법을 사용하고 있지만, 비아홀을 먼저 형성하는 경우 비아홀을 형성하고 식각 공정으로 트렌치를 형성하면 트렌치를 형성하기 위한 식각 공정 시 비아홀에 채워져 있던 반사 방지막으로 인하여 스페이서가 형성되는 것처럼 펜스(fence)가 비아홀의 입구 가장자리에 잔류된다. 이러한 펜스는 쉽게 제거되지 않고, 금속 배선 형성 시 금속 시드층 형성 공정이나 전기 도금 공정에 불안전성 요인을 발생시켜 금속 배선의 전기적 특성을 저하시킨다.
이러한 펜스는 O2 가스를 이용하여 제거할 수 있지만, 트렌치 포토레지스트 패턴의 측벽까지 손상되기 때문에 트렌치의 상부 모서리도 손상될 수 있다. 이로 인해, 인접한 트렌치와 연결되어 금속 배선간의 브릿지가 발생되어 불량이 발생될 수도 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 듀얼 다마신 패턴 형성 방법은 비아홀 영역 사이의 트렌치 영역에만 먼저 목표 트렌치 패턴보다 좁은 폭으로 임시 트렌치를 형성하고 임시 트렌치를 포토레지스트로 매립한 후, 다시 절연막 상에 목표 폭의 트렌치 패턴이 정의된 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트와 포토레지스트 패턴 사이에 노출된 절연막을 식각하여 비아홀을 형성한 후, 포토레지스트 패턴과 포토레지스트를 제거하여 트렌치를 형성하는 방식으로 듀얼 다마신 패턴을 형성한다.
이로써, 본 발명은 비아홀 입구에 펜스가 형성되는 것을 방지하면서 절연막 이 잔류하여 비아홀이 형성되지 않는 문제점을 해결하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법은 다수의 하부 금속 배선이 형성된 반도체 기판 상에 제1 절연막, 식각 정지막 및 제2 절연막을 순차적으로 형성하는 단계, 상기 제2 절연막 상에 상기 하부 금속 배선 사이의 상기 제2 절연막이 노출되도록 제1 포토레지스트 패턴을 형성하는 단계, 상기 하부 금속 배선 사이의 상기 식각 정지막이 노출되도록 상기 제2 절연막을 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내부에 식각 방지막을 형성하는 단계, 상기 식각 방지막과 제2 절연막의 일부분이 노출되도록 상기 제2 절연막 상에 제2 포토레지스트 패턴을 형성하는 단계, 상기 다수의 하부 금속 배선이 노출되도록 상기 제2 포토레지스트 패턴이 형성되지 않은 상기 제2 절연막, 식각정지막 및 제1 절연막을 순차적으로 식각하여 상기 식각 방지막을 사이에 두고 비아홀을 형성하는 단계, 상기 제2 포토레지스트 패턴과 상기 식각 방지막을 제거하여 트렌치를 형성하는 단계, 상기 제1 절연막 상의 상기 노출된 식각정지막을 제거하는 단계 및 상기 비아홀을 매립하여 상기 하부 금속 배선과 전기적으로 연결되는 상부 금속 배선을 형성하는 단계를 포함한다.
상기 식각 방지막은 포토레지스트 또는 반사 방지막이며, 상기 제1 절연막 및 제2 절연막은 Low-k 절연막 또는 산화물이고, 상기 Low-k 절연막은 BCB, Coral 및 Silk 중에 선택되는 어느 하나로 형성된다.
상기 제1 절연막 및 제2 절연막이 Low-k 절연막인 경우, C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 사용하며, 상기 제1 절연막 또는 제2 절연막이 산화물인 경우, CHF3/CF4/Ar를 기본으로 활성화된 플라즈마를 사용한다.
상기 제1 절연막 또는 상기 제2 절연막이 Low-k 절연막인 경우, C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 사용한다.
상기 식각 방지막을 형성하는 단계와 상기 제2 포토레지스트 패턴을 형성하는 단계 사이에 상기 기판을 열처리하는 단계를 포함한다.
상기 열처리는 200℃에서 베이크(bake) 처리한다.
삭제
삭제
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(101)이 제공된다. 예를 들면, 반도체 기판(101)에는 트랜지스터나 메모리 셀(도시되지 않음)이 형성될 수 있다. 이어서, 반도체 기판(101) 상에 하부 층간 절연막(102)을 형성한 후, 듀얼 다마신 공정으로 하부 층간 절연막(102)에 콘택홀과 트렌치로 이루어진 듀얼 다마신 패턴(도시되지 않음)을 형성하고, 듀얼 다마신 패턴을 전도성 물질로 매립하여 하부 금속 배선(103)을 형성한다. 이때, 하부 금속 배선(103)은 구리로 형성될 수 있다. 한편, 하부 금속 배선(103)의 금속 성분이 하부 층간 절연막(102)으로 확산되는 것을 방지하기 위하여 하부 금속 배선(103)과 하부 층간 절연막(102)에 장벽 금속층(도시되지 않음)을 형성할 수도 있다.
이어서, 전체 상부에 확산 방지막(Diffusion barrier layer; 104), 제1 절연막(105), 식각 정지막(106) 및 제2 절연막(107)을 순차적으로 형성한다. 이때, 확산 방지막(104)은 SiC, SiN(Si3N4), SiOC, SiOCH 또는 SiON와 같이 C/F 비율 조정으로 제1 절연막(105)과의 식각 선택비를 조절할 수 있는 물질로 형성하는 것이 바람직하며, 300Å 내지 1000Å의 두께로 형성할 수 있다. 한편, 제1 및 제2 절연막(105 및 107)은 BCB, Coral 또는 Silk 등으로 형성할 수 있으며, 식각 정지막(106)은 SiC, SiN 또는 SiON으로 형성할 수 있다.
이후, 제2 절연막(107) 상부에는 트렌치 영역 중에서 비아홀 영역 사이의 트렌치 영역이 정의된 포토레지스트 패턴(108)을 형성한다.
한편, 포토레지스트 패턴(108)을 형성하기 전에, SiN 또는 SiC로 이루어진 하드 마스크(도시되지 않음)를 형성할 수도 있다.
도 1b를 참조하면, 식각 공정으로 제2 절연막(107)을 식각하여 트렌치(109)를 형성한다. 이때 형성되는 트렌치(109)는 트렌치 영역 중에서 비아홀 사이의 트렌치 영역에만 형성된 트렌치(109)로써, 목표 트렌치의 폭보다 좁은 폭으로 형성된다.
트렌치(109)를 형성하기 위한 식각 공정은 제2 절연막(107)이 산화물인 경우 CHF3/CF4/Ar등의 활성화된 플라즈마 이용하여 건식 식각 방식으로 진행한다. 여기에 O2, N2등을 포함될 수 있으며, C4F8 또는 CxFy/Ar를 주식각제로 사용할 수도 있다. 제2 절연막(107)이 유전상수 값이 낮은 물질인 경우에는 C4F8/N2/Ar를 기본으로 하여 활성화된 플라즈마를 이용해 건식 식각 방식으로 진행한다. 여기에 산소 또는 수소 가스 등이 포함될 수 있다. 한편, 식각 공정 시 제1 절연막(105)은 식각 정지막(106)에 의해 식각되지 않는다. 이는 제2 절연막(107)과 식각 정지막(106)간의 식각 선택비가 5:1이상이 되기 때문이다.
이후, 포토레지스트 패턴(도 1a의 108)을 제거한다.
도 1c를 참조하면, 다마신 패턴(109) 내부에 식각 방지막(110)을 형성한다. 좀 더 구체적으로 설명하면 다음과 같다.
먼저, 트렌치(109)가 매립되도록 포토레지스트를 코팅하거나 BARC(Bottom Anti- Reflect Coating)을 진행한다. 이후, 화학적 기계적 연마(Chemical Mechanical Polishing : CMP)공정을 진행하여 제2 절연막(107) 상부에 존재하고 있는 감광 물질을 제거하고 트렌치(109) 내부에만 잔류시킨다. 이로써, 트렌치(109) 내부에는 포토레지스트(또는, 반사 방지막)이 형성된다. 한편, 화학적 기계적 연마 공정이 아니더라도 제2 절연막(107) 상부의 감광 물질등을 제거하여 트렌치(109) 내부에만 감광 물질이 존재하도록 할 수가 있다. 예를 들면, 포토레지스트(Photo Resist) 에치백(Etchback)을 실시하면 화학적 기계적 연마 공정을 실시한 것과 비슷한 효과를 얻을 수 있다.
이로써, 트렌치(109) 내부에 포토레지스트 또는 반사 방지막으로 이루어진 식각 방지막(110)이 형성된다.
트렌치(109) 내부를 식각 방지막(110)으로 매립한 후에는, 후속 공정에서 현상 용액에 의해 제거되지 않도록 저온(약200℃)에서 베이크(Bake) 처리를 실시한다.
도 1d를 참조하면, 제2 절연막(107) 상부에 목표 트렌치 패턴이 정의된 포토레지스트 패턴(111)을 형성한다. 포토레지스트 패턴(111)을 통해 하부의 식각 방지막(110)과 제2 절연막(107)의 일부가 노출된다. 이때, 제2 절연막(107)이 노출되는 영역이 비아홀이 형성될 영역이다.
도 1e를 참조하면, 식각 방지막(110)과 포토레지스트 패턴(111)이 형성되지 않은 비아홀이 형성될 영역의 제2 절연막(107), 식각 정지막(106) 및 제1 절연막(105)을 순차적으로 식각하여 비아홀(112a)을 형성한다. 이때, 비아홀(112a)을 형성하기 위한 식각 공정은 확산 방지막(104)에서 중지된다. 이는 제1 절연막(105)과 확산 방지막(104)간의 식각 선택비가 5:1이상이 되기 때문이다.
상기에서, 비아홀(112a)을 형성하기 위한 식각 공정은 다음과 같이 공통적인 식각제로 진행할 수 있다. 즉, 제1 절연막(105)이나 제2 절연막(107)이 일반적인 산화물인 경우, CHF3/CF4/Ar등의 활성화된 플라즈마를 이용하여 식각 공정을 실시한다. 여기에 O2, N2 등이 포함될 수 있으며, 주 식각제로 C4F8 또는 CxFy/Ar를 사용할 수도 있다. 이때, CxFy에서 x, y는 자연수일 수 있다. 또한, 제1 절연막(105)이나 제2 절연막(107)이 유전상수가 낮은 절연물, 예를 들면, Low-k 절연막인 경우에는 C4F8/N2/Ar를 기초로 활성화된 플라즈마로 건식 식각 공정을 실시한다. 여기에 산소 또는 수소 등이 포함될 수 있다.
도 1f를 참조하면, 포토레지스트 패턴(도 1e의 111)과 식각 방지막(도 1e의 110)을 제거한다. 이때, 식각 방지막(도 1e의 110)이 제거되면서 목표 패턴의 트렌치(112b)가 형성된다. 한편, 식각 방지막(도 1e의 110)을 제거하는 과정에서 제1 절연막(105) 상에 형성된 식각 정지막(106)에 의해 제1 절연막(105)은 식각되지 않는다.
이로써, 비아홀(112a)과 트렌치(112b)로 이루어진 듀얼 다마신 패턴(112)이 형성된다.
도 1g를 참조하면, 제1 절연막(105) 상부에 형성되며 트렌치(112b) 영역에서 노출된 식각 정지막(106)을 제거한다. 그리고, 비아홀(112a) 저면에 노출된 확산 방지막(104)도 제거한다. 이때, 식각 정지막(106)과 확산 방지막(104)을 동시에 제거하고자 할 경우, 도 1a에서 식각 정지막(106)과 확산 방지막(104)을 동일한 물질로 형성한다.
도 1h를 참조하면, 통상의 공정으로 비아홀(112a)에는 비아 플러그(113a)를 형성하고, 트렌치(112b)에는 상부 금속 배선(113b)을 형성한다.
상기에서 서술한 방법으로 듀얼 다마신 패턴을 형성함으로써, 본 발명은 비아홀 입구에 펜스가 형성되는 것을 방지하면서 절연막이 잔류하여 비아홀이 형성되지 않는 문제점을 해결하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (10)

  1. 다수의 하부 금속 배선이 형성된 반도체 기판 상에 제1 절연막, 식각 정지막 및 제2 절연막을 순차적으로 형성하는 단계;
    상기 제2 절연막 상에 상기 하부 금속 배선 사이의 상기 제2 절연막이 노출되도록 제1 포토레지스트 패턴을 형성하는 단계;
    상기 하부 금속 배선 사이의 상기 식각 정지막이 노출되도록 상기 제2 절연막을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내부에 식각 방지막을 형성하는 단계;
    상기 식각 방지막과 제2 절연막의 일부분이 노출되도록 상기 제2 절연막 상에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 다수의 하부 금속 배선이 노출되도록 상기 제2 포토레지스트 패턴이 형성되지 않은 상기 제2 절연막, 식각정지막 및 제1 절연막을 순차적으로 식각하여 상기 식각 방지막을 사이에 두고 비아홀을 형성하는 단계;
    상기 제2 포토레지스트 패턴과 상기 식각 방지막을 제거하여 트렌치를 형성하는 단계;
    상기 제1 절연막 상의 상기 노출된 식각정지막을 제거하는 단계; 및
    상기 비아홀을 매립하여 상기 하부 금속 배선과 전기적으로 연결되는 상부 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는
    반도체 소자의 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 방지막은 포토레지스트 또는 반사 방지막인 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1 절연막 및 제2 절연막은 Low-k 절연막 또는 산화물인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 Low-k 절연막은 BCB, Coral 및 Silk 중에 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  5. 제 3 항에 있어서,
    상기 제1 절연막 및 제2 절연막이 Low-k 절연막인 경우, C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  6. 제 3 항에 있어서,
    상기 제1 절연막 또는 제2 절연막이 산화물인 경우, CHF3/CF4/Ar를 기본으로 활성화된 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  7. 제 3 항에 있어서,
    상기 제1 절연막 또는 상기 제2 절연막이 Low-k 절연막인 경우, C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 식각 방지막을 형성하는 단계와 상기 제2 포토레지스트 패턴을 형성하는 단계 사이에 상기 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  10. 제 9 항에 있어서,
    상기 열처리는 200℃에서 베이크(bake) 처리하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
KR1020040001748A 2004-01-09 2004-01-09 반도체 소자의 듀얼 다마신 패턴 형성 방법 KR101152261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040001748A KR101152261B1 (ko) 2004-01-09 2004-01-09 반도체 소자의 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001748A KR101152261B1 (ko) 2004-01-09 2004-01-09 반도체 소자의 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050073376A KR20050073376A (ko) 2005-07-13
KR101152261B1 true KR101152261B1 (ko) 2012-06-08

Family

ID=37262494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001748A KR101152261B1 (ko) 2004-01-09 2004-01-09 반도체 소자의 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101152261B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363696B1 (ko) 1999-12-29 2002-12-05 주식회사 하이닉스반도체 반도체장치의 다층 금속배선 형성방법
KR100412195B1 (ko) 2001-12-29 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363696B1 (ko) 1999-12-29 2002-12-05 주식회사 하이닉스반도체 반도체장치의 다층 금속배선 형성방법
KR100412195B1 (ko) 2001-12-29 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
KR20050073376A (ko) 2005-07-13

Similar Documents

Publication Publication Date Title
KR101046862B1 (ko) 낮은 ｋ 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 ｂａｒｃ 식각 프로세스
KR100433091B1 (ko) 반도체소자의 도전배선 형성방법
EP3288066A1 (en) Semiconductor structure and fabrication method thereof
US7253112B2 (en) Dual damascene process
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101152261B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20140083696A (ko) 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
JP2004006708A (ja) 半導体装置の製造方法
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100900680B1 (ko) 반도체 소자의 제조 방법
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR101077021B1 (ko) 반도체 소자의 금속배선 형성방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100875028B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100481889B1 (ko) 반도체 소자의 제조방법
KR100599972B1 (ko) 반도체 소자의 형성 방법
KR20050024853A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR20050068585A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee