TWI833228B

TWI833228B - 半導體元件的製備方法

Info

Publication number: TWI833228B
Application number: TW111119904A
Authority: TW
Inventors: 潘威禎
Original assignee: 南亞科技股份有限公司
Priority date: 2022-03-31
Filing date: 2022-05-27
Publication date: 2024-02-21
Also published as: TW202341292A; TW202341299A

Abstract

本申請揭露一種半導體元件的製備方法，包括提供一基底；在該基底上形成一介電質層；以一第一遮罩層做為遮罩在該介電質層中形成一通孔開口；形成一不合格硬遮罩層以填充該通孔開口；在該不合格硬遮罩層上形成一第二遮罩層；去除該第二遮罩層與該不合格硬遮罩層；形成一底層填充層以填充該通孔開口；在該底層填充層上形成一頂部硬遮罩層；在該頂部硬遮罩層上形成一第三遮罩層；以該第三遮罩層做為遮罩對該頂部硬遮罩層定圖形(patterning)；以該頂部硬遮罩層做為遮罩在該介電質層中形成一溝渠開口；以及在該通孔開口中形成一通孔並在該溝渠開口中形成一溝渠。

Description

半導體元件的製備方法

本申請案主張美國第17/709,569及17/709,821號專利申請案之優先權（即優先權日為「2022年3月31日」），其內容以全文引用之方式併入本文中。

本揭露關於一種半導體元件的製備方法。

半導體元件用於各種電子應用，如個人電腦、行動電話、數位相機以及其他電子裝置。半導體元件的尺寸正在不斷縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的過程中出現各種問題，而且這種問題在不斷增加。因此，在實現提高品質、產量、性能與可靠性以及降低複雜性方面仍然存在挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一介電質層；以該第一遮罩層做為遮罩在該介電質層中形成一通孔開口；形成一不合格硬遮罩層以填充該通孔口；在該不合格硬遮罩層上形成一第二遮罩層；去除該第二遮罩層與該不合格硬遮罩層。形成一底層填充層以填充該通孔開口；在該底層填充層上形成一頂部硬遮罩層；在該頂部硬遮罩層上形成一第三遮罩層；以該第三遮罩層做為遮罩對該頂部硬遮罩層定圖形(patterning)；以該頂部硬遮罩層做為遮罩在該介電質層中形成一溝渠開口；以及在該通孔開口中形成一通孔並在該溝渠開口中形成一溝渠。

本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一介電質層；以一第一遮罩層做為遮罩在該介電質層中形成一通孔開口；形成一不合格硬遮罩層以填充該通孔開口；在該不合格硬遮罩層上形成一第二遮罩層；去除該第二遮罩層；執行一重塗製程，將該不合格硬遮罩層變成一底部填充層；在該底部填充層上形成一頂部硬遮罩層；在該頂部硬遮罩層上形成一第三遮罩層；以該第三遮罩層做為遮罩對該頂部硬遮罩層定圖形(patterning)；以該頂部硬遮罩層做為遮罩在該介電質層中形成一溝渠開口；以及在該通孔開口中形成一通孔並在該溝渠開口中形成一溝渠。

本揭露的另一個方面提供一種半導體元件之重工方法，該不合格硬遮罩層設置於，該重工方法包括：從一介電質層中的一通孔開口上去除一不合格硬遮罩層；形成一底層填充層以填充該通孔開口；在該底層填充層上形成一頂部硬遮罩層；以及在該頂部硬遮罩層上形成一遮罩層。

本揭露的另一個方面提供一種半導體元件之重工方法。該重工方法包括：執行一重塗製程，將一介電質層中的一通孔開口上的一不合格硬遮罩層變成一底部填充層；在該底部填充層上形成一頂部硬遮罩層；以及在該頂部硬遮罩層上形成一遮罩層。

由於本揭露的半導體元件製備方法的設計，藉由採用底層填充層或底部填充層，可以減輕或避免通孔開口的擴大及/或對通孔開口輪廓的破壞。因此，半導體元件的產量及/或可靠性可以得到改善。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主題的不同特徵。為了簡化本揭露內容，下面描述元件與安排的具體例子。當然，這些只是例子，並不意味著是限制性的。例如，在接下來的描述中，第一特徵形成在第二特徵上可以包括第一與第二特徵直接接觸形成的實施例，也可以包括第一與第二特徵之間可以形成附加特徵的實施例，因此使第一與第二特徵可以不直接接觸。此外，本揭露內容可能會在各實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。

此外，空間相對用語，如”下"、"下面"、"下方"、"上"、"上面”等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。

應該理解的是，當一個元素或層被稱為”連接到”或”耦合到”另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。

應該理解的是，儘管這裡以用語第一、第二等來描述各種元素，但這些元素不應受到這些用語的限制。除非另有說明，這些用語僅用於區分一個元素與另一個元素。因此，例如，下面討論的第一元素、第一元件或第一部分可以稱為第二元素、第二元件或第二部分，而不偏離本揭露內容的教導。

除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如”相同"、"相等"、"平面”或”共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製造過程而發生的可接受的變化範圍內，包括幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語”實質上”在這裡可以用來反映此含義。例如，被描述為”實質上相同"、"實質上相等”或”實質上平面”的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如由於製造過程而可能發生的變化。

在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，光電元件、發光顯示元件、半導體電路與電子元件都包括在半導體元件的範疇內。

應該指出的是，在本揭露的描述中，上(或上方)對應於方向Z的箭頭方向，下(或下方)對應於方向Z的箭頭的相反方向。

應該注意的是，用語”形成"、"被形成”與”以形成”可以是指並包括創建、構建、定圖案、植入或沉積元素、摻雜劑或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、微影、乾蝕刻與濕蝕刻。

應該注意的是，在本揭露內容的描述中，這裡指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個數字事實上可能實質上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。

圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2至圖12是截面圖，例示本揭露一個實施例之半導體元件1A的製備流程。

參照圖1至圖3，在步驟S11，可以提供基底101，可以在基底101上形成蝕刻停止層103，可以在蝕刻停止層103上形成介電質層105，並且可以形成通孔開口VO以曝露蝕刻停止層103。

參照圖2，基底101可以包括完全由至少一種半導體材料組成的塊狀(bulk)半導體基底、複數個元件單元(為清晰起見未顯示)、複數個介電質層(為清晰起見未顯示)以及複數個導電特徵(為清晰起見未顯示)。塊狀半導體基底的製作技術可包含，例如，元素(elementary)半導體，如矽或鍺；化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合。

在一些實施例中，基底101可以包括絕緣體上的半導體結構，該結構從下到上包括處理基底、絕緣體層以及最上面的半導體材料層。處理基底與最上面的半導體材料層的製作技術可以包含與上述塊狀半導體基底相同的材料。絕緣體層可以是結晶或非結晶的介電質材料，如氧化物及/或氮化物。例如，絕緣體層可以是一種介電質氧化物，如氧化矽。又例如，絕緣體層可以是介電氮化物，如氮化矽或氮化硼。再例如，絕緣體層可以包括介電質氧化物與介電質氮化物的堆疊，如按任何順序，氧化矽與氮化矽或氮化硼的堆疊。絕緣體層的厚度可以在10奈米與200奈米之間。

應該注意的是，用語”約”修改所採用的成分、組成或反應物的數量是指可能發生的數字數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理程序。此外，測量程序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語”約”是指報告數值的10%以內。在另一個方面，用語”約”是指報告數值的5%以內。然而，在另一個方面，用語”約”是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。

參照圖2，複數個元件單元可以形成在塊狀半導體基底或最上面的半導體材料層上。複數個元件單元的一些部分可以形成在塊狀半導體基底或最上面的半導體材料層中。複數個元件單元可以是電晶體，如互補金屬氧化物半導體電晶體、金屬氧化物半導體場效應電晶體、鰭狀場效應電晶體等，或其組合。

參照圖2，複數個介電質層可以形成在塊狀半導體基底或最上面的半導體材料層上，並覆蓋複數個元件單元。在一些實施例中，複數個介電質層的製作技術可以包含，例如，氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k(介電常數)介電質材料等，或其組合。低k介電質材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中，低k介電質材料的介電常數可以小於2.0。複數個介電質層的製作技術可以包含沉積製程，如化學氣相沉積、電漿增強化學氣相沉積或類似製程。沉積製製程之後可以執行執行平坦化製程，以去除多餘的材料，並為後續的製程步驟提供一個實質上平整的表面。

參照圖2，複數個導電特徵可以包括互連層與導電通孔。互連層可以相互分離，並可以沿Z方向水平設置於複數個介電質層中。導電通孔可以沿Z方向連接相鄰的互連層，以及相鄰的元件單元與互連層。在一些實施例中，導電通孔可改善散熱，並可提供結構支撐。在一些實施例中，複數個導電特徵的製作技術可包含，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。在形成複數個介電質層的製程期間，可以形成複數個導電特徵。

在一些實施例中，複數個元件單元與複數個導電特徵可以共同配置基底101中的功能單元。在本揭露內容的描述中，功能單元一般是指與功能相關的電路，它已被劃分為一個獨立的單元。在一些實施例中，功能單元通常可以是高度複雜的電路，如處理器核心、記憶體控制器或加速器單元。在其他一些實施例中，功能單元的複雜性與功能可以更複雜或更不複雜。

參照圖2，蝕刻停止層103可以形成在基底101上。蝕刻停止層103的製作技術可以包含優選地由具有與基底101的最上層(例如，介電質層)不同的蝕刻選擇性的介電質材料。例如，蝕刻停止層103的製作技術可包含碳化矽、氧碳化矽或類似材料，並可藉由化學氣相沉積或電漿增強化學氣相沉積來沉積。在本實施例中，蝕刻停止層103的製作技術包含氮化矽。在一些實施例中，蝕刻停止層103的厚度T1可以在約30奈米至約40奈米之間，或約35奈米。

參照圖2，介電質層105可以形成在蝕刻停止層103上，並且製作技術可以包含，例如，二氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、自旋式低k介電質層、化學氣相沉積低k介電質層或其組合。在一些實施例中，介電質層105可以包括自平坦化材料，如自旋玻璃或自旋低k介電質材料，如SiLK™。使用自平坦化的介電質材料可以避免執行後續平坦化步驟的需要。在一些實施例中，介電質層105的製作技術可以包含沉積製程，例如，化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或旋塗。在一些實施例中，可以執行平坦化製程，例如化學機械研磨，以便為後續製程步驟提供一個實質上平整的表面。在本實施例中，介電質層105的製作技術包含二氧化矽。

參照圖2，在介電質層105上可以形成第一遮罩層401。第一遮罩層401可以是，例如，光阻層。第一遮罩層401可以經定圖形(pattern)以定義通孔開口VO的位置。

參照圖3，可以執行通孔蝕刻製程，以去除介電質層105的一部分並同時形成通孔開口VO。通孔蝕刻製程中介電質層105的蝕刻速率可以比通孔蝕刻製程中蝕刻停止層103的蝕刻速率快。例如，在通孔蝕刻製程中，介電質層105與蝕刻停止層103的蝕刻速率比可在約100:1至約1.05:1之間。又例如，在通孔蝕刻製程中，介電質層105與蝕刻停止層103的蝕刻速率比可以在約100:1至約10:1之間。蝕刻停止層103的一部分可以透過介電質層105曝露。

參照圖1與圖4，在步驟S13，可以形成不合格硬遮罩層501以填充通孔開口VO，並且可以在不合格硬遮罩層501上形成第二遮罩層403。

參照圖4，不合格硬遮罩層501可以藉由製作技術包含，例如，旋塗或其他適合的製程以填充通孔開口VO。在一些實施例中，不合格硬遮罩層501的製作技術可以包含具有稍快蝕刻速率的材料(相對於介電質層105的材料)。在一些實施例中，不合格硬遮罩層501可以是，例如，由Rohm and Haas Electronic Materials(Phoenix, Ariz.)商業提供的AR 40抗反射劑。在一些實施例中，不合格硬遮罩層501從介電質層105的頂部表面測量的厚度T2可以在約30奈米至約50奈米之間。在一些實施例中，不合格硬遮罩層501的製作技術可以包含，例如，氮化矽、氮氧化矽(silicon oxynitride)或氧化氮化矽(silicon nitride oxide)。

應該注意的是，不合格硬遮罩層501是，例如，尺寸不合規格的不合格硬遮罩層501、產生圖案偏差的不合格硬遮罩層501、或者包括缺陷的不合格硬遮罩層501，如圖4中所示的通孔開口VO正上方的凹槽501R。不合格硬遮罩層501可對所得半導體元件1A的產量與可靠性造成不利影響。因此，不合格硬遮罩層501需要進一步處理以避免或減輕這種影響。

參照圖4，第二遮罩層403可以形成在不合格硬遮罩層501上。在一些實施例中，第二遮罩層403的厚度T3可以在約180奈米至約220奈米之間。第二遮罩層403可以包括溝渠開口TO(如圖9所示)的圖案。

參照圖1、圖5與圖6，在步驟S15，可以去除第二遮罩層403與不合格硬遮罩層501。

參照圖5，第二遮罩層403與不合格硬遮罩層501的去除技術可以包含，例如，灰化製程、蝕刻製程、其他適合的製程或其組合。可以選擇地執行清洗製程，以去除在第二遮罩層403與不合格硬遮罩層501的去除期間形成的任何殘留物。

參照圖1、圖6與圖7，在步驟S17，可以形成底層填充層201以填充通孔開口VO，可以在底層填充層201上形成頂部硬遮罩層205，並且可以在頂部硬遮罩層205上形成第三遮罩層405。

參照圖6，底層填充層201的製作技術可以包含，例如，旋塗、化學氣相沉積或其他適合的沉積製程，以填充通孔開口VO。在一些實施例中，底層填充層201的製作技術可以包含，例如，碳化矽、氧碳化矽或類似材料。在一些實施例中，底層填充層201的製作技術可以包含具有稍快蝕刻速率的材料(相對於介電質層105的材料)。在一些實施例中，底層填充層201可以包含碳與氫。在一些實施例中，底層填充層201可以包含碳、氫與氧。在一些實施例中，底層填充層201可以包含碳、氫與氟。在一些實施例中，底層填充層201可以是一種碳膜。用語”碳膜”在此用於描述質量主要為碳的材料，其結構主要由碳原子定義，或其物理與化學性能由其碳含量主導。用語”碳膜”的意思是排除那些僅僅是包括碳的混合物或化合物的材料，例如介電質材料，如碳摻雜的氮氧化矽、碳摻雜的氧化矽或碳摻雜的多晶矽。

在一些實施例中，從介電質層105的頂部表面測量的底層填充層201的厚度T4可在約180奈米至約220奈米之間。

當低k材料用於介電質層(例如介電質層105)時，難以產生幾乎沒有表面缺陷或特徵變形的特徵。經觀察，低k介電質材料通常是多孔的，在製程期間容易被刮傷與損壞，因此導致在其表面形成缺陷。此外，低k材料通常是脆性的，在習用的研磨製程中可能會變形。限制或減少表面缺陷與變形的一個解決方案是，在對低k材料執行定圖形與蝕刻特徵定義之前，在曝露的低k材料上沉積硬遮罩層。硬遮罩層可以抵擋損壞與變形。在隨後的材料沉積與平坦化或材料去除製程期間，如化學機械研磨技術或蝕刻技術，硬遮罩層也可以保護下面的低k材料，因此減少缺陷的形成與特徵變形。然後，硬遮罩層可以在後續製程之前，藉由後續的平坦化製程去除。

參照圖7，頂部硬遮罩層205可以形成在底層填充層201上。在一些實施例中，頂部硬遮罩層205的厚度T5可在約10奈米至約100奈米之間，或約10奈米至約50奈米之間。在一些實施例中，頂部硬遮罩層205的製作技術可包含，例如，矽、矽鍺、正矽酸四乙酯、氮化矽、氮氧化矽、氧化氮化矽、碳化矽等，或其組合。頂部硬遮罩層205的製作技術可以包含沉積製程，如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等。形成頂部硬遮罩層205的製程溫度可以低於400℃。在一些實施例中，頂部硬遮罩層205的製作技術可以包含，例如，金屬氮化物，如氮化鈦與氮化鉭。

或者，在一些實施例中，頂部硬遮罩層205的製作技術可以包含，例如，氮化硼、氮化矽、氮化磷硼、氮化硼碳矽或類似材料。頂部硬遮罩層205的製作技術可以包含成膜製程與處理製程。詳細地說，在成膜製程中，可在底層填充層201上引入第一前趨物，該前趨物可以是硼基前趨物，以形成硼基層。隨後，在處理製程中，可以引入第二前趨物，可以是氮基前趨物，與硼基層反應，將硼基層變成頂部硬遮罩層205。在一些實施例中，第一前趨物可以是，例如，乙硼烷、環硼氮或環硼氮烷的烷基取代衍生物。在一些實施例中，第二前趨物可以是，例如，氨或肼。

在對第三遮罩層405定圖形期間，頂部硬遮罩層205可以做為抗反射塗層，以提高從光罩(未顯示)到頂部硬遮罩層205的圖像傳輸的品質。

參照圖7，第三遮罩層405可以藉由包含微影製程的製作技術形成在頂部硬遮罩層205上。第三遮罩層405可以包括溝渠開口TO的圖案。在一些實施例中，第三遮罩層405可以是光阻，如市售的光阻OCG895i、Epic™ 2210 ArF光阻或其他適合的光阻。

包括去除第二遮罩層403與不合格硬遮罩層501、形成底層填充層201、形成遮罩頂部硬遮罩層205、以及形成第三遮罩層405(包括對第三遮罩層405定圖形)的程序可稱為不合格硬遮罩層501的重工(Rework)製程，該製程用於避免不合格硬遮罩層501對所產生的半導體元件1A的不利影響。

習用的重工製程可能包括例如通孔開口VO的側壁損壞與通孔開口VO的輪廓損壞等問題。相反，藉由採用底層填充層201，通孔開口VO的側壁損傷與通孔開口VO的輪廓損傷可以減少或避免。因此，所產生的半導體元件1A的產量與可靠性可以得到改善。

參照圖1、圖8與圖9，在步驟S19，可以在介電質層105中形成溝渠開口TO。

參照圖8，可執行硬遮罩蝕刻製程以去除部分的頂部硬遮罩層205，並且第三遮罩層405的圖案可轉移到頂部硬遮罩層205，以沿頂部硬遮罩層205形成硬遮罩開口205O。硬遮罩蝕刻製程的頂部硬遮罩層205的蝕刻速率可以比硬遮罩蝕刻製程的底層填充層201的蝕刻速率快。例如，在硬遮罩蝕刻製程期間，頂部硬遮罩層205與底層填充層201的蝕刻速率比可在約100：1至約1.05：1之間。又例如，在硬遮罩蝕刻製程期間，頂部硬遮罩層205與底層填充層201的蝕刻速率比可在約100:1至約10:1之間。底層填充層201的一部分可以透過硬遮罩開口205O曝露。

參照圖9，可以使用頂部硬遮罩層205及/或第三遮罩層405做為遮罩執行溝渠蝕刻製程，以去除介電質層105與底層填充層201的一部分。在一些實施例中，在溝渠蝕刻製程期間，介電質層105與頂部硬遮罩層205的蝕刻速率比可在約100:1至約1.05:1之間或在約100:1至約10:1之間。在溝渠蝕刻製程期間，底層填充層201與頂部硬遮罩層205的蝕刻速率比可在約100:1至約1.05:1之間，或約100:1至約10:1之間。在溝渠蝕刻製程之後，溝渠開口TO可以形成在介電質層105中。應該注意的是，在當前階段，蝕刻停止層103仍可以由通孔開口VO中剩餘的底層填充層201覆蓋。

在一些實施例中，可以在形成溝渠開口TO之前去除第三遮罩層405。在一些實施例中，可以在用於形成溝渠開口TO的溝渠蝕刻製程之後去除第三遮罩層405。第三遮罩層405的去除可以藉由，例如，灰化製程或其他適用的製程來實現。

參照圖1與圖10，在步驟S21，可以執行沖孔蝕刻製程，以形成擴展通孔開口EVO，以曝露基底101。

參照圖10，沖孔蝕刻製程可以去除通孔開口VO中剩餘的底層填充層201與透過通孔開口VO曝露的蝕刻停止層103的部分。在一些實施例中，在沖孔蝕刻製程期間，底層填充層201與介電質層105的蝕刻速率比可在約100:1至約1.05:1之間，或在約100:1至約10:1之間。在一些實施例中，在沖孔蝕刻製程期間，蝕刻停止層103與基底101的蝕刻速率比可在約100:1至約1.05:1之間，或約100:1至約10:1之間。在沖孔蝕刻製程之後，通孔開口VO可以被擴展以形成沿著介電質層105與蝕刻停止層103的擴展通孔開口EVO。基底101的一部分可以透過擴展通孔開口EVO曝露。

在溝渠蝕刻製程及/或沖孔蝕刻製程之後，可能會留下一些蝕刻殘留物(為清晰起見未顯示)。蝕刻殘留物可以是在溝渠蝕刻製程之後溝渠開口TO的內表面上的剩餘物質、擴展通孔開口EVO的內表面上的剩餘物質、或在第三遮罩層405的灰化製程之後的剩餘物質。蝕刻殘留物可以具有不同的構成，取決於要蝕刻或灰化的材料。

在一些實施例中，可依次採用預清洗處理與清洗製程來去除上述蝕刻殘留物。

在預清洗處理期間，圖10中所示的中間半導體元件可以用約10轉/分至約2000轉/分之間或約100轉/分與1000轉/分之間的速度進行旋轉。可將預清洗液噴灑到中間半導體元件上，以覆蓋中間半導體元件的整個正面。在向中間半導體元件的正面噴灑預清洗液的同時，可向中間半導體元件的背面噴灑水或其他適合的溶液，以清洗中間半導體元件的背面。

在一些實施例中，預清洗液可包括螯合劑、緩蝕劑、氟化胺、界面活性劑或溶劑。在一些實施例中，氟化胺與界面活性劑可以是選擇性的。

通常，螯合劑也可稱為錯合劑或鉗合劑。螯合劑可以具有帶負電荷的離子，稱為配位基，與游離金屬離子結合，形成保持可溶性的組合複合物。螯合劑可用於從中間半導體元件中去除金屬離子。不受任何特定理論的約束，螯合劑也可以減少或避免透過擴展通孔開口EVO曝露的(基底101的)底導電層被腐蝕。

在一些實施例中，預清洗液的螯合劑可包括乙二胺四乙酸、聚丙烯酸酯、碳酸鹽、膦酸鹽、葡萄糖酸鹽、N,N′-雙(2-羥基苯基)乙二胺二乙酸、三亞硝基六乙酸、去鐵胺B、N,N′,N″-三[2-(N-羥基羰基)乙基]-1,3,5-苯甲醯胺，及/或乙二胺二氧代羥基苯乙酸。在一些實施例中，螯合劑的濃度可在約0.001毫克/升至約300毫克/升之間，或約0.01毫克/升至約3毫克/升之間。在一些實施例中，另外，螯合劑的濃度可以在預清洗液的1ppm至約400ppm之間，或優選地在預清洗液的約40ppm之間。

預清洗液的緩蝕劑可用於減少或避免隨後清洗製程期間的金屬腐蝕。在一些實施例中，緩蝕劑可包括分子中至少具有一個巰基的脂肪族醇化合物。構成所述醇化合物的碳原子數不少於2個，且與巰基結合的一個碳原子以及與羥基結合的另一個碳原子彼此連續地結合。例如，緩蝕劑可以是2-巰基乙醇及/或硫代甘油。在一些實施例中，預清洗液中的緩蝕劑濃度可在約0.0001%至約10%(重量)之間，或約0.001%至約1%(重量)之間。當濃度太低時，腐蝕抑制效果可能會被限制到一個不令人滿意的程度。而過高的濃度可能不一定能進一步提高腐蝕抑制效果，而且由於含巰基化合物所特有的氣味，可能會使其難以處理。

另外，在一些實施例中，預清洗液的緩蝕劑可包括芳香烴化合物，如苯並三唑及/或5-甲基苯並咪唑。另外，在一些實施例中，預清洗液的緩蝕劑可包括尿酸、腺嘌呤、咖啡因及/或嘌呤。另外，在一些實施例中，預清洗液的緩蝕劑可以包括乙醛酸。由於乙醛酸的存在，它是一種還原性物質，即使金屬材料在預清洗處理製程期間曝露，藉由調整其中乙醛酸的濃度來控制預清洗液的氧化還原電位，預清洗液與曝露的金屬材料之間的電子轉移被控制，防止金屬材料被腐蝕。另外，在一些實施例中，預清洗液的緩蝕劑可以包括2-巰基乙醇、硫代甘油、苯並三唑、5-甲基苯並咪唑、尿酸、腺嘌呤、咖啡因、嘌呤及/或乙醛酸。

在一些實施例中，預清洗液的氟化胺可包括甲胺氟化氫、乙胺氟化氫、丙胺氟化氫、四甲基氟化銨、四乙基氟化銨、乙醇胺氟化氫、甲基乙醇胺氟化氫、二甲基乙醇胺氟化氫及/或三乙二胺氟化氫。氟化胺可用於去除蝕刻殘留物。

在一些實施例中，預清洗液中的氟化胺的濃度可以根據蝕刻殘留物的成分來確定。例如，氟化胺的濃度可以在整個預清洗液成分的約0.1質量%至約5質量%之間，或在整個預清洗液成分的約0.2質量%至約3質量%之間。藉由將氟化胺的濃度設定在這樣的範圍內，可以確保預清洗液中的氟化胺能夠去除蝕刻殘留物，同時防止氟化胺腐蝕透過擴展通孔開口EVO曝露的底層金屬材料，並抑制透過擴展通孔開口EVO曝露的底層介電質層的蝕刻。也就是說，如果預清洗液中的氟化胺濃度太低，去除殘留物的能力就很低，如果濃度太高，金屬材料可能被腐蝕，而曝露的介電質層可能被蝕刻或發生結構變化。

界面活性劑的目的可以是為了防止顆粒從中間半導體元件上脫落後重新附著或重新沉積在中間半導體元件上。防止顆粒的重新附著是很重要的，因為允許顆粒重新附著會增加整個製程時間。界面活性劑的目的還可以包括對拒水材料層賦予親和力。一般來說，界面活性劑是長碳氫鏈，通常包含一個親水性(極性水溶性基團)與一個疏水性基團(非極性水不溶性基團)。界面活性劑以其非極性基團附著在顆粒與中間半導體元件的正面。因此，界面活性劑的極性基團將遠離晶圓，遠離顆粒，指向覆蓋中間半導體元件正面的預清洗液。正因為如此，溶液中被界面活性劑結合的顆粒將被靜電排斥在中間半導體元件的正面之外，因為顆粒與中間半導體元件的正面上都有界面活性劑的極性基團。

在一些實施例中，預清洗液的界面活性劑可包括非離子型、陰離子型或非離子型與陰離子型化合物的混合物。非離子是指界面活性劑的極性端具有靜電而不是離子電荷，陰離子是指界面活性劑的極性端具有負離子電荷。非離子界面活性劑可以是，例如，聚氧乙烯丁基苯基醚，而陰離子界面活性劑可以是，例如，聚氧乙烯烷基苯基硫酸鹽。在一些實施例中，預清洗液的界面活性劑的濃度可以在約1ppm至約100ppm之間。在一些實施例中，預清洗液中的非離子界面活性劑的濃度可以是約30ppm，預清洗液中的陰離子界面活性劑的濃度可以是約30ppm。在一些實施例中，預清洗液的界面活性劑的濃度可以在預清洗液的整個成分的0.0001質量%與10質量%之間，或在預清洗液的整個成分的約0.001質量%至約5質量%之間。藉由將濃度設定在這樣的範圍內，可以確保對中間半導體元件正面的潤濕性與界面活性劑的濃度相稱。

在一些實施例中，預清洗液的溶劑可以是去離子水。

在一些實施例中，圖10中所示的中間半導體元件的正面可以由預清洗液覆蓋(或浸泡)約2分鐘。接下來，可以用去離子水漂洗(rinse)中間半導體元件，以去除預清洗液。

在一些實施例中，在預清洗處理之後可以執行乾燥製程。乾燥製程的執行可以包含在約100轉/分至約6000轉/分之間，或約3000轉/分之間旋轉約20秒，並使用空氣流來乾燥中間半導體元件。在一些實施例中，可使用氮氣或異丙醇來促進乾燥製程。在一些實施例中，乾燥製程可以是選擇性的。也就是說，清洗製程的執行可以直接在預清洗液的沖洗後執行。

在一些實施例中，清洗製程可包括三個階段，在各階段之間執行階段間漂洗。詳細地說，在清洗製程的第一階段期間，在預清洗處理(或乾燥製程)之後，可將第一清洗液施加到中間半導體元件上。第一清洗液可由第一階段間漂洗來漂洗。在清洗製程的第二階段期間，可將第二清洗液施加到中間半導體元件上，隨後可藉由第二階段間漂洗來漂洗第二清洗液。在清洗製程的第三階段期間，可將第三清洗液施加到中間半導體元件上，然後藉由階段後漂洗來漂洗。

在一些實施例中，在清洗製程的第一階段期間，經過預清洗處理的中間半導體元件可以用約10轉/分與約2000轉/分之間或約100轉/分與1000轉/分之間的速度進行旋轉。第一清洗液可以噴灑到中間半導體元件上，以覆蓋中間半導體元件的整個正面。在將第一清洗液施加到中間半導體元件的正面的同時，可將水或其他適合的溶液施加到中間半導體元件的背面，以清洗中間半導體元件的背面。

在一些實施例中，第一清洗液可包括稀釋的氫氟酸。第一清洗液的濃度可以在約5份去離子水對1份氫氟酸至約1000份去離子水對1份氫氟酸之間，約300份去離子水對1份氫氟酸，或者約50份去離子水對1份氫氟酸。通常，中間半導體元件的正面可以曝露在第一清洗液中，其時間足以蝕刻犧牲性氧化物(通常約50埃至200埃)或原生氧化物(通常約10埃)。在一些實施例中，清洗製程的第一階段的製程時間可以在約1分鐘至約5分鐘之間。

在一些實施例中，第一清洗液還可包括氟化合物、有機酸鹽及/或乙醛酸。

氟化合物可以做為去除蝕刻殘留物的成分而包含在第一清洗液中。氟化合物的例示可包括氫氟酸與銨或氟化胺，例如，氟化銨、氟化氫銨、甲胺氟化氫、乙胺氟化氫、丙胺氟化氫、四甲基氟化銨、四乙基氟化銨、乙醇胺氟化氫、甲基乙醇胺氟化銨、二甲基乙醇胺氟化氫以及三乙二胺氟化氫。在一些實施例中，第一清洗液中的氟化合物的濃度可根據蝕刻殘留物的成分來確定。例如，氟化合物的濃度可在第一清洗液整個成分的約0.1質量%至約5質量%之間，或在第一清洗液整個成分的約0.2質量%至約3質量%之間。

有機酸鹽可以包括，例如，草酸銨、酒石酸銨、檸檬酸銨以及乙酸銨。有機酸鹽可做為第一清洗液中的pH調節劑或緩衝劑。有機酸鹽的濃度可在第一清洗液整個成分的約0.1質量%至約10質量%之間，或在第一清洗液整個成分的約0.3質量%至約5質量%之間。

第一清洗液中含有的乙醛酸可以做為一種緩蝕劑。

在一些實施例中，第一清洗液的還可包括抗蝕劑去除成分。抗蝕劑去除成分的例示包括氫氧化四甲銨及/或單甲醇胺。

可以在清洗製程的第一階段之後執行第一階段間漂洗。在第一階段間漂洗期間，在清洗製程的第一階段之後的中間半導體元件可以在約10轉/分與約1000轉/分之間旋轉，同時用去離子水漂洗。在一些實施例中，漂洗溫度可在約19℃至約23℃之間。在一些實施例中，第一階段間漂洗的製程時間可在約20秒至約50秒之間，或約30秒。

在一些實施例中，用於第一階段間漂洗的去離子水可以在漂洗中間半導體元件之前，藉由溶解氧氣或臭氧氣體進行氧化或臭氧化。溶解氧或臭氧可以用大於1ppm的濃度加入到去離子水中，做為氧化劑。例如，溶解氧或臭氧的濃度可以在約1ppm至約200ppm之間，或約2ppm至約20ppm之間。又例如，去離子水可以被溶解氧或臭氧所飽和。另外，可以在去離子水中加入濃度大於100ppm的過氧化氫，做為氧化劑。無論使用哪種氧化劑，它的氧化電位應足以氧化溶液中最抗腐蝕的金屬(noble metal)。銅(Cu ²⁺)的標準還原電位為0.3V，通常是目前最抗腐蝕的金屬。因此，需要一個大於0.5V的標準還原電位。氧氣或臭氧將溶解金屬離子，並藉由氧化溶液中的金屬離子防止沉澱。這將使第一階段間漂洗更有效，以減少製程製程時間。

在一些實施例中，用於第一階段間漂洗的去離子水可以將二氧化碳溶解在其中，以消解去離子水中積累的靜電。去離子水中積累的靜電可能來自於中間半導體元件的旋轉。溶解的二氧化碳也可以使去離子水更加酸性，因此減少任何金屬污染。在一些實施例中，二氧化碳可以被溶解到去離子水中，其量足以消散靜電。例如，溶解到去離子水中的二氧化碳的數量可以足以使去離子水的電阻率降低到5兆歐姆∙公分以下。

在一些實施例中，用於第一階段間漂洗的去離子水中可以加入異丙醇，或任何其他表面張力低於去離子水的液體。異丙醇可以幫助使去離子水在中間半導體元件的正面鋪開，因此使化學品更快地被去除。異丙醇還可以在旋轉過程中幫助漂洗液從中間半導體元件上旋轉下來。另外，在漂洗時，異丙醇蒸汽可以吹到中間半導體元件的正面，以輔助第一階段間漂洗。

在一些實施例中，用於去除預清洗液的去離子水可以具有與在第一階段間漂洗期間使用的去離子水類似的處理。

在一些實施例中，在清洗製程的第二階段期間，在第一階段間漂洗後的中間半導體元件可以用約10轉/分與約2000轉/分之間或約100轉/分與1000轉/分之間的速度進行旋轉。第二清洗液可以噴灑到中間半導體元件上，以覆蓋中間半導體元件的整個正面。在將第二清洗液施加到中間半導體元件的正面的同時，可將水或其他適合的溶液施加到中間半導體元件的背面以清洗中間半導體元件的背面。

在一些實施例中，第二清洗液可以是鹼性溶液，包括，例如，無機化合物的水溶液，如氫氧化鈉、氫氧化鉀與氫氧化銨，以及有機化合物的水溶液，如氫氧化四甲銨與膽鹼。第二清洗液還可以包括過氧化氫。第二清洗液中的氫氧化銨與過氧化氫的目的是為了去除中間半導體元件正面的顆粒與殘留的有機污染物。

例如，在本實施例中，第二清洗液可包括氫氧化銨、過氧化氫與水。氫氧化銨、過氧化氫與水的濃度可分別在5/1/1與1000/1/1之間的稀釋比定義中存在。在一些實施例中，氫氧化銨/過氧化氫的比例可在0.05/1與5/1之間變化。在一些實施例中，根本不使用過氧化氫。第二清洗液中的氫氧化銨將來自28-29% w/w(質量百分濃度)的氨水溶液。第二清洗液中的過氧化氫將是31-32% w/w的過氧化氫對水的溶液。由於氫氧化銨與過氧化氫的作用，第二清洗液的pH值可以在9與12之間，或在10與11之間。

在一些實施例中，第二清洗液還可包括螯合劑。第二清洗液的螯合劑可以具有與預清洗液中的螯合劑相似的化合物與濃度，其描述在此不再重複。

在一些實施例中，第二清洗液還可包括界面活性劑。第二清洗液的界面活性劑可以具有與預清洗液中的界面活性劑相似的化合物與濃度，其描述在此不再重複。

在一些實施例中，第二清洗液還可包括溶解的氫氣。第二清洗液中的溶解氫氣可為第二清洗液提供空化作用(產生氣泡)。向第二清洗液提供空化作用可增強清洗製程。在一些實施例中，溶解氫氣的濃度可在約0.01毫克/升至約5毫克/升之間，或約0.1毫克/升與至約5毫克/升之間。在一些實施例中，也可以使用其他適合的空化氣體，如氮氣、氦氣、氬氣或氧氣。例如，濃度在1毫克/升與20毫克/升之間的溶解氧可用於第二清洗液中。

在一些實施例中，清洗製程的第二階段的製程時間可在約30秒至約100秒之間、約30秒至90秒之間、或約30秒至約60秒之間。在一些實施例中，第二清洗液的溫度可在約40℃至約85℃之間。

第二階段間漂洗可以在清洗製程的第二階段之後執行。第二階段間漂洗可以用類似於第一階段間漂洗的程序來執行，在此不再重複描述。

在一些實施例中，在清洗製程的第三階段期間，在第二階段間漂洗後的中間半導體元件可以用約10轉/分至約2000轉/分之間或約100轉/分至1000轉/分之間的速度進行旋轉。第三清洗液可以噴灑到中間半導體元件上，以覆蓋中間半導體元件的整個正面。在將第三清洗液施加到中間半導體元件的正面的同時，可將水或其他適合的溶液施加到中間半導體元件的背面，以清洗中間半導體元件的背面。

在一些實施例中，第三清洗液可以是酸性溶液包括，例如，鹽酸、氫氟酸、硫酸與硝酸等無機酸的水溶液，以及草酸、檸檬酸、丙二酸、蘋果酸、富馬酸與馬來酸等有機酸的水溶液。在一些實施例中，第三清洗液還可以包括過氧化氫。酸性溶液的濃度可在約0.001%至約10%(重量)之間，或約0.01%至約5%(重量)之間。當濃度太低時，可能無法獲得充分的清潔效果。當濃度過高時，可能會發生清潔設備或其他相關設備的金屬腐蝕。

在清洗製程的第三階段之後，可以執行階段後漂洗。階段後漂洗可以用類似於第一階段間漂洗的程序來執行，在此不再重複其描述。

在一些實施例中，清洗製程的第二階段以及第三階段可以是選擇性的。換句話說，可以只執行清洗製程的第一階段。在一些實施例中，清洗製程的第三階段可以是選擇性的。換句話說，可以只有執行清洗製程的第一階段與第二階段。

參照圖1、圖11與圖12，在步驟S23，可以在擴展通孔開口EVO中形成通孔107，並且可以在溝渠開口TO中形成溝渠109。

參照圖11，可以形成一層導電材料503，以完全填充擴展通孔開口EVO與溝渠開口TO。導電材料可以是，例如，銅。導電材料層503的製作技術可以包含，例如，化學氣相沉積、物理氣相沉積、濺鍍或其他適用的沉積製程。

參照圖8，可以執行平坦化製程，例如化學機械研磨，直到曝露介電質層105的頂面，以去除多餘的材料並為後續製程步驟提供一個實質上平整的表面。在平坦化製程之後，導電材料層503可以變成擴展通孔開口EVO中的通孔107與溝渠TO中的溝渠109。基底101、第一蝕刻停止層103、介電質層105、通孔107與溝渠109共同配置半導體元件1A。

圖13是流程圖，例示本揭露另一個實施例之半導體元件1B的製備方法30。

圖14至圖24是截面圖，例示本揭露另一實施例之半導體元件1B的製備流程。

參照圖13至圖15，在步驟S31，可以提供基底101，可以在基底101上形成蝕刻停止層103，可以在蝕刻停止層103上形成介電質層105，並且可以形成通孔開口VO以曝露蝕刻停止層103。

參照圖14，可以使用類似於圖2所示的程序形成基底101、蝕刻停止層103、介電質層105與第一遮罩層401，其描述在此不再重複。

參照圖15，可以使用類似於圖3所示的程序沿著介電質層105形成通孔開口VO並曝露蝕刻停止層103，其描述在此不再重複。

參照圖13圖16，在步驟S33，可以形成不合格硬遮罩層501以填充通孔開口VO，並且可以在不合格硬遮罩層501上形成第二遮罩層403。

參照圖16，可以使用類似於圖4中所示的程序形成不合格硬遮罩層501與第二遮罩層403，其描述在此不再重複。

參照圖13與圖17，在步驟S35，可以去除第二遮罩層403。

參照圖17，可以選擇性地去除第二遮罩層403。第二遮罩層403的去除技術可以包含，例如，灰化製程或適用的蝕刻製程。在一些實施例中，在去除第二遮罩層403期間，第二遮罩層403與不合格硬遮罩層501的蝕刻速率比可在約100:1至約1.05:1之間或在約100:1至約10:1之間。

參照圖13與圖18，在步驟S37，不合格硬遮罩層501可以藉由重塗製程變成底部填充層203。

參照圖18，在一些實施例中，重塗製程可以是，例如，旋塗製程、化學氣相沉積、物理氣相沉積、濺鍍或其他適合的沉積製程。重塗製程可以修補不合格硬遮罩層501的缺陷(例如，凹槽501R)。在重塗製程之後，不合格硬遮罩層501可以變成底部填充層203。在一些實施例中，底部填充層203的厚度T6可以在約180奈米至約220奈米之間。底部填充層203的製作技術可以包含與不合格硬遮罩層501相同的材料，其描述在此不再重複。在一些實施例中，可以執行平坦化製程，例如化學機械研磨或其他適合的製程，為後續製程步驟提供一個實質上平整的表面。在一些實施例中，可以省略平坦化製程。

習用上，去除不合格硬遮罩層501可能擴大通孔開口VO及/或損壞通孔開口VO的輪廓。在本實施例中，採用重塗以修復不合格硬遮罩層501而不是去除它，可以減輕或避免通孔開口VO的擴大或通孔開口VO的輪廓的損壞。

參照圖13與圖19，在步驟S39，可以在底部填充層203上形成頂部硬遮罩層205，並且可以在頂部硬遮罩層205上形成第三遮罩層405。

參照圖19，可以用類似於圖7所示的程序來形成頂部硬遮罩層205與第三遮罩層405，其描述在此不再重複。

包括去除第三遮罩層405、製作技術是重塗製程的底部填充層203、形成頂部硬遮罩層205，與形成第三遮罩層405(包括對第三遮罩層405定圖形)可稱為不合格硬遮罩層501的重工製程，該製程用於避免不合格硬遮罩層501對所產生的半導體元件1B的不利影響。

參照圖13、圖20與圖21，在步驟S41，可以在介電質層105中形成溝渠開口TO。

參照圖20，可以用類似於圖8所示的程序來形成硬遮罩開口205O，其描述在此不再重複。底部填充層203的一部分由硬遮罩開口205O曝露。

參照圖21，可以使用頂部硬遮罩層205及/或第三遮罩層405做為遮罩來執行溝渠蝕刻製程，以去除部分的介電質層105與底部填充層203。在一些實施例中，在溝渠蝕刻製程期間，介電質層105與頂部硬遮罩層205的蝕刻速率比可在約100:1至約1.05:1之間或在約100:1至約10:1之間。在溝渠蝕刻製程期間，底部填充層203與頂部硬遮罩層205的蝕刻速率比可在約100:1至約1.05:1之間，或約100:1至約10:1之間。在溝渠蝕刻製程之後，溝渠開口TO可以形成在介電質層105中。應該注意的是，在當前階段，蝕刻停止層103仍然可以由剩餘的底部填充層203覆蓋在溝道開口VO中。

參照圖13與圖22，在步驟S43，可以執行沖孔蝕刻製程，以形成擴展通孔開口EVO，以曝露基底101。

參照圖22，沖孔蝕刻製程可以去除通孔開口VO中剩餘的底部填充層203與透過通孔開口VO曝露的蝕刻停止層103的部分。在一些實施例中，在沖孔蝕刻製程期間，底部填充層203與介電質層105的蝕刻速率比可在約100:1至約1.05:1之間或約100:1至約10:1之間。在一些實施例中，在沖孔蝕刻製程期間，蝕刻停止層103與基底101的蝕刻速率比可在約100:1至約1.05:1之間，或在約100:1至約10:1之間。在沖孔蝕刻製程之後，通孔開口VO可以沿著介電質層105與蝕刻停止層103擴展到擴展通孔開口EVO。基底101的一部分可以透過擴展通孔開口EVO曝露。

在一些實施例中，可以用類似於圖10所示的程序來對圖22所示的中間半導體元件執行預清洗處理與清洗製程，其描述在此不再重複。

參照圖13、圖23與圖24，在步驟S45，可以在擴展通孔開口EVO中形成通孔107，並且可以在溝渠開口TO中形成溝渠109。

參照圖23與圖24，可以用類似於圖11與圖12所示的程序來形成通孔107與溝渠109，其描述在此不再重複。基底101、第一蝕刻停止層103、介電質層105、通孔107與溝渠109共同配置半導體元件1B。

本揭露的另一個方面提供一種不合格硬遮罩層，設置於一介電質層中的一通孔開口上，其重工方法包括去除該不合格硬遮罩層；形成一底層填充層以填充該通孔開口；在該底層填充層上形成一頂部硬遮罩層；以及在該頂部硬遮罩層上形成一遮罩層。

本揭露的另一個方面提供一種不合格硬遮罩層，設置於一介電質層中的一通孔開口上，其重工方法包括執行一重塗製程，將該不合格硬遮罩層變成一底部填充層；在該底部填充層上形成一頂部硬遮罩層；以及在該頂部硬遮罩層上形成一遮罩層。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。

再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

1A:半導體元件 1B:半導體元件 10:製備方法 30:製備方法 101:基底 103:蝕刻停止層 105:介電質層 107:通孔 109:溝渠 201:底層填充層 203:底部填充層 205:頂部硬遮罩層 205O:硬遮罩開口 401:第一遮罩層 403:第二遮罩層 405:第三遮罩層 501:不合格硬遮罩層 501R:凹槽 503:導電材料層 EVO:擴展通孔開口 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S31:步驟 S33:步驟 S35:步驟 S37:步驟 S39:步驟 S41:步驟 S43:步驟 S45:步驟 T1:厚度 T2:厚度 T3:厚度 T4:厚度 T5:厚度 T6:厚度 TO:溝渠開口 VO:通孔開口 Z:方向

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法。圖2至圖12是截面圖，例示本揭露一個實施例之半導體元件的製備流程。圖13是流程圖，例示本揭露另一個實施例之半導體元件的製備方法。圖14至圖24是截面圖，例示本揭露另一實施例之半導體元件的製備流程。

1A:半導體元件 101:基底 103:蝕刻停止層 105:介電質層 107:通孔 109:溝渠 EVO:擴展通孔開口

Claims

一種半導體元件的製備方法，包括：提供一基底；在該基底上形成一介電質層；以一第一遮罩層做為遮罩，在該介電質層中形成一通孔開口；形成一不合格硬遮罩層以填充該通孔開口；在該不合格硬遮罩層上形成一第二遮罩層；去除該第二遮罩層與該不合格硬遮罩層；形成一底層填充層以填充該通孔開口；在該底層填充層上形成一頂部硬遮罩層；在該頂部硬遮罩層上形成一第三遮罩層；以該第三層遮罩層做為遮罩對該頂部硬遮罩層定圖形(patterning)；以該頂部硬遮罩層做為遮罩，在該介電質層中形成一溝渠開口；以及在該通孔開口中形成一通孔，並在該溝渠開口中形成一溝渠。
如請求項1所述的製備方法，其中該底層填充層與該不合格硬遮罩層包括不同的材料。
如請求項2所述的製備方法，其中該不合格硬遮罩層的厚度與該底層填充層的厚度不同。
如請求項3所述的製備方法，其中該不合格硬遮罩層的厚度在約30奈米至約50奈米之間。
如請求項4所述的製備方法，其中該底層填充層的厚度在約180奈米至約220奈米之間。
如請求項5所述的製備方法，其中該介電質層包括低k材料。
如請求項6所述的製備方法，其中該頂部硬遮罩層包括氮化硼、氮化矽硼、氮化磷硼或氮化硼碳矽。
如請求項7所述的製備方法，其中該底層填充層包括碳膜。
如請求項8所述的製備方法，其中該通孔與該溝渠包括銅。
如請求項9所述的製備方法，更包括在該基底與該介電質層之間形成一蝕刻停止層。
一種半導體元件的製備方法，包括：提供一基底；在該基底上形成一介電質層；以一第一遮罩層做為遮罩，在該介電質層中形成一通孔開口；形成一不合格硬遮罩層以填充該通孔開口；在該不合格硬遮罩層上形成一第二遮罩層；去除該第二遮罩層；執行一重塗製程，將該不合格遮罩層變成一底部填充層；在該底部填充層上形成一頂部硬遮罩層；在該頂部硬遮罩層上形成一第三遮罩層；以該第三層遮罩層做為遮罩對該頂部硬遮罩層定圖形(patterning)；以該頂部硬遮罩層做為遮罩，在該介電質層中形成一溝渠開口；以及在該通孔開口中形成一通孔，並在該溝渠開口中形成一溝渠。
如請求項11所述的製備方法，其中該底部填充層與該不合格硬遮罩層包括相同的材料。
如請求項12所述的製備方法，其中該不合格硬遮罩層的厚度與該底部填充層的厚度不同。
如請求項13所述的製備方法，其中該不合格硬遮罩層的厚度在約30奈米至約50奈米之間。
如請求項14所述的製備方法，其中該底部填充層的厚度在約180奈米至約220奈米之間。
如請求項15所述的製備方法，其中該介電質層包括低k材料。
如請求項16所述的製備方法，其中該頂部硬遮罩層包括氮化硼、氮化矽硼、氮化磷硼或氮化硼碳矽。
如請求項17所述的製備方法，更包括在該基底與該介電質層之間形成一蝕刻停止層。
如請求項18所述的製備方法，其中該蝕刻停止層包括氮碳化矽(silicon carbonitride)或碳氧化矽(silicon oxycarbide)。
如請求項19所述的製備方法，其中該通孔與該溝渠包括銅。