JPH10223760A - アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 - Google Patents

アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法

Info

Publication number
JPH10223760A
JPH10223760A JP9370227A JP37022797A JPH10223760A JP H10223760 A JPH10223760 A JP H10223760A JP 9370227 A JP9370227 A JP 9370227A JP 37022797 A JP37022797 A JP 37022797A JP H10223760 A JPH10223760 A JP H10223760A
Authority
JP
Japan
Prior art keywords
layer
metal layer
metal
integrated circuit
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9370227A
Other languages
English (en)
Inventor
Shin Guogian
シン グオギアン
Kenneth D Brennan
ディ．ブレナン ケネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10223760A publication Critical patent/JPH10223760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】隣接する金属線路間の寄生容量を減少させるた
め、金属線路間に空気ギャップを形成する方法とそのギ
ャップ構造を提供する。 【解決手段】光レジスト２００をはがした後既に形成さ
れたアルミニウム相互接続をドライ・エッチすることに
より側壁が相互接続間のギャップ２９５を完全に又は部
分的に覆う高速論理素子用の究極の低ｋ（ｋ＝１）のギ
ャップ構造を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路構造と製造
方法に関係する。
【０００２】
【発明が解決しようとする課題】
背景：相互接続の寄生容量 現在の相互接続システムの性能はシステム相互接続の遅
延により限定されてきている。これは、半導体業界にと
って未解決の主要な挑戦として認識されている。この遅
延の主要成分はレベル間の容量から起因している。導体
の寄生容量が少なくとも２点で性能を損なっている：第
１に、配線上の分散容量負荷が信号の伝播を遅くしてい
る。第２に、隣接する線路間の容量性結合が「漏話」
（ｃｒｏｓｓ−ｔａｌｋ）を生じ、一方の線路上のパル
スが隣接する線路に結合される。これは予測不能な論理
誤りを生じる。寄生容量は低い誘電率定数ｋの絶縁体を
使用することにより減少可能である。現在、低いｋの誘
電材料（例えばＨＳＱｋ＝２．８：パリレーン２．４：
エアロジェル１．７等）をギャップ充填剤と金属間誘電
体に使用している。
【０００３】背景：段階カバーと空所形成 図４Ａ−４Ｃは従来技術では不要な空所がいかに偶然に
形成されるかを図示している。蒸着は隣接線路４００の
露出縁４０２上でより速くなる傾向があり、これらの縁
４０２上で蒸着される材料がより厚く蓄積されると結局
は空所４０４を囲むようになる。これは長い間問題とし
て認識されてきた。
【０００４】背景：空気橋（Ａｉｒ Ｂｒｉｄｇｅ）構
造 「空気橋」構造は過去にマイクロ波回路で、ある線路が
他方の線路を横断する場合の垂直容量結合を最小にする
ために使用された。しかしながら、非常に長い平行信号
線路間の容量を減少するためこの技術を適用する手段は
なかった。空気橋は例えば以下の文献で議論され、その
全ては引用により本明細書に含まれる：ツァイ他「多層
構造の穴及び空気橋トランジスタによる複数任意形状」
１９９６ＩＥＥＥ ＭＴＴ−Ｓ国際マイクロ波シンポジ
ウム要約第２巻、ｐ７０７−１０（１９９６）；ヴィレ
ヌーブ他、「空気橋マイクロキャビティ」応用物理レタ
ー第６７巻、第２号ｐ１６７−９（１９９５年７月１０
日）；ゴールドファーブ他「マイクロストリップの伝送
特性に対する空気橋高さの効果」１ ＩＥＥＥマイクロ
波及び導波レター２７３（１９９１年１０月）。
【０００５】
【課題を解決するための手段】
新規の構造と方法 本出願は高速論理素子用の究極の低ｋ（ｋ＝１）ギャッ
プ構造を開示し、これは光レジストをはがした後既に形
成されたアルミニウム相互接続をドライ・エッチするこ
とにより側壁が相互接続間のギャップを完全に又は部分
的に覆っている。本出願は又、異方性プラズマ・エッチ
ング時に通常導体上に形成される絶縁側壁を使用して側
部の空気ギャップを製造する非常に驚異的方法も開示す
る。これは、側壁を形成する犠牲層を使用し、次いで犠
牲層を除去し、従って残留機械応力により側壁層の自立
部分をパターン化導体層から外方へ曲げることにより行
われる。このように曲がった側壁材の隣接線路はアーチ
を形成し、これは２酸化シリコンのような絶縁体の以後
の蒸着の部分的型板を提供し、この絶縁体は隣接する導
体間の空気ギャップをカプセル化する。
【０００６】本発明の新規の構造と方法は以下の利点を
提供する：平行な導体間の寄生容量の減少；新たな機器
又はプロセスを必要としない；狭いギャップにより適合
している；金属線路の側壁上には実質的に固体誘電体は
形成されない；空気ギャップ高さは金属線路よりわずか
に大きいのみで、従ってレベル間誘電層厚は過大でな
い；空気ギャップは金属ピッチの減少と縮尺を合わせて
いる。
【０００７】
【発明の実施の形態】本出願の多くの新規な教示は現在
望ましい実施例を特に参照して以下に説明される。しか
しながら、この種の実施例は本明細書の新規の教示の多
くの有利な使用の内のいくつかの実例のみを提供してい
ることを理解すべきである。一般に、本出願の明細書で
行なわれる記述は各種の特許請求発明を必ずしも限定す
るものではない。さらに、ある記述はある新規特徴に適
用出来るが他には適用出来ない。
【０００８】素子の寸法が縮小するにつれて、線路間の
間隔も縮小しアスペクト比が増大する。本発明の実施例
によると、空気ギャップが近接した線路間に意図的に形
成される。次いでウェファは絶縁層（例えばＳｉＯ２）
により覆われ、化学的機械的に研磨されて絶縁層を平面
化する。最終の結果は、隣接する金属線路間の寄生容量
を減少する金属線路間の局所的空気ギャップである。こ
の方法の性能は寸法が縮小するにつれ、アスペクト比が
増加するにつれ改良される。
【０００９】サンプル実施例：分離金属及び犠牲層 図１は空気ギャップを形成するためのプロセス流れ図
で、図２Ａ−２Ｄの本発明の１実施例を図示する断面図
と関連して説明される。酸化層の上にアルミニウムのよ
うな金属層を標準的に含む部分的に製造された集積回路
構造のサンプルが、下の酸化物２７０まで構造をエッチ
する（段階１１０）前に光レジスト２００を使用してパ
ターン化される（段階１００）。
【００１０】図２Ａの構成では、２層のアルミニウムが
互いにパターン化されている。底部のアルミニウム２４
０は、下の酸化層２７０の上に形成されている阻止／接
着層２５０（例えばＴｉＮ又はＴｉ）上に蒸着されてい
る。中間ＴｉＮ層２３０は２つのアルミニウム層２１０
と２４０を分離する；この層はアルミニウム層２１０の
エッチング時に終了点を提供し、相互接続２４０の電子
移動抵抗を改善する。（オプションとして、層２１０と
２４０間のエッチ停止部を与えるために薄い酸化層も使
用可能であるが、これはあまり望ましくない。）次いで
上部のアルミニウム２１０の犠牲層が蒸着される。最後
に、ＴｉＮのような対反射コーティング層（ＡＲＣ）２
０５がアルミニウムの上層２１０の表面上に形成され
る。
【００１１】アルミニウム・エッチ時には、アルミニウ
ム線路上により安定した側壁残留物を形成するために、
Ｃ１２／ＢＣ１３／Ｎ２化学を使用するのが望ましい。
（アルミニウム又は他の導体の異方性プラズマ・エッチ
ングは側壁上に蒸着を通常形成する。アルミニウムの場
合、これは酸化アルミニウム、酸化ボロン、相当部分の
炭素を含む。炭素と酸素部分はエッチ段階時に光レジス
トの腐食から得られる。イオン打ち込みはこれらの材料
が露出位置の底部に蓄積することを防止し、従ってエッ
チを必要に応じて異方性的に進行させる。）
【００１２】以後、第２Ｂ図に見られるように、光レジ
スト２００を除去し（段階１２０）、次いでこの構造は
プラズマ・エッチされて犠牲層２１０を除去する（しか
し前のエッチング段階から残った側壁残留は除去しな
い）。次いで水のすすぎが実行される（段階１３０）。
図２Ｃに示すように、プラズマ・エッチとすすぎ後、ア
ルミニウム相互接続の残りの側壁残留２９０は隣接する
線路から互いに曲がったアーチを形成する（すすぎ段階
時に誘起された機械的応力により）。これらの残留物２
９０はこのサンプル実施例では大体１５から２０ｎｍ厚
である。アーチの高さと角度はアルミニウムの上層２１
０の厚さを変更することにより、また水すすぎプロセス
（段階１３０）を変更すること、例えば通常の迅速ダン
プ／すすぎの代わりにメガ超音波洗浄を使用することに
より容易に制御可能である。
【００１３】このすすぎ段階（段階１３０）に続いて、
標準的にはＳｉＯ２である酸化物の層２８０が構造体上
に蒸着される（段階１４０）。側壁残留２９０により形
成された部分アーチはこの酸化物蒸着段階の型板を提供
し、隣接する線路間のギャップを迅速に閉鎖し、図２Ｄ
に示すようにアルミニウム相互接続間の空気ギャップ２
９５を生じる。（空気ギャップ２９５は酸化物２８０の
蒸着に使用した混合気体に対応する低圧気体を含む。）
金属線路が隣接していない場合、この段階は、曲がった
側壁残留の下の空間に酸化物を充填する。
【００１４】空気ギャップは金属線路の断面積の少なく
とも５０パーセントである断面積を有する（現在の望ま
しい実施例では８０％以上）。更に、（側壁残留物を除
いては）金属線路の側壁上に実質的に誘電材料が存在し
ないため、金属線路へ与える実効容量負荷は最小であ
る。次いで図２Ｆに示すように化学機械研磨（ＣＭＰ）
プロセスを使用して酸化物の層を平面化する（段階１５
０）。
【００１５】以下のデータは本発明のサンプル実施例を
使用した実際の試験運転からの結果を示す。約５０ナノ
メータの厚さを有する窒化チタンの上層、約５６０ナノ
メータの厚さを有する．５パーセント銅を含むアルミニ
ウム層、約５０ナノメータの厚さを有する窒化チタンの
底部層を含むスタックが光レジストによりパターン化さ
れ、金属線路を形成するようエッチされ、次いでプラズ
マ・エッチとすすぎをされて側壁材料のアーチを形成す
る。
【００１６】空気ギャップ形成 アルミニウム・エッチ 反応炉： アプライド・マテリ
アルＤＰＳ金属エッチ室 ドーム温度： ８０℃ 陰極温度： ４５℃ ウェファ背部ヘリウム １０Ｔｏｒｒ 段階１：安定化 Ｂｃ１３ソース流： ６０ ｓｃｃｍ Ｃ１２ソース流： ４０ ｓｃｃｍ Ｎ２ソース流： ４０ ｓｃｃｍ ＲＦ電力： ０Ｗ 圧力： ７ｍＴｏｒｒ 時間： １５秒 段階２：アルミニウム主エッチ Ｂｃｌ３ソース流： ６０ ｓｃｃｍ Ｃｌ２ソース流： ４０ ｓｃｃｍ Ｎ２ソース流： ４０ ｓｃｃｍ トップＲＦ電力： ５００Ｗ ボトム電力： １２０Ｗ 圧力： ７ｍＴｏｒｒ 時間： ５２秒（通常の終了
点時間） 段階３：アルミニウムホーバーエッチ Ｂｃｌ３ソース流： ６０ ｓｃｃｍ Ｃｌ２ソース流： ４０ ｓｃｃｍ Ｎ２ソース流： ０ ｓｃｃｍ トップＲＦ電力： ５００Ｗ ボトム電力： １２０Ｗ 圧力： ７ｍＴｏｒｒ 時間： ６０秒 レジスト・ストリップ 反応炉： アプライド・マテリ
アルＡＳＰストリップ室 温度： ２４０℃ 段階１：皮膜保護 Ｈ２Ｏソース流： ５００ｓｃｃｍ 電力： １４００Ｗ 時間： ５０秒 段階２：ストリップ Ｏ２ソース流： ３０００ｓｃｃｍ Ｈ２Ｏソース流 ３００ｓｃｃｍ Ｎ２ソース流： ２００ｓｃｃｍ 電力： １４００Ｗ 圧力： ２Ｔｏｒｒ 時間： ５０秒 犠牲層除去 反応炉： アプライド・マテリ
アルＤＰＳ金属エッチ室 段階１：安定化 Ｂｃｌ３ソース流： ６０ ｓｃｃｍ Ｃｌ２ソース流： ４０ ｓｃｃｍ Ｎ２ソース流： ０ ｓｃｃｍ ＲＦ電力： ０Ｗ 圧力： ７ｍＴｏｒｒ 時間： １５秒 段階２：金属エッチ Ｂｃｌ３ソース流： ６０ ｓｃｃｍ Ｃｌ２ソース流： ４０ ｓｃｃｍ Ｎ２ソース流： ０ ｓｃｃｍ トップＲＦ電力： ５００Ｗ ボトム電力： １２０Ｗ 圧力： ７ｍＴｏｒｒ 時間： ２５秒
【００１７】自立側壁が形成された後、ウェファはスプ
レーすすぎを受けて回転乾燥される。これにより側壁は
金属線路から外方へ曲げられて隣接する金属線路間のア
ーチを形成する。又はＤＮＳメガ超音波洗浄をこのエッ
チ後洗浄プロセス時に使用可能である。次いで上に乗る
誘電層は４００℃のサセプタ温度でアプライド・マテリ
アルＰ５０００マークＩＩ室を使用して蒸着可能であ
る。以下のデータはＰＥＴＥＯＳ蒸着プロセス時の実際
の試験運転からの結果を示す。
【００１８】ＰＥＴＥＯＳ蒸着 段階１：気体安定化 Ｏ２ソース流： ８００ｓｃｃｍ Ｈｅソース流： １４００ｓｃｃｍ ＲＦ電力 ０Ｗ 圧力： ８．２Ｔｏｒｒ 時間： １０秒 段階２：ＴＥＯＳ Ｏ２ソース流： ８００ｓｃｃｍ Ｈｅソース流： １４００ｓｃｃｍ ＴＥＯＳ： １０５０ｍｇｍ サセプタ間隔： ２５０ミル（ｍｉｌ
ｌ） ＲＦ電力 ０Ｗ 圧力： ８．２Ｔｏｒｒ 時間： １０秒 段階３：安定化 Ｏ２ソース流： ８００ｓｃｃｍ Ｈｅソース流： １４００ｓｃｃｍ ＴＥＯＳ： １０００ｍｇｍ サセプタ間隔： ２６０ミル ＲＦ電力 ０Ｗ 圧力： ８．２Ｔｏｒｒ 時間： １０秒 段階４：蒸着 Ｏ２ソース流： ８００ｓｃｃｍ Ｈｅソース流： １４００ｓｃｃｍ ＴＥＯＳ： １０００ｍｇｍ サセプタ間隔： ２５０ミル ＲＦ電力 ８２０Ｗ 圧力： ８．２Ｔｏｒｒ 時間： ３９．３秒（１００
０ｎｍのＳｉＯ２に対して） 段階５：排気 時間： ２０秒
【００１９】排気プロセス時は、気体流はなく、電力も
ない。以後、誘電層の約５００ナノメータを除去する化
学機械研摩プロセスを使用して誘電層（例えばＳｉＯ
２）が平面化される。
【００２０】このプロセス後に、密な櫛構造上に見られ
る電気的短絡の数はメーター当たり１以下であり、これ
は標準的な金属化プロセスの仕様に合致する。空気ギャ
ップの高さは金属線路よりわずかに大きいのみで、それ
故以後に蒸着されるレベル間誘電層の厚さは増加される
ことはない。縁の電界（幾何学的効果により電場が強化
される所）は部分的に空気ギャップ内に該当するため、
最終の導体の上面をこえた空気ギャップのわずかな伸長
は有利であるが、これ以上の上方伸長はさらなる利益は
もたらさない。
【００２１】図３はＴＯＦ−ＳＩＭＳ（飛行時間／２次
イオン質量スペクトロスコピ）図の形式の特性結果を示
す。ＴＯＦ−ＳＩＭＳ図の５本の曲線は、側壁材のアー
チの形成後に、密な金属線路（例えば，３５ミクロン線
路と間隔）のサブミクロン・アレイの表面上又はその近
くの各種の化学材料の深度プロファイルを図示してい
る。この解析は、ｙ軸が任意単位で与えられていて、あ
る曲線が他と比較できないという点で定性的である。個
々の曲線は各種の深度における各材料の濃度と比較した
表面上の特定の材料の相対濃度を図示する。ｘ軸は表面
からの深度を示す。
【００２２】［ＣｘＨｙＯ］濃度は表面で高く、１．０
ｎｍの深度で低レベルまで降下する。光レジストは炭素
の元であり、表面での［ＣｘＨｙＯ］の相対的高濃度が
期待できる。Ｂ／ＢＯ濃度と［Ｃ−Ｎ］濃度は１．０ｎ
ｍの深度で高く、５．０ｎｍの深度で降下する。供給気
体の一つであるＢＣｌ３はホウ素の元であり、表面近傍
で相対的に高い濃度のＢ／ＢＯが期待できる。ＡｌＯｘ
とＴｉ／ＴｉＯ濃度は表面からの深度が増大するにつれ
て増加する。それゆえ、隣接金属線路間でアーチを形成
する自立側壁の本体はＡｌＯｘである。
【００２３】別の実施例：単一金属層 この別の実施例では、金属化と犠牲層に単一の金属層を
使用して本発明の新規のプロセスを実行する。この種の
実施例のサンプル実装では、別の犠牲層なしで約８００
ナノメータの厚さのアルミニウムを蒸着する。金属相互
接続間の空気ギャップを形成するために、この金属層は
異方性プラズマ・エッチを受けて側壁上に蒸着を形成す
る。オーバーエッチを完了する前に、レジストは除去さ
れ、従って金属エッチを復元する時、オーバーエッチの
最後の部分は全ての位置から金属を除去する。このサン
プル実施例では、約２００ナノメータの金属層がプラズ
マ・エッチの最後の段階で除去される。これは、側壁被
覆の約２００ナノメータを自由にして外方へ曲げる。上
述したようにＳｉＯ２のような被覆誘電体が金属層と側
壁アーチ上に蒸着され、隣接金属線路間に安定した空気
ギャップを形成する。
【００２４】別の実施例：追加の側壁被覆 別の実施例では、ギャップ２９５上の部分アーチは２０
ｎｍ厚以下が望ましい非常に薄い蒸着層（単独又は側壁
残留物との組み合わせ）により提供可能であると考えら
れる。例えば、窒化シリコンがこのために使用可能であ
る。側壁材料は高度に等形な蒸着を可能としなければな
らず、また犠牲層を除去するエッチに耐えることが可能
でなければならない。この場合、材料はアーチを形成す
るよう外方へ曲げられる固有の機械的応力を与えるもの
を選択する。
【００２５】別の実施例：他の犠牲層 上部金属層は単に犠牲層であり、別の実施例では代わり
に他の犠牲層が使用可能であることに注意されたい。こ
のような他の層は例えば、薄い蒸着窒化側壁を有するポ
リイミドのような有機ポリマも可能である。
【００２６】別の実施例：完全な（Ｆｕｌｌ）アーチ 望ましい実施例では、伸長した側壁残留物は実際には交
わらない。（起こりうる漏れ経路を避けるためには、こ
れは望ましいことである．）しかしながら、実際の実施
例では、より厚い犠牲層を使用することにより及び／又
はすすぎプロセス時に使用するスプレー圧力を変化させ
ることにより側壁残留物を交わるように強制することも
可能である。
【００２７】別の実施例：シリコン シリコンの異方性エッチングも標準的には側壁残留物を
発生し、これを使用して、本明細書で記述したアーチを
形成するためのプラズマ・エッチとすすぎプロセスを実
行し、次いで構造体上に誘電層を蒸着することにより構
造体中に空気ギャップを形成する。これは密に詰め込ん
だＤＲＡＭワード線の製造時に有利である。
【００２８】開示した種類の新規の実施例によると、集
積回路金属化製造方法において、（イ）金属層の上に犠
牲層を蒸着する段階と、（ロ）前記犠牲層と前記金属層
上に側壁被覆を形成しつつ、金属線路を形成するため選
択位置で前記犠牲層と前記金属層までエッチングする段
階と、（ハ）少なくとも部分的に前記犠牲層を除去し、
前記側壁被覆を前記金属層から横方向外方に曲げて、前
記金属線路の隣接するものの間に部分的又は完全なアー
チを形成する段階と、（ニ）全体に誘電層を蒸着して前
記金属線路の隣接するものの間に空気ギャップを形成す
る段階と、を含み、前記金属線路の隣接するものの間の
容量性結合を減少させる、集積回路金属化製造方法が提
供される。
【００２９】開示した他の種類の新規の実施例による
と、集積回路構造内に空気ギャップを形成する方法にお
いて、（イ）部分的に製造した集積回路構造を用意し、
金属層をその上に蒸着する段階と、（ロ）前記金属層の
上に犠牲層を蒸着する段階であって、前記犠牲層は前記
金属層と同じ材料から構成され、前記犠牲層と前記金属
層はエッチ停止部により分離されている前記蒸着段階
と、（ハ）前記犠牲層と前記金属層上に側壁被覆を形成
しつつ、金属線路を形成するため選択位置で前記犠牲層
と前記金属層までエッチングする段階と、（ニ）少なく
とも部分的に前記犠牲層を除去し、前記側壁被覆を前記
金属層から横方向外方に曲げて、前記金属線路の隣接す
るものの間に部分的又は完全なアーチを形成する段階
と、（ホ）全体に誘電層を蒸着して被覆層を形成する段
階と、を含み、空気ギャップは前記金属線路の隣接する
ものの間を横方向に分離して、前記金属線路の隣接する
ものの間の容量性結合を減少させる、集積回路構造内に
空気ギャップを形成する方法が提供される。
【００３０】開示した他の種類の新規の実施例による
と、集積回路において、パターン化した金属層をその上
に有する基板と、前記金属層の隣接線路が中に固体材料
を有していないギャップにより横方向に分離されてお
り、前記ギャップは前記金属層の前記線路の断面積の少
なくとも５０パーセントの断面積を有しており、これに
より前記ギャップは前記金属層の隣接線路間に減少した
容量性結合を提供する集積回路、が提供される。
【００３１】開示した他の種類の新規の実施例による
と、集積回路において、パターン化した金属層をその上
に有する基板と、前記金属層の隣接線路が中に固体材料
を有していないギャップにより横方向に分離されてお
り、前記金属層の前記線路の側壁上に２０ｎｍ以下の誘
電材料があり、前記ギャップは前記金属層の隣接線路間
の減少した容量性結合を与える集積回路を提供する。
【００３２】開示した他の種類の新規の実施例による
と、集積回路において、パターン化した金属層をその上
に有する基板と、前記金属層の隣接線路が中に固体材料
を有していないギャップにより横方向に分離されてお
り、前記ギャップを部分的に覆おう第１の誘電材料のア
ーチと、前記アーチの上に乗って前記ギャップを閉じる
第２の誘電材料の層であって、前記第１の誘電材料とは
異なる組成を有する前記第２の誘電材料の層と、を含
み、前記ギャップは前記金属層の隣接線路間の減少した
容量性結合を与える集積回路を提供する。
【００３３】修正と変更：当業者には認められるよう
に、本出願に記載された新規の概念は広範囲の応用例で
修正変更が可能であり、従って特許主題事項の範囲は示
した特定の例示の教示のどれによっても限定されない。
【００３４】開示の発明は複数金属層のプロセスにも等
しく適用出来ることが容易に認められる（事実、このよ
うなプロセスで最も一般的に使用される）。同様に、記
述したプロセス段階はＢｉＣＭＯＳ又はスマート・パワ
ー・プロセスのようなハイブリッド・プロセスに埋め込
み可能であることも容易に認められる。
【００３５】本方法はアルミニウム金属化を使用して特
に説明してきたが、その応用はアルミニウムに限定され
ず、他の薄膜導体にも適用可能である。例えば、タング
ステン又は銅エッチングも典型的に側壁残留物を発生す
る。
【００３６】金属化と同じ材料が犠牲層として使用され
ている実施例では、上述したアルミニウム実施例と場合
のように、化学処理を調節して、一次パターン・エッチ
時に別の側壁残留物形成を行なうことも可能である。
【００３７】もち論、広範囲の材料及び材料の組み合せ
を使用して金属層を実装することが可能である。加え
て、記載した特定のエッチ化学材料、層組成、層厚は単
なる一例で、特許請求の発明の範囲を決して限定するも
のではない。
【００３８】本発明は又レベル間誘電体の他の誘電材料
の組み合せにも適合可能である。例えば、燐酸珪酸塩、
ゲルマニウム珪酸塩、砒素珪酸塩又はその組み合せを本
望ましい実施例のＳｉＯ２の代わりに使用可能である。
【００３９】新規のプロセス教示はバイポーラ又は他の
素子技術での接点形成にも適用出来る。
【００４０】以上の説明に関して更に以下の項を開示す
る。 （１）集積回路において、パターン化した金属層をその
上に有する基板であって、前記金属層の隣接線路が中に
固体材料を有していないギャップにより横方向に分離さ
れており、前記ギャップは前記金属層の前記線路の断面
積の少なくとも５０パーセントの断面積を有しており、
これにより前記ギャップは前記金属層の隣接線路間に減
少した容量性結合を提供する集積回路。
【００４１】（２）第１項記載の集積回路において、前
記金属層がアルミニウム合金から構成される集積回路。 （３）集積回路において、パターン化した金属層をその
上に有する基板と、前記金属層の隣接線路が中に固体材
料を有していないギャップにより横方向に分離されてお
り、前記金属層の前記線路の側壁上に２０ｎｍ以下の誘
電材料があり、前記ギャップは前記金属層の隣接線路間
の減少した容量性結合を与える集積回路。 （４）第３項記載の集積回路において、前記金属層がア
ルミニウム合金から構成される集積回路。 （５）集積回路において、パターン化した金属層をその
上に有する基板と、前記金属層の隣接線路が中に固体材
料を有していないギャップにより横方向に分離されてお
り、前記ギャップを部分的に覆おう第１の誘電材料のア
ーチと、前記アーチの上に乗って前記ギャップを閉じる
第２の誘電材料の層であって、前記第１の誘電材料とは
異なる組成を有する前記第２の誘電材料の層と、を含
み、前記ギャップは前記金属層の隣接線路間の減少した
容量性結合を与える集積回路。 （６）第５項記載の集積回路において、前記金属層がア
ルミニウム合金から構成される集積回路。 （７）集積回路金属化製造方法において、（イ）金属層
の上に犠牲層を蒸着する段階と、（ロ）前記犠牲層と前
記金属層上に側壁被覆を形成しつつ、金属線路を形成す
るため選択位置で前記犠牲層と前記金属層までエッチン
グする段階と、（ハ）少なくとも部分的に前記犠牲層を
除去し、前記側壁被覆を前記金属層から横方向外方に曲
げて、前記金属線路の隣接するものの間に部分的又は完
全なアーチを形成する段階と、（ニ）全体に誘電層を蒸
着して前記金属線路の隣接するものの間に空気ギャップ
を形成する段階と、を含み、前記金属線路の隣接するも
のの間の容量性結合を減少させる、集積回路金属化製造
方法。 （８）第７項記載の方法において、前記側壁被覆は絶縁
体である方法。 （９）第７項記載の方法において、前記金属はアルミニ
ウムであり、前記エッチング段階は、ホウ素、窒素及び
塩素を含むソース気体を使用して実行される方法。 （１０）第７項記載の方法において、前記犠牲層を除去
し、前記側壁被覆を曲げる前記段階は、プラズマ・エッ
チとすすぎプロセスを使用して実行される方法。
【００４２】（１１）第７項記載の方法において、前記
犠牲層は前記金属層と連続している方法。 （１２）集積回路構造内に空気ギャップを形成する方法
において、（イ）部分的に製造した集積回路構造を用意
し、金属層をその上に蒸着する段階と、（ロ）前記金属
層の上に犠牲層を蒸着する段階であって、前記犠牲層は
前記金属層と同じ材料から構成され、前記犠牲層と前記
金属層はエッチ停止部により分離されている前記蒸着段
階と、（ハ）前記犠牲層と前記金属層上に側壁被覆を形
成しつつ、金属線路を形成するため選択位置で前記犠牲
層と前記金属層までエッチングする段階と、（ニ）少な
くとも部分的に前記犠牲層を除去し、前記側壁被覆を前
記金属層から横方向外方に曲げて、前記金属線路の隣接
するものの間に部分的又は完全なアーチを形成する段階
と、（ホ）全体に誘電層を蒸着して被覆層を形成する段
階と、を含み、空気ギャップは前記金属線路の隣接する
ものの間を横方向に分離して、前記金属線路の隣接する
ものの間の容量性結合を減少させる、集積回路構造内に
空気ギャップを形成する方法。 （１３）第１２項記載の方法において、前記金属はアル
ミニウムであり、前記エッチング段階は、ホウ素、窒素
及び塩素を含むソース気体を使用して実行される方法。 （１４）第１２項記載の方法において、前記犠牲層を除
去し、前記側壁被覆を曲げる前記段階は、プラズマ・エ
ッチとすすぎプロセスを使用して実行される方法。 （１５）第１２項記載の方法において、前記犠牲層は前
記金属層と連続している方法。
【００４３】（１６）光レジストをはがした後既に形成
されているアルミニウム相互接続を乾燥エッチすること
により、側壁が相互接続間のギャップを完全に又は部分
的に覆う高速論理素子用の究極の低ｋ（ｋ＝１）ギャッ
プ構造を提供する。この方法は２酸化シリコンの以後の
蒸着と空気ギャップの形成に特に有用である。
【図面の簡単な説明】
開示の発明は、本発明の重要なサンプル実施例を図示
し、引用により本明細書に含まれる、添付の図面を参照
して以下に説明される。
【図１】空気ギャップ形成のプロセス流れ図。
【図２】本発明の望ましい実施例による集積回路製造方
法時の空気ギャップ分離の形成を図示する。
【図３】図２Ｃの構造に対する特性結果の図。
【図４】従来技術でいかに不要な空所が偶然に形成され
るかを図示する。
【符号の説明】
２００ 光レジスト ２１０、２４０ アルミニウム層 ２３０ 中間ＴｉＮ層 ２７０、２８０ 酸化層 ２９０ 側壁残留物 ２９５ 空気ギャップ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】集積回路において、 パターン化した金属層をその上に有する基板であって、
    前記金属層の隣接線路が中に固体材料を有していないギ
    ャップにより横方向に分離されており、 前記ギャップは前記金属層の前記線路の断面積の少なく
    とも５０パーセントの断面積を有しており、 これにより前記ギャップは前記金属層の隣接線路間に減
    少した容量性結合を提供する集積回路。
  2. 【請求項２】集積回路において、 パターン化した金属層をその上に有する基板と、前記金
    属層の隣接線路が中に固体材料を有していないギャップ
    により横方向に分離されており、 前記金属層の前記線路の側壁上に２０ｎｍ以下の誘電材
    料があり、 前記ギャップは前記金属層の隣接線路間の減少した容量
    性結合を与える集積回路。
  3. 【請求項３】集積回路において、 パターン化した金属層をその上に有する基板と、前記金
    属層の隣接線路が中に固体材料を有していないギャップ
    により横方向に分離されており、 前記ギャップを部分的に覆おう第１の誘電材料のアーチ
    と、 前記アーチの上に乗って前記ギャップを閉じる第２の誘
    電材料の層であって、前記第１の誘電材料とは異なる組
    成を有する前記第２の誘電材料の層と、を含み、 前記ギャップは前記金属層の隣接線路間の減少した容量
    性結合を与える集積回路。
  4. 【請求項４】集積回路金属化製造方法において、 （イ）金属層の上に犠牲層を蒸着する段階と、 （ロ）前記犠牲層と前記金属層上に側壁被覆を形成しつ
    つ、金属線路を形成するため選択位置で前記犠牲層と前
    記金属層までエッチングする段階と、 （ハ）少なくとも部分的に前記犠牲層を除去し、前記側
    壁被覆を前記金属層から横方向外方に曲げて、前記金属
    線路の隣接するものの間に部分的又は完全なアーチを形
    成する段階と、 （ニ）全体に誘電層を蒸着して前記金属線路の隣接する
    ものの間に空気ギャップを形成する段階と、を含み、 前記金属線路の隣接するものの間の容量性結合を減少さ
    せる、集積回路金属化製造方法。
  5. 【請求項５】集積回路構造内に空気ギャップを形成する
    方法において、 （イ）部分的に製造した集積回路構造を用意し、金属層
    をその上に蒸着する段階と、 （ロ）前記金属層の上に犠牲層を蒸着する段階であっ
    て、前記犠牲層は前記金属層と同じ材料から構成され、
    前記犠牲層と前記金属層はエッチ停止部により分離され
    ている前記蒸着段階と、 （ハ）前記犠牲層と前記金属層上に側壁被覆を形成しつ
    つ、金属線路を形成するため選択位置で前記犠牲層と前
    記金属層までエッチングする段階と、 （ニ）少なくとも部分的に前記犠牲層を除去し、前記側
    壁被覆を前記金属層から横方向外方に曲げて、前記金属
    線路の隣接するものの間に部分的又は完全なアーチを形
    成する段階と、 （ホ）全体に誘電層を蒸着して被覆層を形成する段階
    と、を含み、 空気ギャップは前記金属線路の隣接するものの間を横方
    向に分離して、前記金属線路の隣接するものの間の容量
    性結合を減少させる、集積回路構造内に空気ギャップを
    形成する方法。
JP9370227A 1996-12-23 1997-12-24 アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 Pending JPH10223760A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3384296P 1996-12-23 1996-12-23
US033842 1996-12-23

Publications (1)

Publication Number Publication Date
JPH10223760A true JPH10223760A (ja) 1998-08-21

Family

ID=21872774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9370227A Pending JPH10223760A (ja) 1996-12-23 1997-12-24 アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法

Country Status (4)

Country Link
US (1) US5880026A (ja)
JP (1) JPH10223760A (ja)
KR (1) KR19980064515A (ja)
TW (1) TW434863B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924760A3 (en) * 1997-12-19 2001-05-16 Texas Instruments Incorporated Address transition detection circuit
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US7071101B1 (en) * 1998-12-09 2006-07-04 Advanced Micro Devices, Inc. Sacrificial TiN arc layer for increased pad etch throughput
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US6130151A (en) * 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6306754B1 (en) 1999-06-29 2001-10-23 Micron Technology, Inc. Method for forming wiring with extremely low parasitic capacitance
US6358862B1 (en) 1999-09-02 2002-03-19 Micron Technology, Inc Passivation integrity improvements
US7105420B1 (en) * 1999-10-07 2006-09-12 Chartered Semiconductor Manufacturing Ltd. Method to fabricate horizontal air columns underneath metal inductor
US6200900B1 (en) * 1999-10-08 2001-03-13 National Semiconductor Corporation Method for formation of an air gap in an integrated circuit architecture
US7427526B2 (en) 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
AU2002364157A1 (en) * 2001-12-12 2003-06-23 The Pennsylvania State University Chemical reactor templates: sacrificial layer fabrication and template use
WO2003060986A2 (en) * 2002-01-11 2003-07-24 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
US7449407B2 (en) * 2002-11-15 2008-11-11 United Microelectronics Corporation Air gap for dual damascene applications
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US20050239284A1 (en) * 2004-04-21 2005-10-27 International Business Machines Corporation Wiring structure for integrated circuit with reduced intralevel capacitance
US8110215B2 (en) * 2004-04-30 2012-02-07 Kimberly-Clark Worldwide, Inc. Personal care products and methods for inhibiting the adherence of flora to skin
KR100595330B1 (ko) * 2005-06-02 2006-07-03 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US8319278B1 (en) 2009-03-31 2012-11-27 Maxpower Semiconductor, Inc. Power device structures and methods using empty space zones
JP5570953B2 (ja) 2010-11-18 2014-08-13 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
SG181212A1 (en) * 2010-11-18 2012-06-28 Toshiba Kk Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps
KR102687971B1 (ko) 2016-11-28 2024-07-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2021150341A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198385A (en) * 1991-01-11 1993-03-30 Harris Corporation Photolithographic formation of die-to-package airbridge in a semiconductor device
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
EP0706215A3 (en) * 1994-09-15 1996-11-20 Texas Instruments Inc Semiconductor device improvements and manufacturing
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption

Also Published As

Publication number Publication date
TW434863B (en) 2001-05-16
KR19980064515A (ko) 1998-10-07
US5880026A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US6403461B1 (en) Method to reduce capacitance between metal lines
US7799693B2 (en) Method for manufacturing a semiconductor device
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
JP3248492B2 (ja) 半導体装置及びその製造方法
US6605545B2 (en) Method for forming hybrid low-K film stack to avoid thermal stress effect
US6479380B2 (en) Semiconductor device and manufacturing method thereof
US6187663B1 (en) Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
JPH10289953A (ja) 集積回路上の多重レベル相互接続間の金属間誘電体を平坦化する方法
JP2003514397A (ja) 自己整合されたビア構造における空隙誘電体
US6232237B1 (en) Method for fabricating semiconductor device
US20030068894A1 (en) Liner with poor step coverage to improve contact resistance in W contacts
JP2001223269A (ja) 半導体装置およびその製造方法
KR20030027453A (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
US6774031B2 (en) Method of forming dual-damascene structure
JP3781175B2 (ja) コンタクトホールの形成方法
EP0790645A2 (en) Intermetal dielectric planarization
JP2001284451A (ja) 二次元波形構造の製造方法
US6162722A (en) Unlanded via process
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
US20030209805A1 (en) Flourine doped SiO2 film and method of fabrication
JP2000150517A (ja) 半導体集積回路装置およびその製造方法