KR20090037103A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090037103A KR20090037103A KR1020070102545A KR20070102545A KR20090037103A KR 20090037103 A KR20090037103 A KR 20090037103A KR 1020070102545 A KR1020070102545 A KR 1020070102545A KR 20070102545 A KR20070102545 A KR 20070102545A KR 20090037103 A KR20090037103 A KR 20090037103A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- semiconductor device
- manufacturing
- layer
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims abstract description 97
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000002356 single layer Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 40
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 9
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 150000003608 titanium Chemical class 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 150000004762 orthosilicates Chemical class 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 22
- 230000001052 transient effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선간 연결을 위한 콘택홀 형성시 배리어막의 펀치 현상을 방지하고, 콘택 오픈불량을 방지할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 기판 상에 배선용 도전층과 배리어층이 적층된 금속배선을 형성하는 단계; 상기 배리어층 상에 층간산화막을 형성하는 단계; 카본이 다량 함유된 불화탄소계 가스를 사용하여 상기 배리어층이 오픈되는 타겟으로 상기 층간산화막을 식각하는 단계; 상기 층간산화막 식각보다 카본이 적은 가스를 사용하여 상기 배리어층을 일정깊이 과도식각하여 콘택홀을 형성하는 단계를 포함하여 금속배선 간 연결을 위한 콘택홀 형성시 배리어층의 펀치현상 및 콘택홀 오픈불량을 방지함으로써 소자의 신뢰성을 확보할 수 있는 효과가 있다.
카본리치가스, 금속배선, 콘택홀, 과도식각
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 금속배선 제조방법에 관한 것이다.
반도체 소자의 금속배선(Metal Line) 형성에 있어서, 금속배선 간 연결을 위한 콘택(Interconnection) 중에서 하부 금속배선에 대한 SOT(Stop On TiN)를 구현하고 있다.
SOT(Stopn On TiN)란, 금속배선 간 연결을 위한 콘택홀 식각시 하부 금속배선 상부에 존재하는 반사방지 역할을 하기 위한 배리어 막인 ARC(Anti Reflection Coating) TiN에서 식각이 멈추도록 하여 하부 금속막과의 접촉을 방지하기 위한 것이다.
도 1은 종래 기술에 따른 반도체 소자를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 기판(11) 상부에 금속배선용 금속막(12)을 형성하고, 금속막(12) 상에 반사방지용 배리어막(13)을 형성하고, 배리어막(13) 상에 층 간절연막(14)을 형성한 후, 금속배선(M1) 간의 연결을 위한 콘택홀(15)을 형성한다. 이때, 금속막(12)은 알루미늄, 배리어막(13)은 티타늄질화막(TiN)일 수 있다.
위와 같이, 종래 기술은 금속막(12) 상에 반사방지용 배리어막(13)을 형성하고, 콘택홀(15) 형성시 배리어막(13)에서 식각이 정지되도록 하여 금속막(12)이 공기 중에 노출되어 산화되는 것을 방지할 수 있다.
그러나, 종래 기술은 콘택홀 형성시 배리어막(13)과의 식각 선택비 저하 및 배리어막(13)의 두께가 얇아서 펀치(Punch)와 같은 현상이 발생하는 문제점이 있다. 또한, 펀치를 방지하고자 식각 타겟(Etch Target)을 줄일 경우 콘택 오픈불량(Contact Not Open)이 발생하는 문제점이 있다.
또한, 배리어막(13)의 두께를 두껍게 형성하여 펀치 현상을 방지하고자 하는 경우, 금속배선 식각시 감광막의 식각마진 부족으로 감광막의 과도한 손실(Loss)이 발생하게 되어 콘택홀의 상부 절연막이 손실(Top Notch)되며, 금속배선 어택(Attack)에 의해 배선간 단락(Short) 등이 발생하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 금속배선 간 연결을 위한 콘택홀 형성시 배리어막의 펀치 현상을 방지하고, 콘택 오픈불량을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 기판 상에 배선용 도전층과 배리어층이 적층된 금속배선을 형성하는 단계; 상기 배리어층 상에 층간산화막을 형성하는 단계; 카본이 다량 함유된 불화탄소계 가스를 사용하여 상기 배리어층이 오픈되는 타겟으로 상기 층간산화막을 식각하는 단계; 상기 층간산화막 식각보다 카본이 적은 가스를 사용하여 상기 배리어층을 일정깊이 과도식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 배리어층은 티타늄막과 티타늄질화막의 적층구조이고, 불화탄소계 가스는 C4F8, C4F6 및 C3F8으로 이루어진 그룹 중에서 선택된 어느 하나인 것을 특징으로 한다.
또한, 층간산화막을 식각하는 단계는, 층간산화막과 배리어층의 식각선택비가 10∼20:1이 되고, 1mTorr∼50mTorr의 압력에서 실시하는 것을 특징으로 한다.
그리고, 과도식각하는 단계는 층간산화막과 배리어층의 식각선택비가 1∼ 10:1이 되고, CF4 또는 CHF3가스를 사용하여 50mTorr∼200mTorr의 압력에서 실시하는 것을 특징으로 한다.
상술한 본 발명에 의한 반도체 소자의 제조방법은 금속배선 간 연결을 위한 콘택홀 형성시 배리어층의 펀치현상 및 콘택홀 오픈불량을 방지함으로써 소자의 신뢰성을 확보할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 반도체 소자에서 금속배선(Metal Line) 간 연결을 위한 콘택홀 형성공정에서 금속배선에 대한 SOT(Stop On TiN)을 구현할 때, 콘택홀 식각시에는 TiN에 대한 높은 선택비를 구현하여 TiN의 펀치를 방지하고, 과도식각시에는 콘택홀 식각시보다 낮은 선택비를 구현하여 콘택홀의 오픈불량을 방지하고자 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타내는 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(21) 상에 금속배선(M1)을 형성한다. 기 판(21)은 DRAM공정이 진행되는 반도체(실리콘) 기판일 수 있고, 게이트, 비트라인 및 캐패시터 등의 소정공정이 완료된 기판일 수 있다.
또한, 금속배선(M1)은 배선용 도전층(22)과 배리어층(23)의 적층구조로 형성할 수 있다. 여기서, 배선용 도전층(22)은 알루미늄(Al)일 수 있고, 배리어층(23)은 티타늄막(Ti)과 티타늄질화막(TiN)의 적층구조일 수 있다.
특히, 배리어층(23)은 배선용 도전층(22)이 공기 중에 노출되어 산화 및 열화되는 것을 방지하고, 동시에 금속배선 패터닝시 반사방지 역할을 하기 위한 것이다. 즉, SOT(Stop On TiN, 배리어막(23)의 최상부층인 티타늄질화막에서 식각을 정지하여 배선용 도전층(22)이 공기중에 노출되는 것을 방지하는 공정) 공정과 같은 콘택홀 형성시 배리어층(23)에서 식각을 정지하여 배선용 도전층(22)의 공기 중 노출을 방지하는 것이다.
이를 위해, 배리어층(23)은 티타늄막(Ti)과 티타늄질화막(TiN)의 총 적층두께가 300Å∼1500Å이 되도록 형성한다. 이는 배리어층(23)의 두께가 너무 얇은 경우 배리어 역할을 하지 못하고, 너무 두꺼운 경우 금속배선 패터닝시 마스크패턴의 식각마진이 부족해 지는 등의 문제가 발생하여 금속배선 정의(Define) 자체가 어려워 지기 때문이다. 예컨대, 배리어층(23)의 바람직한 두께가 900Å인 경우 티타늄막의 두께는 100Å일 수 있고, 티타늄질화막의 두께는 800Å일 수 있다.
이어서, 금속배선(M1) 상에 층간산화막(24)을 형성한다. 층간산화막(24)(IMD;Inter Metal Dielectric)은 단층 또는 다층일 수 있고, 바람직하게는 적어도 2층 이상의 다층구조일 수 있다. 층간산화막(24)은 TEOS(Tetra Ethyle Ortho Silicate)계열(예컨대, PETEOS(Plasma Enhanced TEOS) 또는 LPTEOS(Low Plasma TEOS))일 수 있고, 층간산화막(24)은 TEOS계열, SOG(Spin On Glass)산화막 및 TEOS계열의 적층구조 또는 TEOS계열, HDP(High Density Plasma)산화막 및 TEOS계열의 적층구조일 수 있다. 여기서, SOG산화막이란, 스핀 온 코팅(Spin On Coating) 방식으로 형성된 산화막이고, HDP 산화막이란, 고밀도 플라즈마(High Density Plasma)로 형성된 산화막을 뜻한다.
이어서, 층간산화막(24) 상에 감광막패턴(25)을 형성한다. 감광막패턴(25)은 층간산화막(24) 상에 감광막을 코팅(Coating)하고 노광(Exposure, 정렬이 끝나면 마스크(Mask)의 상이 웨이퍼(기판(21))에 옮겨지도록 자외선에 노출시키는 공정) 및 현상(Development, 마스킹 및 노광공정으로 정의되지 않은 부분의 감광막을 제거하는 공정)으로 콘택홀 형성지역이 오픈되도록 패터닝하여 형성할 수 있다.
도 2b에 도시된 바와 같이, 카본이 다량 함유된(Carbon Rich) 불화탄소계 가스를 이용하여 배리어층(23)이 오픈되는 타겟으로 층간산화막(24)을 식각한다. 여기서, 카본이 다량 함유된 불화탄소계 가스는 C:F의 비율(질량비)이 1:1∼3이 되는 가스를 말하는 것으로, 배리어층(23)이 층간산화막(24) 대비 높은 식각선택비를 가지도록 하기 위한 것이다. 즉, 카본(Carbon)이 배리어층(23)의 최상부층인 티타늄질화막을 구성하는 티타늄(Ti) 또는 질소(N)와 반응하면서 생성되는 반응물질이 금속성을 띄는 폴리머로 형성되면서 식각선택비가 높아지게 된다.
위와 같이, 카본이 다량 함유된 CF계 가스를 사용하면 층간산화막(24)과 배리어층(23) 사이에 10∼20:1의 식각선택비를 확보할 수 있다.
불화탄소계 가스는, C4F8, C4F6 및 C3F8으로 이루어진 그룹 중에서 선택된 어느 하나를 사용할 수 있다. 또한, 1mTorr∼50mTorr의 저압력(Low Pressure)에서 실시하여 층간산화막(24)의 식각이 보다 원활해지도록 할 수 있다. 즉, 낮은 압력에서 식각공정을 진행함으로써 식각에 참여하는 가스들의 움직임이 더욱 활성화되면서 식각속도가 빨라진다.
도 2c에 도시된 바와 같이, 층간산화막(24) 식각시 보다 카본이 적은 가스를 사용하여 배리어층(23)을 일정깊이 과도식각하여 콘택홀(26)을 형성한다. 여기서, 과도식각은 층간산화막(24) 식각시 배리어층(23)에 대한 고선택비로 인해 식각정지(Etch Stop) 현상이 발생하고, 이로 인한 콘택홀의 오픈불량(Not Open)을 방지하기 위해 배리어층(23)의 일부를 식각하는 추가식각공정이다.
과도식각은 층간산화막(24) 식각공정보다 배리어층(23)이 낮은 식각선택비를 가지도록 실시함으로써 배리어층(23)의 적절한 손실(Loss)를 유발할 수 있다. 과도식각에 의해 손실되는 배리어층(23)의 두께는 160Å∼840Å이 되는 타겟으로 진행할 수 있다. 예컨대, 배리어층(23)의 두께가 900Å경우 과도식각에 의해 손실되는 배리어층(23)의 두께는 500Å이 되는 타겟으로 진행할 수 있다.
과도식각은 층간산화막(24) 식각시 보다 카본의 함유량이 적은 가스와, 층간산화막(24) 식각시에 인가된 압력보다 높은 압력을 인가하여 배리어층(23)의 적절한 손실을 유발할 수 있다. 예컨대, 과도식각은 CF4 또는 CHF3가스를 사용하고, 50mT∼200mT의 중압(Middle Pressure)을 인가하여 실시할 수 있다.
위와 같이, 카본이 적은 가스와 높은 압력을 인가하여 과도식각을 실시하면 층간산화막(24)과 배리어층(23) 사이에 1∼10:1의 식각선택비를 확보할 수 있다.
식각된 배리어층(23)은 '배리어층(23A)'으로 도시하였다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 콘택홀 형성방법을 나타내는 TEM사진이다.
도 3a에 도시된 바와 같이, 카본이 다량 함유된 불화탄소계 가스를 사용하여 콘택홀 식각공정을 진행한 후의 모습을 알 수 있다. 카본이 다량 함유된 불화탄소계 가스를 사용하여 티타늄질화막이 층간산화막 대비 높은 식각선택비를 가지도록 층간산화막을 식각함으로써, 층간산화막 식각 후 티타늄질화막에서 식각이 정지된 것을 알 수 있다. 이와 같이, 카본이 다량 함유된 불화탄소계 가스에 대한 티타늄질화막의 높은 식각선택비로 인해 티타늄질화막 즉, 배리어층의 펀치(Punch)현상을 방지할 수 있다.
도 3b에 도시된 바와 같이, 과도식각 후 티타늄질화막의 적절한 손실이 유발된 것을 알 수 있다. 층간산화막 식각시보다 카본의 함량이 적은 가스를 사용하여 티타늄질화막이 층간산화막 대비 낮은 식각선택비를 가지도록 과도식각을 실시함으로써 티타늄질화막의 적절한 손실이 유발되어 콘택홀의 오픈불량(Not Open)을 방지할 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 산화막 및 티타늄질화막의 식각 율을 나타내는 표이다.
도 4a를 참조하면, 본 발명의 콘택홀 식각공정에 사용된 카본리치가스를 사용하여 50초 동안 식각을 실시할때 산화막의 식각율은 114Å/초(sec)이고, 계속해서 45초 동안 티타늄질화막을 식각하는 경우 400Å의 식각이 진행되어 티타늄질화막의 식각율이 8.8Å/초(sec)인 것을 알 수 있다. 따라서, 산화막과 티타늄질화막의 선택비는 12:1이상이 된다. 이를 이용하면 본 발명의 실시예와 같이 티타늄질화막의 펀치현상을 방지할 수 있다.
도 4b를 참조하면, 본 발명의 과도식각에 사용된 가스(예컨대, CF4 또는 CHF3)를 사용하여 20초 동안 식각을 실시할 때 티타늄질화막이 480Å의 두께만큼 손실되었고, 30초 동안 식각을 실시할 때 티타늄질화막이 620Å의 두께만큼 손실되어 티타늄질화막의 식각율이 14Å/초(sec)인 것을 알 수 있다. 이를 이용하면 본 발명의 실시예와 같이 과도식각에 의해 티타늄질화막의 적절한 손실을 유발하여 콘택홀의 오픈불량을 방지할 수 있다.
상기한 본 발명은, 카본이 다량 함유된 불화탄소계 가스를 사용하여 층간산화막(24)을 식각함으로써 배리어층(23)에 대한 높은 식각선택비를 확보하고, 층간산화막(24) 식각시 보다 카본이 적은 가스 및 높은 압력을 사용하여 배리어층(23)에 대한 식각선택비를 낮추어 일정깊이 과도식각함으로써 배리어층(23)의 펀치(Punch)현상을 방지할 수 있고, 동시에 배리어층(23)의 적절한 손실(Loss)를 유 발하여 콘택홀의 오픈불량(Not Open)을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 반도체 소자의 금속배선 콘택홀 제조방법을 나타내는 단면도,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타내는 공정 단면도,
도 3a 및 도 3b는 본 발명의 실시예에 따른 콘택홀 형성방법을 나타내는 TEM사진,
도 4a 및 도 4b는 본 발명의 실시예에 따른 산화막 및 티타늄질화막의 식각율을 나타내는 표.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 금속배선용 도전막
23 : 배리어막 24 : 층간산화막
25 : 감광막패턴 26 : 콘택홀
Claims (15)
- 기판 상에 배선용 도전층과 배리어층이 적층된 금속배선을 형성하는 단계;상기 배리어층 상에 층간산화막을 형성하는 단계;카본이 다량 함유된 불화탄소계 가스를 사용하여 상기 배리어층이 오픈되는 타겟으로 상기 층간산화막을 식각하는 단계; 및상기 층간산화막 식각보다 카본이 적은 가스를 사용하여 상기 배리어층을 일정깊이 과도식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 배리어층은 티타늄막과 티타늄질화막의 적층구조인 반도체 소자의 제조방법.
- 제1항에 있어서,상기 불화탄소계 가스는 C:F의 비율이 1:1∼3이 되는 가스를 사용하는 반도체 소자의 제조방법.
- 제3항에 있어서,상기 불화탄소계 가스는 C4F8, C4F6 및 C3F8으로 이루어진 그룹 중에서 선택된 어느 하나인 반도체 소자의 제조방법.
- 제2항에 있어서,상기 층간산화막을 식각하는 단계는,상기 층간산화막과 상기 배리어층의 식각선택비가 10∼20:1이 되는 반도체 소자의 제조방법.
- 제5항에 있어서,상기 층간산화막을 식각하는 단계는,1mTorr∼50mTorr의 압력에서 실시하는 반도체 소자의 제조방법.
- 제2항에 있어서,상기 배리어층을 과도식각하는 단계는,상기 층간산화막과 상기 배리어층의 식각선택비가 1∼10:1이 되는 반도체 소자의 제조방법.
- 제7항에 있어서,상기 배리어층을 과도식각하는 단계는,CF4 또는 CHF3가스를 사용하여 실시하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 배리어층을 과도식각하는 단계는,50mTorr∼200mTorr의 압력에서 실시하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 배선용 도전층은 알루미늄인 반도체 소자의 제조방법.
- 제1항에 있어서,상기 배리어층은 300Å∼1500Å인 반도체 소자의 제조방법.
- 제11항에 있어서,상기 배리어층을 과도식각하는 단계는,상기 배리어층이 160Å∼840Å의 두께로 잔류하는 타겟으로 실시하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 층간산화막은 단층 또는 다층인 반도체 소자의 제조방법.
- 제13항에 있어서,상기 층간산화막은 TEOS(Tetra Ethyle Ortho Silicate)계열을 포함하는 반도체 소자의 제조방법.
- 제13항에 있어서,상기 층간산화막은 TEOS계열, SOG(Spin On Glass)산화막 및 TEOS계열의 적층 구조 또는 TEOS계열, HDP(High Density Plasma)산화막 및 TEOS계열의 적층구조인 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102545A KR20090037103A (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 제조방법 |
| US11/965,574 US20090098725A1 (en) | 2007-10-11 | 2007-12-27 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102545A KR20090037103A (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090037103A true KR20090037103A (ko) | 2009-04-15 |
Family
ID=40534658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070102545A KR20090037103A (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090098725A1 (ko) |
| KR (1) | KR20090037103A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6169521B2 (ja) * | 2014-04-09 | 2017-07-26 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| KR20160071947A (ko) * | 2014-12-12 | 2016-06-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| CN110581117B (zh) * | 2019-09-18 | 2021-04-27 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
| KR20220153175A (ko) | 2021-05-10 | 2022-11-18 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177338B1 (en) * | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
| US6914004B2 (en) * | 2001-09-28 | 2005-07-05 | Texas Instruments Incorporated | Method for via etching in organo-silica-glass |
| US7253115B2 (en) * | 2003-02-06 | 2007-08-07 | Applied Materials, Inc. | Dual damascene etch processes |
-
2007
- 2007-10-11 KR KR1020070102545A patent/KR20090037103A/ko not_active Application Discontinuation
- 2007-12-27 US US11/965,574 patent/US20090098725A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090098725A1 (en) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4378297B2 (ja) | 低い有効誘電率を有する半導体デバイスの製造方法 | |
| CN100419995C (zh) | 双镶嵌工艺 | |
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| KR20090037103A (ko) | 반도체 소자의 제조방법 | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| KR100576463B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR20140083696A (ko) | 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 | |
| KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| KR100380150B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20090043985A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
| KR100886641B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| JP2009088013A (ja) | 半導体装置の製造方法 | |
| KR20100053911A (ko) | 반도체 장치 제조 방법 | |
| JP2006108336A (ja) | 半導体装置の製造方法 | |
| JP2007281507A (ja) | 半導体装置の製造方法 | |
| KR20030058636A (ko) | 반도체소자의 형성방법 | |
| KR20080029627A (ko) | 반도체 소자 제조방법 | |
| KR20090043984A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20060075947A (ko) | 반도체 소자 제조 방법 | |
| KR19990002278A (ko) | 반도체소자의 배선형성방법 | |
| KR20030002110A (ko) | 자기정렬콘택 플러그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |