KR100851922B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100851922B1
KR100851922B1 KR1020070088443A KR20070088443A KR100851922B1 KR 100851922 B1 KR100851922 B1 KR 100851922B1 KR 1020070088443 A KR1020070088443 A KR 1020070088443A KR 20070088443 A KR20070088443 A KR 20070088443A KR 100851922 B1 KR100851922 B1 KR 100851922B1
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
gas
semiconductor device
etching
Prior art date
Application number
KR1020070088443A
Other languages
English (en)
Inventor
박상수
신수범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070088443A priority Critical patent/KR100851922B1/ko
Priority to US11/951,195 priority patent/US7994065B2/en
Application granted granted Critical
Publication of KR100851922B1 publication Critical patent/KR100851922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 원가절감을 위해 다기능하드마스크를 적용하면서, 식각공정에서 SOC막의 부피팽창을 방지할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 기판 상에 SOC(Spin On Carbon)막과 다기능하드마스크층을 적층하는 단계; 상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계; 상기 다기능하드마스크층을 메인식각하는 단계; 스퍼터링 가스를 사용하여 상기 다기능하드마스크층을 과도식각하는 단계; 상기 다기능하드마스크층을 사용하여 상기 SOC막을 식각하는 단계; 상기 SOC막 및 다기능하드마스크층을 사용하여 상기 기판을 식각하는 단계를 포함하여 다기능하드마스크의 과도식각시 스퍼터링효과를 이용한 식각을 실시하여 불소기에 의한 SOC막의 부피팽창을 방지하여 원가절감 및 소자의 신뢰성을 확보할 수 있는 효과가 있다.
메인식각, 과도식각, 부피팽창, 다기능하드마스크

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 다기능하드마스크를 적용하는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 패턴의 미세화가 계속 진행되면서 마스크 공정에서 감광막의 두께가 얇아지고 있다. 감광막의 두께가 얇아지면 식각공정시 식각마진이 부족하여 하부에 형성된 물질이 일부 식각되어 공정 마진이 감소하며, 이러한 공정마진 감소로 인해 반도체 소자의 특성이 악화되는 문제가 있다.
현재, 감광막으로는 부족한 공정마진을 확보하기 위하여 비정질카본(Amourphous Carbon)을 하드마스크로 사용하는 기술이 제안되고 있다.
그러나, 비정질카본의 경우 형성비용이 비싸고, 식각공정이 용이하지 못한 문제가 있다. 또한, 비정질카본을 하드마스크로 사용하기 위해서는 감광막을 형성하기 전에 실리콘산화질화막(SiON) 및 반사방지막(Anti Reflective Coating Layer)을 추가로 형성해야 하는 문제점이 있다.
따라서, 비정질카본을 대체하기 위해 다기능하드마스크(Multifuntion Hard Mask, MFHM)를 개발 및 적용하고 있다. 다기능하드마스크의 경우 SOC(Spin On Carbon)막과 다기능하드마스크의 적층구조로 형성할 수 있고, SOC막 및 다기능하드마스크 모두 코팅방식으로 형성하여 비정질카본 적용시보다 공정 마진 감소 및 원가절감을 할 수 있다.
그러나, 불소계 가스에 의해 식각되는 다기능하드마스크의 식각공정에서 과도식각 진행시 불소계 가스에 의해 SOC막에 변형이 일어나는 문제점이 있다.
도 1a 및 도 1b는 불소기에 의한 SOC막(11)의 변형을 나타내는 사시도이다.
도 1a에 도시된 바와 같이, 불소기가 SOC막(11)과 만나게 되면 도 1b에 도시된 바와 같이 SOC막이 막내 스트레스(부피팽창)에 의한 변형(11A)이 발생하는 것을 알 수 있다.
도 2는 SOC막과 불소기를 결합을 나타내는 결합도이다.
도 2에 도시된 바와 같이, 입자가 작은 수소(H)와 입자가 큰 탄소(C)가 결합된 SOC막에 입자가 큰 불소기(F)가 침투하게 되면 수소(H)자리에 불소기(F)가 들어가 탄소(C)와 반응하게 되어 부피가 증가(Volume Increase)되는 것을 알 수 있다.
본 발명은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 원가절감을 위해 다기능하드마스크를 적용하면서, 식각공정에서 SOC막의 부피팽창을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 기판 상에 SOC(Spin On Carbon)막과 다기능하드마스크층을 적층하는 단계; 상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계; 상기 다기능하드마스크층을 메인식각하는 단계; 스퍼터링 가스를 사용하여 상기 다기능하드마스크층을 과도식각하는 단계; 상기 다기능하드마스크층을 사용하여 상기 SOC막을 식각하는 단계; 상기 SOC막 및 다기능하드마스크층을 사용하여 상기 기판을 식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자의 콘택홀 제조방법은 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 SOC막과 다기능하드마스크층을 적층하는 단계; 상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계; 상기 다기능하드마스크층을 메인식각하는 단계; 스퍼터링 가스를 사용하여 상기 다기능하드마스크층을 과도식각하는 단계; 상기 다기능하드마스크층을 사용하여 상기 SOC막을 식각하는 단계; 상기 SOC막 및 다기능하드마스크층을 사용하여 상기 층간절연막을 식각 하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 과도식각은 불소계가스와 스퍼터링가스를 사용하여 실시하되, 불소계가스는 CHF3이고, 상기 스퍼터링가스는 헬륨(He)가스인 것을 특징으로 한다.
상기한 본 발명에 의한 반도체 소자의 제조방법은 다기능하드마스크의 과도식각시 스퍼터링효과를 이용한 식각을 실시하여 불소기에 의한 SOC막의 부피팽창을 방지하여 원가절감 및 소자의 신뢰성을 확보할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 원가절감을 위해 다기능하드마스크를 적용할 때, 다기능하드마스크를 과도식각하는 공정에서 부피팽창의 원인이 되는 불소계 가스의 유량을 줄이고 부족한 식각을 스퍼터링 효과가 있는 헬륨(He)가스를 이용하는 발명이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 SOC(Spin On Carbon)막(32)과 다 기능하드마스크층(Multifuntion Hard Mask Layer, 33)을 적층한다. 기판(31)은 DRAM공정이 진행되는 반도체 기판일 수 있다. 또한, 다기능하드마스크층(33)은 막내 실리콘이 33％∼40％의 함유량(질량비)을 갖도록 형성할 수 있고, 디기능하드마스크층(33) 및 SOC막(32)은 탄소원소로 구성된 폴리머 용액을 코팅 장비에 도포하여 형성할 수 있다.
위와 같이, SOC막(32)과 다기능하드마스크층(33)을 적층하면 비정질카본을 하드마스크로 사용할 때와 동일한 효과를 얻으면서 원가절감 및 공정마진을 감소할 수 있다. 즉, SOC막(32)은 비정질카본 역할(기판(31)을 식각하기 위한 하드마스크 역할)을 하고, 다기능하드마스크층(33)의 경우 실리콘산화질화막(SiON, 비정질카본을 식각하기 위한 하드마스크역할)과 반사방지막의 역할을 동시에 함으로써 실리콘산화질화막과 반사방지막을 각각 형성할 때보다 공정마진을 감소시킬 수 있다. 또한, SOC막(32)과 다기능하드마스크층(33) 모두 저렴한 코팅방식에 의해 형성되기 때문에 화학기상증착법(Chemical Vapor Deposition) 등과 같은 고비용의 증착방법 원가절감이 가능하다. 따라서, 비정질카본을 하드마스크로 적용할 때보다 1/5정도의 생산원가를 감소시킬 수 있다.
이어서, 다기능하드마스크층(33) 상에 감광막패턴(34)을 형성한다. 감광막패턴(34)은 다기능하드마스크층(33) 상에 감광막을 코팅(Coating)하고, 노광(Exposure, 정렬이 끝나면 마스크(Mask)의 상이 웨이퍼(기판(31))에 옮겨지도록 자외선에 노출시키는 공정) 및 현상(Development, 마스킹 및 노광공정으로 정의되지 않은 부분의 감광막을 제거하는 공정)으로 식각예정지역이 오픈되도록 패터닝하 여 형성할 수 있다.
이어서, 감광막패턴(34)을 이용하여 다기능하드마스크층(33)을 식각하는데, SOC막(32)의 부피팽창을 방지하기 위해 다기능하드마스크층(33) 식각시 메인식각(100)과 과도식각(200)을 각각 나누어 실시할 수 있다. 도 3b는 다기능하드마스크층(33)의 메인식각(100), 도 3c는 다기능하드마스크층(33)의 과도식각(200)을 나타내는 도면이다.
도 3b에 도시된 바와 같이, 다기능하드마스크층(33)에 메인식각(100)을 실시한다. 이때, 메인식각(100)은 불소계가스를 사용하여 실시할 수 있다. 불소계 가스는 CF4 및 CHF3의 혼합가스를 사용할 수 있다.
불소계 가스를 사용한 다기능하드마스크층(33)의 메인식각(100) 레시피를 예를 들면, 70mTorr의 압력, 1000Ｗ의 탑파워, 400Ｗ의 바텀파워에서 120sccm의 CF4 및 100sccm의 CHF3 및 5sccm의 O2의 혼합가스를 사용하여 40초 동안 실시할 수 있다.
특히, 다기능하드마스크층(33)의 메인식각(100)은 SOC막(32)이 노출되는 시점을 타겟으로 실시할 수 있는데 이는, 다기능하드마스크층(33)에 참여하는 불소계가스가 SOC막(32)과 반응하여 SOC막(32)의 부피팽창이 발생하는 것을 방지하기 위함이다.
이어서 도 3c에 도시된 바와 같이, 다기능하드마스크층(33)에 과도식각(200)을 실시한다. 과도식각(200)은 스퍼터링효과가 있는 스퍼터링가스와 실리콘(Si) 성 분을 식각할 수 있는 불소계가스를 사용하여 실시할 수 있는데 특히, 불소계 가스는 메인식각(100)보다 적은 유량을 사용한다.
과도식각(200)에 사용되는 불소계 가스는 CHF3일 수 있고, 스퍼터링가스는 헬륨(He)가스일 수 있으며, CHF3는 8sccm∼12sccm을 사용하고, 헬륨가스는 90sccm∼110sccm을 사용할 수 있다. 이때, 스퍼터링가스로 헬륨(He)가스를 사용하는 것은 아르곤(Ar)가스보다 헬륨(He) 가스의 입자가 작아서 SOC막(32)의 부피팽창을 억제할 수 있기 때문이다. 즉, 스퍼터링가스의 경우 화학반응은 없으니 물리적힘에 의해 SOC막(32)의 격자사이에 침투할 수 있는데, 이때 헬륨가스의 경우 격자사이에 침투하여도 입자가 작기 때문에 SOC막(32)의 부피팽창에 영향을 미치지 않는다.
과도식각(200)에 대한 자세한 레시피를 예로 들면, 70mTorr의 압력, 1000Ｗ의 탑파워, 400Ｗ의 바텀파워에서 10sccm의 CHF3, 100sccm의 헬륨가스 및 50sccm의 O2의 혼합가스를 사용하여 40초 동안 실시할 수 있다.
위와 같이, 적은 유량의 불소계 가스에 스퍼터링가스를 첨가하여 과도식각(200)을 실시하면 SOC막(32)이 불소계가스에 의해 부피팽창하는 것을 방지할 수 있다. 즉, 불소계가스의 유량을 줄여서 대부분 반응에 참여하도록 하고, 스퍼터링 가스를 첨가함으로써 적은 불소계가스의 유량에 의해 다기능하드마스크(33) 막 내의 실리콘(Si)성분을 식각하는데 부족한 부분을 보완하는 것이다.
따라서, SOC막(32)의 부피팽창 없이 다기능하드마스크층(33)을 식각하여 다기능하드마스크패턴(33A)을 형성할 수 있다.
도 3d에 도시된 바와 같이, 다기능하드마스크패턴(33A)을 식각배리어로 SOC막(32)을 식각하여 SOC패턴(32A)을 형성한다.
SOC막(32)의 자세한 식각레시피를 예를 들면, 20mTorr의 압력, 2000Ｗ의 탑파워, 1000Ｗ의 바텀파워에서 300sccm의 아르곤가스, 75sccm의 O2 및 100sccm의 일산화탄소(CO)의 혼합가스로 30초동안 실시할 수 있다.
도 3e에 도시된 바와 같이, 다기능하드마스크패턴(33A) 및 SOC패턴(32A)을 식각배리어로 기판(32)을 식각하여 트렌치(35, Trench)를 형성한다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택홀 형성방법을 설명하기 위한 공정 단면도이다.
도 4a에 도시된 바와 같이, 기판(41) 상에 층간절연막(42)을 형성한다. 기판(41)은 DRAM공정이 진행되는 반도체 기판일 수 있다. 또한, 층간절연막(42)은 산화막일 수 있고, 층간절연막(42)을 형성하기 전에 게이트패턴 및 비트라인패턴의 소정공정을 진행할 수 있다.
이어서, 층간절연막(42) 상에 SOC(Spin On Carbon)막(43)과 다기능하드마스크(Multifuntion Hard Mask)층(44)을 적층한다. 다기능하드마스크층(44)은 막내 실리콘이 33％∼40％의 함유량(질량비)을 갖도록 형성할 수 있고, 디기능하드마스크층(44) 및 SOC막(43)은 탄소원소로 구성된 폴리머 용액을 코팅 장비에 도포하여 형성할 수 있다.
위와 같이, SOC막(43)과 다기능하드마스크층(44)을 적층하면 비정질카본을 하드마스크로 사용할 때와 동일한 효과를 얻으면서 원가절감 및 공정마진을 감소할 수 있다. 즉, SOC막(43)은 비정질카본 역할(기판(41)을 식각하기 위한 하드마스크 역할)을 하고, 다기능하드마스크층(44)의 경우 실리콘산화질화막(SiON, 비정질카본을 식각하기 위한 하드마스크역할)과 반사방지막의 역할을 동시에 함으로써 실리콘산화질화막과 반사방지막을 각각 형성할 때보다 공정마진을 감소시킬 수 있다. 또한, SOC막(43)과 다기능하드마스크층(44) 모두 저렴한 코팅방식에 의해 형성되기 때문에 화학기상증착법(Chemical Vapor Deposition) 등과 같은 고비용의 증착방법 원가절감이 가능하다. 따라서, 비정질카본을 하드마스크로 적용할 때보다 1/5정도의 생산원가를 감소시킬 수 있다.
이어서, 다기능하드마스크층(44) 상에 감광막패턴(45)을 형성한다. 감광막패턴(45)은 다기능하드마스크층(44) 상에 감광막을 코팅(Coating)하고, 노광(Exposure, 정렬이 끝나면 마스크(Mask)의 상이 웨이퍼(기판(41))에 옮겨지도록 자외선에 노출시키는 공정) 및 현상(Development, 마스킹 및 노광공정으로 정의되지 않은 부분의 감광막을 제거하는 공정)으로 식각예정지역이 오픈되도록 패터닝하여 형성할 수 있다.
이어서, 감광막패턴(45)을 이용하여 다기능하드마스크층(44)을 식각하는데, SOC막(43)의 부피팽창을 방지하기 위해 다기능하드마스크층(44) 식각시 메인식각(300)과 과도식각(400)을 각각 나누어 실시할 수 있다. 도 4b는 다기능하드마스크층(44)의 메인식각(300), 도 4c는 다기능하드마스크층(44)의 과도식각(400)을 나 타내는 도면이다.
도 4b에 도시된 바와 같이, 다기능하드마스크층(44)에 메인식각(100)을 실시한다. 이때, 메인식각(100)은 불소계가스를 사용하여 실시할 수 있다. 불소계 가스는 CF4 및 CHF3의 혼합가스를 사용할 수 있다.
불소계 가스를 사용한 다기능하드마스크층(44)의 메인식각(200) 레시피를 예를 들면, 70mTorr의 압력, 1000Ｗ의 탑파워, 400Ｗ의 바텀파워에서 120sccm의 CF4 및 100sccm의 CHF3 및 5sccm의 O2의 혼합가스를 사용하여 40초 동안 실시할 수 있다.
특히, 다기능하드마스크층(44)의 메인식각(300)은 SOC막(43)이 노출되는 시점을 타겟으로 실시할 수 있는데 이는, 다기능하드마스크층(44)에 참여하는 불소계가스가 SOC막(43)과 반응하여 SOC막(43)의 부피팽창이 발생하는 것을 방지하기 위함이다.
이어서 도 4c에 도시된 바와 같이, 다기능하드마스크층(44)에 과도식각(400)을 실시한다. 과도식각(400)은 스퍼터링효과가 있는 스퍼터링가스와 실리콘(Si) 성분을 식각할 수 있는 불소계가스를 사용하여 실시할 수 있는데 특히, 불소계 가스는 메인식각(300)보다 적은 유량을 사용한다.
과도식각(400)에 사용되는 불소계 가스는 CHF3일 수 있고, 스퍼터링가스는 헬륨(He)가스일 수 있으며, CHF3는 8sccm∼12sccm을 사용하고, 헬륨가스는 90sccm∼ 110sccm을 사용할 수 있다. 이때, 스퍼터링가스로 헬륨(He)가스를 사용하는 것은 아르곤(Ar)가스보다 헬륨(He) 가스의 입자가 작아서 SOC막(43)의 부피팽창을 억제할 수 있기 때문이다. 즉, 스퍼터링가스의 경우 화학반응은 없으니 물리적힘에 의해 SOC막(43)의 격자사이에 침투할 수 있는데, 이때 헬륨가스의 경우 격자사이에 침투하여도 입자가 작기 때문에 SOC막(43)의 부피팽창에 영향을 미치지 않는다.
과도식각(400)에 대한 자세한 레시피를 예로 들면, 70mTorr의 압력, 1000Ｗ의 탑파워, 400Ｗ의 바텀파워에서 10sccm의 CHF3, 100sccm의 헬륨가스 및 50sccm의 O2의 혼합가스를 사용하여 40초 동안 실시할 수 있다.
위와 같이, 적은 유량의 불소계 가스에 스퍼터링가스를 첨가하여 과도식각(400)을 실시하면 SOC막(43)이 불소계가스에 의해 부피팽창하는 것을 방지할 수 있다. 즉, 불소계가스의 유량을 줄여서 대부분 반응에 참여하도록 하고, 스퍼터링 가스를 첨가함으로써 적은 불소계가스의 유량에 의해 다기능하드마스크층(44) 막 내의 실리콘(Si)성분을 식각하는데 부족한 부분을 보완하는 것이다.
따라서, SOC막(43)의 부피팽창 없이 다기능하드마스크층(44)을 식각하여 다기능하드마스크패턴(44A)을 형성할 수 있다.
도 4d에 도시된 바와 같이, 다기능하드마스크패턴(44A)을 식각배리어로 SOC막(43)을 식각하여 SOC패턴(43A)을 형성한다.
SOC막(43)의 자세한 식각레시피를 예를 들면, 20mTorr의 압력, 2000Ｗ의 탑파워, 1000Ｗ의 바텀파워에서 300sccm의 아르곤가스, 75sccm의 O2 및 100sccm의 일 산화탄소(CO)의 혼합가스로 30초동안 실시할 수 있다.
도 4e에 도시된 바와 같이, 다기능하드마스크패턴(44A) 및 SOC패턴(43A)을 식각배리어로 층간절연막(42)을 식각하여 기판(41)을 오픈시키는 콘택홀(46)을 형성한다. 식각된 층간절연막(42)은 콘택홀(46)을 제공하는 층간절연막패턴(42A)이 된다.
후속 공정으로, SOC패턴(43A), 다기능하드마스크패턴(44A) 및 감광막패턴(45)을 제거하고, 콘택홀(46)을 매립하도록 도전물질을 형성한 후, 층간절연막패턴(42A)의 표면이 드러나는 타겟으로 평탄화하여 스토리지 노드 콘택 플러그(Storage Node Contact Plug)를 형성할 수 있다.
도 5a 및 도 5b는 종래 기술과 본 발명의 실시예에 따른 스토리지 노드 콘택홀을 비교하기 위한 TEM사진이다.
도 5a를 참조하면, 종래 기술에 의한 스토리지 노드 콘택홀은 SOC막의 부피팽창에 의해 원형이 아닌 굴곡(100)이 생긴 것을 알 수 있다.
도 5b를 참조하면, 본 발명에 의한 스토리지 노드 콘택홀은 부피팽창없이 원형(200)으로 형성된 것을 알 수 있다.
한편, 본 실시예는 트렌치 및 스토리지 노드 콘택홀 외에 SOC막 및 다기능하드마스크를 적용하는 패턴, 리세스 및 콘택홀과 같은 모든 식각공정에 응용될 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기 술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 불소기에 의한 SOC막의 변형을 나타내는 사시도,
도 2는 SOC막과 불소기를 결합을 나타내는 결합도,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택홀 형성방법을 설명하기 위한 공정 단면도,
도 5a 및 도 5b는 종래 기술과 본 발명의 실시예에 따른 스토리지 노드 콘택홀을 비교하기 위한 TEM사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : SOC막
33 : 다기능하드마스크층 34 : 감광막패턴
35 : 트렌치
100 : 메인식각 200 : 과도식각

Claims (17)

  1. 기판 상에 SOC(Spin On Carbon)막과 다기능하드마스크층을 적층하는 단계;
    상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계;
    상기 다기능하드마스크층을 메인식각하는 단계;
    스퍼터링 가스를 사용하여 상기 다기능하드마스크층을 과도식각하는 단계;
    상기 다기능하드마스크층을 사용하여 상기 SOC막을 식각하는 단계; 및
    상기 SOC막 및 다기능하드마스크층을 사용하여 상기 기판을 식각하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 다기능하드마스크층은 실리콘(Si)을 함유하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 SOC막은 카본을 다량 함유하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 다기능하드마스크층을 과도식각하는 단계는,
    불소계가스와 스퍼터링가스를 사용하여 실시하는 반도체 소자의 제조방법.
  5. 제4항에 있어서,
    상기 불소계가스는 CHF3이고, 상기 스퍼터링가스는 헬륨(He)가스인 반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 CHF3는 8sccm∼12sccm의 유량, 상기 헬륨가스는 90sccm∼110sccm의 유량인 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 메인가스는 불소계 가스를 사용하여 실시하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 불소계 가스는 CF4 및 CHF3의 혼합가스인 반도체 소자의 제조방법.
  9. 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 SOC막과 다기능하드마스크층을 적층하는 단계;
    상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계;
    상기 다기능하드마스크층을 메인식각하는 단계;
    스퍼터링 가스를 사용하여 상기 다기능하드마스크층을 과도식각하는 단계;
    상기 다기능하드마스크층을 사용하여 상기 SOC막을 식각하는 단계; 및
    상기 SOC막 및 다기능하드마스크층을 사용하여 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 제조방법.
  10. 제9항에 있어서,
    상기 다기능하드마스크층은 실리콘(Si)을 함유하는 반도체 소자의 콘택홀 제조방법.
  11. 제9항에 있어서,
    상기 SOC막은 카본을 다량 함유하는 반도체 소자의 콘택홀 제조방법.
  12. 제9항에 있어서,
    상기 다기능하드마스크층을 과도식각하는 단계는,
    불소계가스와 스퍼터링가스를 사용하여 실시하는 반도체 소자의 콘택홀 제조방법.
  13. 제12항에 있어서,
    상기 불소계가스는 CHF3이고, 상기 스퍼터링가스는 헬륨(He)가스인 반도체 소자의 콘택홀 제조방법.
  14. 제13항에 있어서,
    상기 CHF3는 8sccm∼12sccm의 유량, 상기 헬륨가스는 90sccm∼110sccm의 유량인 반도체 소자의 콘택홀 제조방법.
  15. 제9항에 있어서,
    상기 메인가스는 불소계 가스를 사용하여 실시하는 반도체 소자의 콘택홀 제조방법.
  16. 제15항에 있어서,
    상기 불소계 가스는 CF4 및 CHF3의 혼합가스인 반도체 소자의 콘택홀 제조방법.
  17. 제9항에 있어서,
    상기 콘택홀은 스토리지 노드 콘택홀인 반도체 소자의 콘택홀 제조방법.
KR1020070088443A 2007-08-31 2007-08-31 반도체 소자의 제조방법 KR100851922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070088443A KR100851922B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 제조방법
US11/951,195 US7994065B2 (en) 2007-08-31 2007-12-05 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088443A KR100851922B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100851922B1 true KR100851922B1 (ko) 2008-08-12

Family

ID=39881664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088443A KR100851922B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US7994065B2 (ko)
KR (1) KR100851922B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104445049B (zh) * 2013-09-24 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mems器件形成方法
CN103606533A (zh) * 2013-11-13 2014-02-26 上海华力微电子有限公司 一种通孔优先铜互连制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269712B1 (ko) 1997-05-01 2000-10-16 가네꼬 히사시 Lsi제조용 프로세스 장치
KR100505494B1 (ko) 1996-10-24 2005-10-06 도판 인사츠 가부시키가이샤 하아프톤형 위상시프트마스크용 블랭크, 하아프톤형 위상시프트마스크 및 이들의 제조방법
KR100618907B1 (ko) 2005-07-30 2006-09-01 삼성전자주식회사 다중 반사 방지층을 포함한 반도체 구조물 및 그 구조물을이용한 ｐｒ 패턴 형성 방법 및 반도체 소자의 패턴 형성방법
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20070093177A (ko) * 2006-03-13 2007-09-18 삼성전자주식회사 하드 마스크 및 실리콘을 포함하는 포토레지스트 제거방법, 이를 이용한 패턴 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935725A (en) * 1997-07-18 1999-08-10 Bcs Technology Flow facilitator for improving operation of a fuel cell
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505494B1 (ko) 1996-10-24 2005-10-06 도판 인사츠 가부시키가이샤 하아프톤형 위상시프트마스크용 블랭크, 하아프톤형 위상시프트마스크 및 이들의 제조방법
KR100269712B1 (ko) 1997-05-01 2000-10-16 가네꼬 히사시 Lsi제조용 프로세스 장치
KR100618907B1 (ko) 2005-07-30 2006-09-01 삼성전자주식회사 다중 반사 방지층을 포함한 반도체 구조물 및 그 구조물을이용한 ｐｒ 패턴 형성 방법 및 반도체 소자의 패턴 형성방법
KR20070093177A (ko) * 2006-03-13 2007-09-18 삼성전자주식회사 하드 마스크 및 실리콘을 포함하는 포토레지스트 제거방법, 이를 이용한 패턴 형성 방법
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
US20090061639A1 (en) 2009-03-05
US7994065B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
TW202205706A (zh) 圖案化磁性通道接面的硬遮罩
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
TW200828407A (en) Method for fabricating a semiconductor device
US20110254142A1 (en) Stacked structure
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
KR100851922B1 (ko) 반도체 소자의 제조방법
TW200824002A (en) Method for fabricating semiconductor device
KR20090037103A (ko) 반도체 소자의 제조방법
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR100333543B1 (ko) 반도체소자의게이트전극형성방법
KR20100079959A (ko) 스페이서패터닝공정을 이용한 반도체장치 제조 방법
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR20090038151A (ko) 반도체 소자의 콘택홀 제조방법
KR100799031B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
JP2004158821A (ja) 半導体装置の製造方法
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20100053911A (ko) 반도체 장치 제조 방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee