KR20090043985A - 반도체 소자의 금속배선 제조방법 - Google Patents

반도체 소자의 금속배선 제조방법 Download PDF

Info

Publication number
KR20090043985A
KR20090043985A KR1020070109825A KR20070109825A KR20090043985A KR 20090043985 A KR20090043985 A KR 20090043985A KR 1020070109825 A KR1020070109825 A KR 1020070109825A KR 20070109825 A KR20070109825 A KR 20070109825A KR 20090043985 A KR20090043985 A KR 20090043985A
Authority
KR
South Korea
Prior art keywords
metal wiring
barrier layer
semiconductor device
contact hole
etching
Prior art date
Application number
KR1020070109825A
Other languages
English (en)
Inventor
김태한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070109825A priority Critical patent/KR20090043985A/ko
Publication of KR20090043985A publication Critical patent/KR20090043985A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 메탈콘택홀 형성시 일정 두께의 티타늄질화막을 유지하면서 동시에 저항을 감소시킬 수 있는 반도체 소자의 금속배선 제조방법을 제공하기 위한 것으로, 본 발명은 기판 상에 도전층과 배리어층이 적층된 금속배선을 형성하는 단계; 상기 금속배선 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 상기 배리어층을 오픈시키는 콘택홀을 형성하는 단계; 상기 오픈된 배리어층을 일부두께 식각하여 가장자리 부분에 마이크로 트렌치를 형성하는 단계; 상기 콘택홀을 매립하는 콘택플러그를 형성하는 단계를 포함하여 배리어층 식각시 온도, 압력 및 가스를 조절하여 사이드 트렌치 형상을 갖는 콘택홀을 형성함으로써 콘택홀 바닥부의 면적을 증가시켜서 일정 두께의 티타늄질화막을 유지하면서 동시에 저항을 감소시킬 수 있는 효과가 있다.
금속배선, 콘택홀, 저항

Description

반도체 소자의 금속배선 제조방법{METHOD FOR FABRICATING METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 금속배선 제조방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 패턴(Pattern)의 미세화로 인해 홀 공간(Hole Spacing)이 좁아지고, 홀 공간이 좁아짐에 따라 높은 종횡 프로파일(High Aspect Profile)로 인해 마진이 줄어들고, 동시에 배선간의 공간도 협소해 지고 있다. 이에 따라, 금속배선의 저항값이 증가하고 있으며, 저항을 감소시키기 위해서는 메탈콘택(Metal Contact)의 깊이를 증가시켜야 한다.
한편, 금속배선 간의 연결을 위한 메탈콘택홀 형성시 SOT(Stop On TiN) 공정이 진행되고 있다. SOT 공정은 메탈콘택홀 형성시 금속배선용 도전층이 노출되지 않도록 금속배선의 배리어층으로 사용되는 티타늄질화막에서 식각을 정지시키는 공정이다. 이는, 금속배선용 도전층이 노출되는 경우, 후속 메탈콘택홀을 매립하기 위한 증착공정에서 사용되는 가스와 금속배선용 도전층이 반응하여 소자특성 저하를 가져오기 때문이다.
메탈콘택홀 형성시 SOT 공정을 진행함에 따라 메탈콘택홀의 깊이를 증가시키는데 한계가 발생하게 되고, 식각을 더 진행하는 경우 금속배선용 도전층이 노출되어 소자특성이 저하되는 문제가 발생한다.
따라서, SOT 공정에서 일정 두께의 티타늄질화막을 유지하면서 저항을 감소시킬 수 있는 콘택 제조방법이 필요하다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 메탈콘택홀 형성시 일정 두께의 티타늄질화막을 유지하면서 동시에 저항을 감소시킬 수 있는 반도체 소자의 금속배선 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 반도체 소자의 금속배선 제조방법은 기판 상에 도전층과 배리어층이 적층된 금속배선을 형성하는 단계; 상기 금속배선 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 상기 배리어층을 오픈시키는 콘택홀을 형성하는 단계; 상기 오픈된 배리어층을 일부두께 식각하여 가장자리 부분에 마이크로 트렌치를 형성하는 단계; 상기 콘택홀을 매립하는 콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 배리어층을 일부 두께 식각하는 단계는, 온도, 압력 및 가스로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조건을 조절하여 실시하는 것을 특징으로 한다.
상기한 본 발명에 의한 반도체 소자의 금속배선 제조방법은 배리어층 식각시 온도, 압력 및 가스를 조절하여 사이드 트렌치 형상을 갖는 콘택홀을 형성함으로써 콘택홀 바닥부의 면적을 증가시켜서 일정 두께의 티타늄질화막을 유지하면서 동시에 저항을 감소시킬 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 금속배선(M1)을 형성한다. 금속배선(M1)은 금속배선용 도전층(12A)과 배리어층(12B)의 적층구조일 수 있다. 또한, 금속배선용 도전층(12A)은 티타늄막 또는 알루미늄막일 수 있고, 배리어층(12B)은 티타늄질화막일 수 있다. 특히, 배리어층(12B)은 금속배선용 도전층(12A)이 대기중에 노출되어 산화되는 것을 방지함과 동시에 후속 메탈콘택 공정에서 콘택홀을 매립하기 위한 증착가스와 금속배선용 도전층(12A)이 반응하는 것을 방지하기 위한 것이다.
이어서, 금속배선(M1)을 포함하는 기판(11) 상에 절연층(13)을 형성한다. 절연층(13)은 금속배선(M1)과 상부층과의 층간절연을 위한 것으로, 산화막 계열로 형성할 수 있고, 단층 또는 다층으로 형성할 수 있다.
이어서, 절연층(13) 상에 감광막패턴(14)을 형성한다. 감광막패턴(14)은 절 연층(13) 상에 감광막을 코팅하고, 노광 및 현상으로 콘택 예정지역이 오픈되도록 패터닝하여 형성할 수 있다.
도 1b에 도시된 바와 같이, 절연층(13)을 식각하여 콘택홀(15)을 형성한다. 절연층(13)은 산화막을 식각하기 위한 가스(예컨대, C4F8, C5F8)를 사용하여 식각하고, 식각 선택비에 의해 배리어층(12B)에서 식각이 정지된다.
이어서, 도 1c에 도시된 바와 같이, 배리어층(12B)을 일부두께 식각하여 가장자리에 마이크로 트렌치(Ｔ)를 형성한다. 즉, 가장자리부분이 가운데부분에 비해 움푹 패인 마이크로 트렌치를 형성한다. 자세히 살펴보면, 가운데부분는 둥글게 돌출된 형상을 갖고, 가장자리부분은 예리한 마이크로 트렌치 형상을 갖는다.
마이크로 트렌치(Ｔ)는 화학적 식각과 물리적 식각으로 이루어지는 플라즈마 식각시 물리적 식각에 의하여 발생하는 현상으로 플라즈마 내에 형성된 이온이 플라즈마 장내에서 가속되어 식각층에 충돌됨으로써 발생하는 현상으로 이온의 방향성 때문에 발생하며, 식각시 모서리 부분으로 좀 더 식각이 되는 경우를 말한다.
이를 위해, 온도, 압력 및 가스로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조건을 조절하여 실시할 수 있다.
먼저, 온도의 경우, 전극(Electrode)의 온도를 30℃∼40℃로 유지하여 반응 활성도가 증가되며, 식각율이 증가됨과 동시에 식각에 사용되는 라디칼(Radical)의 방향이 최대화되어 배리어층(12B)의 사이드(Side)부분이 가운데(Center)부분보다 더 빨리 식각되어 사이드 트렌치 형상(Ｔ)을 갖도록 할 수 있다.
압력의 경우, 종래보다 2배정도 증가된 40mTorr∼45mTorr의 압력을 인가하여 식각가스의 자유이동거리(Mean Free Path)를 감소시키고, 입자의 산란(Scattering)효과를 증가시켜 배리어층(12B)의 사이드(Side)부분이 가운데(Center)부분보다 더 빨리 식각되도록 함으로써 콘택홀(15) 하부가 사이드 트렌치 형상(Ｔ)을 갖도록 할 수 있다.
또한, 가스의 경우 Ar을 포함하는 혼합가스를 사용할 수 있다. 아르곤은 스퍼터링 가스로 사용되고, Ar을 포함하는 혼합가스는 바람직하게 CF4, C4F8, O2 및 Ar의 혼합가스 또는 CF4, CHF3, C4F8, O2 및 Ar의 혼합가스일 수 있다. 이때, CF4는 10sccm∼20sccm의 유량, CHF3는 1sccm∼5sccm의 유량, C4F8은 10sccm∼20sccm의 유량, O2는 1sccm∼5sccm, Ar은 200sccm∼300sccm의 유량을 사용할 수 있다. 특히, Ar가스를 포함하여 배리어층(12B)의 사이드부분에 스퍼터링 효과를 주고, CF4는 종래보다 2배 많도록(예컨대, 종래 CF4의 유량이 10sccm인 경우 본 발명의 CF4는 20sccm의 유량을 사용), CHF3는 종래보다 1/2배로 감소하도록(예컨대, 종래 CHF3의 유량이 10sccm인 경우 본 발명의 CHF3는 5sccm의 유량을 사용) 가스의 유량을 조절하여 폴리머를 감소시킴으로써(C:F의 비율이 1:3미만이 되는 가스를 첨가함으로써 폴리머가 감소된다.) 배리어층(12B)의 식각이 더욱 원활히 되도록 할 수 있다.
위와 같이, 온도, 압력 및 가스로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상을 조절하여 배리어층(12B)을 식각함으로써 콘택홀(15) 하부가 사이드 트렌치 형상(Ｔ)이 되도록 하여 일정두께의 배리어층(12B)을 유지하면서도 종래보다 10％∼20％ 증가된 접촉면적을 형성할 수 있다.
도 1d에 도시된 바와 같이, 감광막패턴(14)을 제거한다. 감광막패턴(14)은 건식식각으로 제거할 수 있고, 건식식각은 산소스트립으로 실시할 수 있다.
이어서, 콘택홀(15)에 도전물질을 매립하고 절연층(13)이 노출되는 타겟으로 평탄화하여 콘택플러그(16)를 형성할 수 있다. 도전물질은 화학기상증착법(Chemical Vapor Deposition)으로 형성된 텅스텐(Ｗ)일 수 있고, 텅스텐을 형성하기 전에 콘택홀(15)의 측벽에 확산방지층을 형성할 수 있다.
특히, 콘택홀(15)의 하부가 사이드 트렌치 형상으로 형성됨으로써 금속배선(M1)과 콘택플러그(16)와의 접촉면적이 종래보다 10％∼20％ 증가됨으로써, 저항을 감소시킬 수 있다.
도 2a 및 도 2b는 비교예와 본 발명의 메탈콘택을 나타내는 TEM사진이다.
도 2a에 도시된 것과 같이, 메탈콘택의 바닥부가 평평한 것에 반해 도 2b는 메탈콘택의 바닥부가 사이드 트렌치 형상을 갖는 것을 알 수 있다. 따라서, 배리어로 사용되는 티타늄질화막의 일정 두께를 유지하면서도 접촉면적을 증가시킴으로써 저항을 감소시킬 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 제조방법을 설명하기 위한 공정 단면도,
도 2a 및 도 2b는 비교예와 본 발명의 메탈콘택을 나타내는 TEM사진.
* 도면의 주요 부분에 대한 부호의 설명
11 : 기판 13 : 절연층
14 : 감광막패턴 15 : 콘택홀
16 : 콘택플러그 M1 : 금속배선

Claims (9)

  1. 기판 상에 도전층과 배리어층이 적층된 금속배선을 형성하는 단계;
    상기 금속배선 상에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 상기 배리어층을 오픈시키는 콘택홀을 형성하는 단계;
    상기 오픈된 배리어층을 일부두께 식각하여 가장자리 부분에 마이크로 트렌치를 형성하는 단계; 및
    상기 콘택홀을 매립하는 콘택플러그를 형성하는 단계
    를 포함하는 반도체 소자의 금속배선 제조방법.
  2. 제1항에 있어서,
    상기 배리어층을 일부 두께 식각하는 단계는,
    온도, 압력 및 가스로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조건을 조절하여 실시하는 반도체 소자의 금속배선 제조방법.
  3. 제1항에 있어서,
    상기 절연층은 산화막, 상기 배리어층은 티타늄질화막, 상기 금속배선용 도 전층은 티타늄막 또는 알루미늄막인 반도체 소자의 제조방법.
  4. 제2항에 있어서,
    상기 온도는 전극(Electrode)의 온도가 30℃∼40℃를 갖는 반도체 소자의 금속배선 제조방법.
  5. 제2항에 있어서,
    상기 압력은 40mTorr∼45mTorr인 반도체 소자의 금속배선 제조방법.
  6. 제2항에 있어서,
    상기 가스는 Ar을 포함하는 혼합가스인 반도체 소자의 금속배선 제조방법.
  7. 제2항 또는 제3항에 있어서,
    상기 배리어층을 일부 두께 식각하는 단계는,
    CF4, C4F8, O2 및 Ar의 혼합가스 또는 CF4, CHF3, C4F8, O2 및 Ar의 혼합가스를 사용하여 실시하는 반도체 소자의 금속배선 제조방법.
  8. 제6항에 있어서,
    상기 CF4는 10sccm∼20sccm의 유량, 상기 CHF3는 1sccm∼5sccm의 유량, 상기 C4F8은 10sccm∼20sccm의 유량, 상기 O2는 1sccm∼5sccm, 상기 Ar은 200sccm∼300sccm의 유량을 사용하는 반도체 소자의 금속배선 제조방법.
  9. 제1항에 있어서,
    상기 콘택플러그는 텅스텐인 반도체 소자의 금속배선 제조방법.
KR1020070109825A 2007-10-30 2007-10-30 반도체 소자의 금속배선 제조방법 KR20090043985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109825A KR20090043985A (ko) 2007-10-30 2007-10-30 반도체 소자의 금속배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109825A KR20090043985A (ko) 2007-10-30 2007-10-30 반도체 소자의 금속배선 제조방법

Publications (1)

Publication Number Publication Date
KR20090043985A true KR20090043985A (ko) 2009-05-07

Family

ID=40854609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109825A KR20090043985A (ko) 2007-10-30 2007-10-30 반도체 소자의 금속배선 제조방법

Country Status (1)

Country Link
KR (1) KR20090043985A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108465939A (zh) * 2018-02-09 2018-08-31 深圳市华星光电半导体显示技术有限公司 激光蚀刻装置及其激光蚀刻方法
US11923309B2 (en) 2020-07-31 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including fine redistribution patterns

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108465939A (zh) * 2018-02-09 2018-08-31 深圳市华星光电半导体显示技术有限公司 激光蚀刻装置及其激光蚀刻方法
CN108465939B (zh) * 2018-02-09 2020-10-27 深圳市华星光电半导体显示技术有限公司 激光蚀刻装置及其激光蚀刻方法
US11923309B2 (en) 2020-07-31 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including fine redistribution patterns

Similar Documents

Publication Publication Date Title
US7935625B2 (en) Method of forming a metal line of a semiconductor memory device
JP2011009636A (ja) ビアホールの形成方法
JP5277628B2 (ja) 半導体装置の製造方法
US9659817B1 (en) Structure and process for W contacts
KR20090043985A (ko) 반도체 소자의 금속배선 제조방법
KR20090037103A (ko) 반도체 소자의 제조방법
KR100683492B1 (ko) 반도체소자의 콘택식각 방법
JP5178025B2 (ja) 半導体メモリ素子の製造方法
US7582560B2 (en) Method for fabricating semiconductor device
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
JP2007027291A (ja) 半導体装置およびその製造方法
JP2009158543A (ja) 半導体装置の製造方法
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
JP2009054879A (ja) 集積回路の製造方法
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP2003086678A (ja) 半導体素子のコンタクト形成方法
KR100772679B1 (ko) 반도체 소자 제조방법
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP2006108336A (ja) 半導体装置の製造方法
KR20050073375A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP2001156169A (ja) 半導体集積回路装置の製造方法
KR20080074504A (ko) 반도체 소자 및 그것의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination