JP2007027291A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007027291A
JP2007027291A JP2005205129A JP2005205129A JP2007027291A JP 2007027291 A JP2007027291 A JP 2007027291A JP 2005205129 A JP2005205129 A JP 2005205129A JP 2005205129 A JP2005205129 A JP 2005205129A JP 2007027291 A JP2007027291 A JP 2007027291A
Authority
JP
Japan
Prior art keywords
contact hole
interlayer insulating
insulating film
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005205129A
Other languages
English (en)
Inventor
Hiroki Miyajima
弘樹 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005205129A priority Critical patent/JP2007027291A/ja
Publication of JP2007027291A publication Critical patent/JP2007027291A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 コンタクト底寸法のばらつきを抑え、かつコンタクト上部はリソグラフィでの開口径を拡大させることなくテーパとなるコンタクトを得る。
【解決手段】 半導体基板１１と、その上に形成された層間絶縁膜１３と、層間絶縁膜１３の中に形成されたコンタクトホール１３Ｄとを有する半導体装置であって、コンタクトホール１３Ｄは、層間絶縁膜１３の表面から半導体基板１１へ向かって次第に小さくなる径を有し且つ、コンタクトホール１３Ｄの側壁は３つ以上のテーパ領域１３Ａ，１３Ｂ，１３Ｃからなり、半導体基板１１に最も近接するテーパ領域１３Ａでの側壁と半導体基板１１の表面との成す第１の角度θＡは約９０度であり、他のテーパ領域１３Ｂ，１３Ｃでの側壁と半導体基板１１の主面との成す角度θＢ、θＣは鋭角であり且つ第１の角度θＡよりも小さい。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に層間絶縁膜中に形成された微細なコンタクトホール及びそのような微細なコンタクトホールを形成することが出来るエッチング方法により製造される半導体装置およびその製造方法に関する。
近年の半導体装置の急速な高集積化に伴い、コンタクトホールの微細化が急速に進んでいる。係る微細な口径を有するコンタクトホール内にコンタクトプラグを形成する場合において、コンタクトプラグの材料である導電性材料のステップカバレジが悪いため、安定したコンタクト抵抗を有するコンタクトプラグが形成できないという課題が存在する。この課題を解決するために、コンタクトホールの形状について以下のような工夫がなされている。すなわち、コンタクトホールの形状を基板表面に向かう方向においてその径が次第に狭くなるようなテーパ形状としている。このテーパ形状を形成するために、コンタクトホールの形成時においてテーパエッチングが行なわれている。
テーパエッチングに関する従来技術としては、例えば以下の４つが挙げられる。
第１の従来技術（特許文献１参照）では、エッチングを行なう絶縁膜の不純物濃度プロファイルを、絶縁膜の表面から基板側に向かって低くなるようなプロファイルとしている。これは、不純物濃度が高い程、エッチング速度が速いことを利用した技術である。
第２の従来技術（特許文献２参照）では、ドライエッチングとウエットエッチングを組み合わせることで、ワイングラス形状のコンタクトホールを形成している。
第３の従来技術（特許文献２参照）では、コンタクトホールを開口した後に、Ａrスパッタを行うことにより、テーパ形状のコンタクトホールを形成する方法が開示されている（特許文献２参照）。
第４の従来技術（特許文献３参照）では、マスクとなるレジスト膜の膜厚を意図的に不均一とすることにより、１回のエッチングでテーパ形状のコンタクトホールを形成する方法が開示されている。
特開平１−１４５８３３号公報 特開平６−３３３８８２号公報 特開平４−２８２２６号公報
しかしながら、第１の従来技術による方法では、絶縁膜における不純物濃度のプロファイルにばらつきが生じた場合に、コンタクトホールの底部の径の寸法にばらつきが生じるため、コンタクトプラグと下地との界面の接触抵抗が支配的であるコンタクト抵抗に、大きなばらつきが発生するという課題があった。
また、第２の従来技術あるいは第３の従来技術の方法では、ウエットエッチングやスパッタを用いてコンタクト上面を拡大させているが、これらの方法は、リソグラフィにより形成されたレジストの開口径よりもコンタクトホール上部の径が拡大してしまうため、微細コンタクトを得ることが出来ないという課題があった。
更に、第４の従来技術の方法では、マスクとなるレジストパターンの形成が複雑になり、再現性の良いエッチングができず、結果として、コンタクト抵抗に、大きなばらつきが発生するという課題があった。
したがって、本発明の目的は、かかる課題に鑑みて、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールを有する半導体装置およびその製造方法を提供することである。
上記目的を達成するために、本発明の請求項１記載の半導体装置は、半導体基板と、前記半導体基板の上に形成された層間絶縁膜と、前記層間絶縁膜の中に形成されたコンタクトホールとを有する半導体装置であって、前記コンタクトホールは、前記層間絶縁膜の表面から前記半導体基板へ向かって次第に小さくなる径を有し且つ、前記コンタクトホールの側壁は３つ以上のテーパ領域からなり、前記半導体基板に最も近接するテーパ領域での前記側壁と前記半導体基板の表面との成す第１の角度は約９０度であり、他のテーパ領域での前記側壁と前記半導体基板の表面との成す角度は鋭角であり且つ前記第１の角度より小さくした。
この構成によれば、層間絶縁膜中に形成されるコンタクトホールは、その下部は、ほぼ垂直形状で、かつその上部はテーパであることから、当該コンタクトホール内に形成されたコンタクトプラグのコンタクト抵抗のばらつきが小さくなる。
請求項２記載の半導体装置の製造方法は、半導体基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジスト膜を形成する工程と、前記レジスト膜に対しパターンを形成する工程と、前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記層間絶縁膜の中にコンタクトホールを形成する工程とを含む半導体装置の製造方法であって、前記コンタクトホールを形成する工程は、前記コンタクトホールが、前記層間絶縁膜の表面から前記半導体基板へ向かって次第に小さくなる径を有し且つ、前記コンタクトホールの側壁が３つ以上のテーパ領域からなり、前記半導体基板に最も近接するテーパ領域での前記側壁と前記半導体基板の表面との成す第１の角度は約９０度であり、他のテーパ領域での前記側壁と前記半導体基板の表面との成す角度は鋭角であり且つ前記第１の角度より小さい形状となるようにエッチングを行う。
この構成によれば、請求項１記載の半導体装置を製造することができ、同様の効果が得られる。
請求項３記載の半導体装置の製造方法は、請求項２記載の半導体装置の製造方法において、前記コンタクトホールを形成する工程は、一つのエッチング条件下で行う。
この構成によれば、段階的に径が小さくなる形状の上部のホールとほぼ垂直形状の下部のホールが連続しているコンタクトホールを一つのエッチング条件下で、ドライエッチングにより形成するため、容易に、コンタクトホール内に優れたステップカバレジ性で導電体材料を形成でき、かつ、コンタクトホールの底部における径を微細かつ均一にすることができる。これにより、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールを形成することができる。
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法において、前記コンタクトホールを形成する工程において、エッチングガスとして少なくともフロロカーボンガスと酸素を含む混合ガスを用い、反応室内の圧力を２Ｐａ以下とし、前記フロロカーボンガスに対する前記酸素の流量比を０．９以上且つ１．２以下とする。
この構成によれば、段階的に径が小さくなる形状の上部のホールとほぼ垂直形状の下部のホールが連続しているコンタクトホールを容易に形成することができる。
請求項５記載の半導体装置の製造方法は、請求項２記載の半導体装置の製造方法において、前記コンタクトホールを形成する工程は、２段階以上のエッチング工程により行ない、前記エッチング工程における１段階目のエッチング工程では、前記テーパ領域のうちの前記半導体基板に最も近接するテーパ領域以外のテーパ領域を形成する。
この構成によれば、段階的に径が小さくなる形状の上部のホールとほぼ垂直形状の下部のホールが連続しているコンタクトホールをドライエッチングにより形成するため、容易に、コンタクトホール内に優れたステップカバレジ性で導電体材料を形成でき、かつ、コンタクトホールの底部における径を微細かつ均一にすることができる。これにより、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールを形成することができる。さらに、２段階のエッチングによりコンタクトホールを形成するため、コンタクトホール上部のテーパ角を自由に設定することが出来る。
請求項６記載の半導体装置の製造方法は、半導体基板の上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の少なくとも一部の上にホールパターンが形成されたエッチング停止層を形成する工程と、前記エッチング停止層の上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜の上にレジスト膜を形成する工程と、前記レジスト膜に対しパターンを形成する工程と、前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記第２の層間絶縁膜の中に、前記ホールパターンに達する第１のコンタクトホールを、その側壁がテーパ角を有するエッチング条件で形成する第１のコンタクトホールを形成する工程と、前記エッチング停止層をマスクとして、ドライエッチングにより、前記第１の層間絶縁膜の中に、前記第１のコンタクトホールと連続的に接続され且つその側壁が前記半導体基板の表面に対して略垂直の関係にある第２のコンタクトホールを形成する工程とを含む。
この構成によれば、第２の層間絶縁膜に中に形成される第２のコンタクトホールの径は、エッチング停止層に形成されたホールパターンの径によって決まり、第１の層間絶縁膜の中に形成される第１のコンタクトホールの径には依存しない。よって、エッチング停止層に微細な径のホールパターンを形成することにより、第１のコンタクトホールの径を比較的大きくし且つ微細な径の第２のコンタクトホールを形成することができる。その結果、容易に、コンタクトホール内に優れたステップカバレジ性で導電体材料を形成でき、かつ、コンタクトホールの底部における径を微細かつ均一にすることができる。これにより、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールを形成することができる。
請求項７記載の半導体装置の製造方法は、半導体基板の上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の少なくとも一部の上にエッチング停止層を形成する工程と、前記エッチング停止層の上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜の上にレジスト膜を形成する工程と、前記レジスト膜に対しパターンを形成する工程と、前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記第２の層間絶縁膜の中に、前記エッチング停止層に達する第１のコンタクトホールを、その側壁がテーパ角を有するエッチング条件で形成する工程と、前記第１のコンタクトホールの開口領域における前記エッチング停止層をエッチングすることにより、ホールパターンを形成する工程と、前記エッチング停止層をマスクとして、ドライエッチングにより、前記第１の層間絶縁膜の中に、前記第１のコンタクトホールと連続的に接続され且つその側壁が前記半導体基板の表面に対して略垂直の関係にある第２のコンタクトホールを形成する工程を含む。
この構成によれば、第２の層間絶縁膜に中に形成される第２のコンタクトホールの径は、エッチング停止層に形成されたホールパターンの径によって決まり、第１の層間絶縁膜の中に形成される第１のコンタクトホールの径には依存しない。よって、第１のコンタクトホールをテーパ形状としてエッチング停止層に微細な径のホールパターンを形成することにより、第１のコンタクトホールの径を比較的大きくし且つ微細な径の第２のコンタクトホールを形成することができる。その結果、容易に、コンタクトホール内に優れたステップカバレジ性で導電体材料を形成でき、かつ、コンタクトホールの底部における径を微細かつ均一にすることができる。これにより、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールを形成することができる。また、エッチング停止層とコンタクトホールパターンとの合わせマージンを広く設定することが出来る。
本発明の半導体装置及びその製造方法によれば、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールが容易に実現可能である。
以下、本発明の各実施形態を、図面を参照しながら詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその製造方法について図１〜図３に基づいて説明する。
図１は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。
図１において１１は半導体基板、１２は下地層、１３は層間絶縁膜、１４は有機反射防止膜、１５はフォトレジストである。
まず、図１(ａ)に示すように、半導体基板１１上に下地層（例えばシリコン窒化膜で膜厚は３０ｎｍ）１２を介して層間絶縁膜（例えばシリコン酸化膜で膜厚は６００ｎｍ）１３を形成し、層間絶縁膜１３の上に有機反射防止膜（膜厚は８０ｎｍ）１４を塗布により形成し、続いてフォトレジストを塗付、露光・現像を行ってホールパターン（径は２００ｎｍ）１５Ａを有するフォトレジスト膜１５を形成する。
次に図１(ｂ)に示すように、フォトレジスト膜１５をマスクとして有機反射防止膜１４をドライエッチングによりエッチングし、ホールパターン１４Ａを形成する。例えば、平行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力：３.３Ｐａ
ソースパワー：１０００Ｗ、バイアスパワー：５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１０/３００/２５ｓｃｃｍ
次に図１(ｃ)に示すように、フォトレジスト膜１５及び有機反射防止膜１４をマスクとして層間絶縁膜１３をドライエッチングによりエッチングする。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/１６ｓｃｃｍ
エッチングガスはこれ以外でもＣ４Ｆ６、Ｃ４Ｆ８とＣＯの混合ガスでもよい。
これにより、層間絶縁膜１３の中にコンタクトホール１３Ｄが形成される。コンタクトホール１３Ｄは、層間絶縁膜１３の表面から基板１１へ向かう方向において、その径が次第に小さくなる形状を有し、第１のテーパ領域１３Ａ、第２のテーパ領域１３Ｂ及び第３のテーパ領域１３Ｃからなる。第３のテーパ領域１３Ｃと有機反射防止膜１４との境界におけるコンタクトホール１３Ｄの径は２００ｎｍであり、第３のテーパ領域１３Ｃと第２のテーパ領域１３Ｂとの境界におけるコンタクトホール１３Ｄの径は１６０ｎｍであり、第１のテーパ領域１３Ａと第２のテーパ領域１３Ｂとの境界におけるコンタクトホール１３Ｄの径は８０ｎｍである。
基板１１に最も近接する第１のテーパ領域１３Ａにおけるコンタクトホール側壁と基板１１の主面との成す第１の角度θＡは実質的に９０度である。第２のテーパ領域１３Ｂにおけるコンタクトホール側壁と基板１１の主面との成す第２の角度θＢは鋭角であり且つ第１の角度θＡよりも小さい。本実施形態では、第２の角度θＢは７５°である。第３のテーパ領域１３Ｃにおけるコンタクトホール側壁と基板１１の主面との成す第３の角度θＣは鋭角であり且つ第１の角度θＡよりも小さい。本実施形態では、第３の角度θＣは８６°である。
以下に前記のようなエッチング形状となる理由を述べる。
図２(ａ),(ｂ)に圧力が２Ｐａと４Ｐａの場合における、Ｃ５Ｆ８流量に対する酸素流量の比に対するテーパ角の関係をそれぞれ示している。図２(ａ),(ｂ)でのテーパ角の定義は、コンタクトホールの最上端と最下端を結ぶ線と基板の主面との成す角度としている。具体的には、テーパ角は、コンタクトホールの最上面での径と、底面での径と、層間絶縁膜の厚さから算出している。図２においてエッチング形状ごとに領域をI〜IVに分割して示してある。領域Iは、形状Iのようにエッチングストップする領域、領域IIは、３種類のテーパ角を有する形状IIとなる領域、領域IIIは、単一のテーパ角を有する形状IIIとなる領域、領域IVは、垂直な形状IVとなる領域である。但し、領域Iにおけるテーパ角については定義することができないため、プロットしていない。また、図３にエッチング中のコンタクトホールへの堆積物の付着の様子の模式的に表した図を示す。図３において、１３は層間絶縁膜、１４は有機反射防止膜、１５はフォトレジスト、１９はエッチング中に堆積するポリマーである。
酸素流量を減らしていった場合、図２(ｂ)に示すように、圧力が高い場合は、３種類のテーパ角を有する形状となる領域IIをほとんど経ることなく、エッチングストップする領域Iに移る。一方、図２(ａ)に示すように、圧力が低い場合には、３種類のテーパ角を有する形状となる領域IIを経て、エッチングストップする領域Iに移る。
３種類のテーパ角を有する形状となる領域IIが生じる理由は、図２(ａ)に示すような低圧領域では、図３に示すようにエッチング中に堆積するポリマー１９の厚さが深さ方向で変化し、表面からある深さまで薄く、ある深さで最大となり、それより深い位置では、また薄くなっているためであり、これは、コンタクトホールの表面付近であるＡ点にはポリマーが堆積する確率は高いが、イオンでスパッタされるためポリマーの膜厚は薄くなる。イオンでスパッタされにくくなった深さであるＢ点でポリマーの厚さが最大となる。Ｂ点より深い位置であるＣ点では、堆積性の成分がホールの浅い位置で吸着してしまいイオンが多く深い位置に進入することにより、ポリマーの膜厚は薄くなる。このため、コンタクトホールの側壁は、深い位置（Ｂ点よりも基板側の位置）ではほぼ垂直となり、その部分の間口径はポリマーの厚さが最大となるＢ点での間口径とほぼ等しくなる。
一方、図２(ｂ)に示すような圧力が高い領域では、ポリマーの堆積レートが高いため、ポリマーの厚さが最大となる深さでエッチングストップを起こし、３種類のテーパ角を有する形状となる領域が生じ難い。
本実施形態では、圧力２Ｐａ、酸素/Ｃ５Ｆ８の流量比は１.０６である。これによりコンタクトホールの下部は、ほぼ垂直形状で、かつコンタクト上部はリソグラフィでの開口径を拡大させることなくテーパとなるコンタクトを得ることが出来る。すなわち、本実施形態によれば、コンタクトホールのエッチングの際にエッチング条件を３種類のテーパ角を有する形状が生じる領域に設定し、コンタクトホールの下部は、ほぼ垂直形状で、かつコンタクト上部はリソグラフィでの開口径を拡大させることなくテーパとなるコンタクトホールを得ることが出来る。
なお、コンタクトホールの側壁は、半導体基板の主面に垂直な任意断面において、３つ以上のテーパ領域からなる構成でもよい。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置及びその製造方法について図４に基づいて説明する。
図４は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。
図４において１１は半導体基板、１２は下地層、１３は層間絶縁膜、１４は有機反射防止膜、１５はフォトレジストである。
まず、図４(ａ)に示すように、半導体基板１１上に下地層（例えばシリコン窒化膜で膜厚は３０ｎｍ）１２を介して層間絶縁膜（例えばシリコン酸化膜で膜厚は６００ｎｍ）１３を形成し、層間絶縁膜１３の上に有機反射防止膜（膜厚は８０ｎｍ）１４を塗布により形成し、続いてフォトレジストを塗付、露光・現像を行ってホールパターン（径は２００ｎｍ）１５Ａを有するフォトレジスト膜１５を形成する。
次に図４(ｂ)に示すように、フォトレジスト膜１５をマスクとして有機反射防止膜１４をドライエッチングによりエッチングし、ホールパターン１４Ａを形成する。
圧力：３.３Ｐａ
ソースパワー：１０００Ｗ、バイアスパワー：５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１０/３００/２５ｓｃｃｍ
次に図４(ｃ)に示すように、フォトレジスト膜１５及び有機反射防止膜１４をマスクとして層間絶縁膜１３をドライエッチングによりエッチングする。この際、層間絶縁膜１３の途中までエッチングし、下地層１２には到達させないようにする。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、単一のテーパ角を有する形状が得られる以下の条件（図２(ａ)の領域IIIに相当する条件）下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/２０ｓｃｃｍ
エッチングガスはこれ以外でもＣ４Ｆ６、Ｃ４Ｆ８とＣＯの混合ガスでもよい。
次に図４(ｄ)に示すように、フォトレジスト膜１５及び有機反射防止膜１４をマスクとして層間絶縁膜１３をドライエッチングにより下地層１２に達するようにエッチングする。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、３種類のテーパ角を有する形状が得られる以下の条件（図２(ａ)の領域IIに相当する条件）下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/１６ｓｃｃｍ
本実施形態によれば、コンタクトホールの下部をほぼ垂直形状とし、且つ、コンタクトホールの上部については、リソグラフィでの開口径を拡大させることなくテーパとなる形状を得ることが出来るため、エッチング条件を例えば図２(ａ)の領域IIIの範囲において選択することで、第１の実施形態に比べてコンタクトホール上部のテーパ角を自由に設定することが出来る。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置及びその製造方法について図５に基づいて説明する。
図５は、本発明の第３の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。
図５において１１は半導体基板、１２は下地層（例えばシリコン窒化膜で膜厚は３０ｎｍ）１４は有機反射防止膜、１５はフォトレジスト、１６はエッチング停止層、１７は第１の層間絶縁膜、１８は第２の層間絶縁膜である。
まず、図５(ａ)に示すように、半導体基板１１上に下地層（例えばシリコン窒化膜で膜厚は３０ｎｍ）１２を介して第１の層間絶縁膜１７を形成し、その上に、エッチング停止層であるシリコン窒化膜１６を堆積する。
次に図５(ｂ)に示すように、最終的にコンタクトホールが形成される領域にエッチング停止層１６が残るようにエッチング停止層１６をエッチングする。また、同時にエッチング停止層にホールパターン１６Ａを形成する。このホールパターンの位置は、最終的に第２のコンタクトホール１８Ｂが形成される位置に相当する。
次に図５(ｃ)に示すように、第１の層間絶縁膜１７及びエッチング停止層１６の上に、第２の層間絶縁膜１８を形成し、第２の層間絶縁膜１８の上に有機反射防止膜（膜厚は８０ｎｍ）１４を塗布により形成し、続いてフォトレジストを塗付、露光・現像を行ってホールパターン（径は２００ｎｍ）１５Ａを有するフォトレジスト膜１５を形成する。
次に図５(ｄ)に示すように、フォトレジスト膜１５をマスクとして有機反射防止膜１４をドライエッチングによりエッチングし、ホールパターン１４Ａを形成する。例えば、平行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力：３.３Ｐａ
ソースパワー：１０００Ｗ、バイアスパワー：５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１０/３００/２５ｓｃｃｍ
次に図５(ｅ)に示すように、 フォトレジスト膜１５及び有機反射防止膜１４をマスクとして第２の層間絶縁膜１８をドライエッチングによりエッチングし、ホールパターン１６Ａに達する第１のコンタクトホール１８Ａを形成する。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、単一のテーパ角を有する形状（図２の形状III）が得られる以下の条件下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/２０ｓｃｃｍ
エッチングガスはこれ以外でもＣ４Ｆ６、Ｃ４Ｆ８とＣＯの混合ガスでもよい。
次に図５(ｆ)に示すように、 フォトレジスト膜１５及び有機反射防止膜１４をマスクとして第１の層間絶縁膜１７をドライエッチングにより下地層１２までエッチングする。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、垂直形状（図２の形状IV）が得られる以下の条件下でエッチングを行う。
圧力： ２.０Ｐａ
ソースパワー： ２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/２５ｓｃｃｍ
これにより、第１の層間絶縁膜１７の中に、第１のコンタクトホール１８Ａと連続的に接続され且つその側壁が半導体基板１１の主面に対して実質的に垂直の関係にある第２のコンタクトホール１７Ａを形成することができる。第１のコンタクトホール１８Ａと第２のコンタクトホール１７Ａよりコンタクトホール２０が形成される。
本実施形態によれば、コンタクトホールの下部をほぼ垂直形状とし、且つ、コンタクトホールの上部については、リソグラフィでの開口径を拡大させることなくテーパとなる形状を得ることが出来る。特に、第１の実施形態に比べて工程数が増加するものの、コンタクトホール２０の下部（第２のコンタクトホール１７Ａ）の垂直形状の加工を高圧条件化でも実施できるため、プロセスマージンを広く設定することが出来る。
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置及びその製造方法について図６に基づいて説明する。
図６は、本発明の第４の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。
図６において１１は半導体基板、１２は下地層、１４は有機反射防止膜、１５はフォトレジスト、１６はエッチング停止層、１７は第１の層間絶縁膜、１８は第２の層間絶縁膜である。
まず、図６(ａ)に示すように、半導体基板１１上に下地層（例えばシリコン窒化膜で膜厚は３０ｎｍ）１２を介して第１の層間絶縁膜１７を形成し、その上に、エッチング停止層であるシリコン窒化膜１６を堆積する。
次に図６(ｂ)に示すように、最終的に第２のコンタクトホール１８Ｂが形成される領域に形成されるように、エッチング停止層１６にパターンを形成する。
次に図６(ｃ)に示すように、第１の層間絶縁膜１７及びエッチング停止層１６の上に、第２の層間絶縁膜１８を形成し、第２の層間絶縁膜１８の上に有機反射防止膜（膜厚は８０ｎｍ）１４を塗布し、続いてフォトレジストを塗付、露光・現像を行ってホールパターン（径は２００ｎｍ）１５Ａを有するフォトレジスト膜１５を形成した後、フォトレジスト膜１５をマスクとして有機反射防止膜１４をドライエッチングによりエッチングし、ホールパターン１４Ａを形成する。例えば、平行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力：３.３Ｐａ
ソースパワー：１０００Ｗ、バイアスパワー：５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１０/３００/２５ｓｃｃｍ
次に図６(ｄ)に示すように、フォトレジスト膜１５及び有機反射防止膜１４をマスクとして第２の層間絶縁膜１８をドライエッチングによりエッチング停止層１６が露出するまでエッチングし、第１のコンタクトホール１８Ａを形成する。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、単一のテーパ角を有する形状（図２の形状III）が得られる以下の条件下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/２０ｓｃｃｍ
エッチングガスはこれ以外でもＣ４Ｆ６、Ｃ４Ｆ８とＣＯの混合ガスでもよい。
次に図６(ｅ)に示すように、フォトレジスト膜１５及び有機反射防止膜１４をマスクとしてエッチング停止層１６をドライエッチングによりエッチングし、エッチング停止層１６に対してホールパターン１６Ａを形成する。エッチングガスには、ＣＨ２Ｆ２を用い、例えば、平行平板型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
圧力：４.０Ｐａ
ソースパワー：１２００Ｗ、バイアスパワー：５００Ｗ
ＣＨ２Ｆ２/Ａr/Ｏ２:２５/４００/２０ｓｃｃｍ
次に図６(ｆ)に示すように、 フォトレジスト膜１５及び有機反射防止膜１４をマスクとして第１の層間絶縁膜１７をドライエッチングにより下地層１２に達するまでエッチングすることにより、第２のコンタクトホール１７Ａを形成する。エッチングガスには、Ｃ５Ｆ８を用い、例えば、平行平板型プラズマエッチング装置を使って、垂直形状（図２の形状IV）が得られる以下の条件下でエッチングを行う。
圧力：２.０Ｐａ
ソースパワー：２０００Ｗ、バイアスパワー：１５００Ｗ
Ｃ５Ｆ８/Ａr/Ｏ２:１５/５００/２５ｓｃｃｍ
本実施形態によれば、コンタクトホールの下部をほぼ垂直形状とし、且つ、コンタクトホールの上部については、リソグラフィでの開口径を拡大させることなくテーパとなる形状を得ることが出来る。特に、第１の実施形態に比べて工程数が増加するものの、コンタクトホール２０の下部（第２のコンタクトホール１７Ａ）の垂直形状の加工を高圧条件化でも実施できるため、プロセスマージンを広く設定することが出来る。また、第３の実施形態に比べてエッチング停止層１６とコンタクトホールパターンとの合わせマージンを広く設定することが出来る。
本発明に係る半導体装置およびその製造方法は、コンタクトプラグのコンタクト抵抗のばらつきが小さくなるような微細なテーパ形状のコンタクトホールが容易に実現可能であり、半導体装置の急速な高集積化に伴い、コンタクトホールの微細化が要求される半導体装置に有用である。
(ａ)〜(ｃ)は本発明の第１の実施形態に係る半導体製造装置の製造方法を示す工程順断面図である。 本発明の第１の実施形態に係る半導体製造装置の製造方法を説明する図であり、(ａ)は、低い圧力での酸素流量とＣ５Ｆ８流量の比とテーパ角の関係、(ｂ)は、高い圧力での酸素流量とＣ５Ｆ８流量の比とテーパ角の関係を示している。 本発明の第１の実施形態に係る半導体製造装置の製造方法を説明する図であり、エッチング中のポリマーの堆積の様子を示したものである。 (ａ)〜(ｄ)は本発明の第２の実施形態に係る半導体製造装置の製造方法を示す工程順断面図である。 (ａ)〜(ｆ)は本発明の第３の実施形態に係る半導体製造装置の製造方法を示す工程順断面図である。 (ａ)〜(ｆ)は本発明の第４の実施形態に係る半導体製造装置の製造方法を示す工程順断面図である。
符号の説明
１１ 半導体基板
１２ 下地層
１３ シリコン酸化膜からなる層間絶縁膜
１４ 有機反射防止膜
１５ レジスト膜
１６ エッチング停止層
１７ 第１の層間絶縁膜
１８ 第２の層間絶縁膜
１９ エッチング中に堆積するポリマー

Claims (7)

  1. 半導体基板と、
    前記半導体基板の上に形成された層間絶縁膜と、
    前記層間絶縁膜の中に形成されたコンタクトホールとを有する半導体装置であって、
    前記コンタクトホールは、前記層間絶縁膜の表面から前記半導体基板へ向かって次第に小さくなる径を有し且つ、前記コンタクトホールの側壁は３つ以上のテーパ領域からなり、前記半導体基板に最も近接するテーパ領域での前記側壁と前記半導体基板の表面との成す第１の角度は約９０度であり、他のテーパ領域での前記側壁と前記半導体基板の表面との成す角度は鋭角であり且つ前記第１の角度より小さいことを特徴とする半導体装置。
  2. 半導体基板の上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上にレジスト膜を形成する工程と、
    前記レジスト膜に対しパターンを形成する工程と、
    前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記層間絶縁膜の中にコンタクトホールを形成する工程とを含む半導体装置の製造方法であって、
    前記コンタクトホールを形成する工程は、前記コンタクトホールが、前記層間絶縁膜の表面から前記半導体基板へ向かって次第に小さくなる径を有し且つ、前記コンタクトホールの側壁が３つ以上のテーパ領域からなり、前記半導体基板に最も近接するテーパ領域での前記側壁と前記半導体基板の表面との成す第１の角度は約９０度であり、他のテーパ領域での前記側壁と前記半導体基板の表面との成す角度は鋭角であり且つ前記第１の角度より小さい形状となるようにエッチングを行うことを特徴とする半導体装置の製造方法。
  3. 前記コンタクトホールを形成する工程は、一つのエッチング条件下で行う請求項２記載の半導体装置の製造方法。
  4. 前記コンタクトホールを形成する工程において、エッチングガスとして少なくともフロロカーボンガスと酸素を含む混合ガスを用い、反応室内の圧力を２Ｐａ以下とし、前記フロロカーボンガスに対する前記酸素の流量比を０．９以上且つ１．２以下とする請求項３記載の半導体装置の製造方法。
  5. 前記コンタクトホールを形成する工程は、２段階以上のエッチング工程により行ない、前記エッチング工程における１段階目のエッチング工程では、前記テーパ領域のうちの前記半導体基板に最も近接するテーパ領域以外のテーパ領域を形成する請求項２記載の半導体装置の製造方法。
  6. 半導体基板の上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜の少なくとも一部の上にホールパターンが形成されたエッチング停止層を形成する工程と、
    前記エッチング停止層の上に第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜の上にレジスト膜を形成する工程と、
    前記レジスト膜に対しパターンを形成する工程と、
    前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記第２の層間絶縁膜の中に、前記ホールパターンに達する第１のコンタクトホールを、その側壁がテーパ角を有するエッチング条件で形成する第１のコンタクトホールを形成する工程と、
    前記エッチング停止層をマスクとして、ドライエッチングにより、前記第１の層間絶縁膜の中に、前記第１のコンタクトホールと連続的に接続され且つその側壁が前記半導体基板の表面に対して略垂直の関係にある第２のコンタクトホールを形成する工程とを含む半導体装置の製造方法。
  7. 半導体基板の上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜の少なくとも一部の上にエッチング停止層を形成する工程と、
    前記エッチング停止層の上に第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜の上にレジスト膜を形成する工程と、
    前記レジスト膜に対しパターンを形成する工程と、
    前記パターンが形成されたレジスト膜をマスクとして、ドライエッチングにより、前記第２の層間絶縁膜の中に、前記エッチング停止層に達する第１のコンタクトホールを、その側壁がテーパ角を有するエッチング条件で形成する工程と、
    前記第１のコンタクトホールの開口領域における前記エッチング停止層をエッチングすることにより、ホールパターンを形成する工程と、
    前記エッチング停止層をマスクとして、ドライエッチングにより、前記第１の層間絶縁膜の中に、前記第１のコンタクトホールと連続的に接続され且つその側壁が前記半導体基板の表面に対して略垂直の関係にある第２のコンタクトホールを形成する工程を含む半導体装置の製造方法。
JP2005205129A 2005-07-14 2005-07-14 半導体装置およびその製造方法 Pending JP2007027291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205129A JP2007027291A (ja) 2005-07-14 2005-07-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205129A JP2007027291A (ja) 2005-07-14 2005-07-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007027291A true JP2007027291A (ja) 2007-02-01

Family

ID=37787695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205129A Pending JP2007027291A (ja) 2005-07-14 2005-07-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007027291A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053369A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
JP2021093554A (ja) * 2015-12-28 2021-06-17 株式会社半導体エネルギー研究所 半導体装置
US11183381B2 (en) 2019-03-15 2021-11-23 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053369A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
US9024443B2 (en) 2012-09-05 2015-05-05 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2021093554A (ja) * 2015-12-28 2021-06-17 株式会社半導体エネルギー研究所 半導体装置
JP7133056B2 (ja) 2015-12-28 2022-09-07 株式会社半導体エネルギー研究所 半導体装置
US11183381B2 (en) 2019-03-15 2021-11-23 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
US7030008B2 (en) Techniques for patterning features in semiconductor devices
US6627557B2 (en) Semiconductor device and method for manufacturing the same
TWI336490B (en) Method for fabricating a semiconductor device
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
WO2007116964A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
US20100018944A1 (en) Patterning method
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
JP2007027291A (ja) 半導体装置およびその製造方法
US8125069B2 (en) Semiconductor device and etching apparatus
US20050161640A1 (en) Etching gas composition for silicon oxide and method of etching silicon oxide using the same
JP3427534B2 (ja) 接続孔の形成方法
KR100248342B1 (ko) 반도체소자의 금속 배선 형성방법
US20090102025A1 (en) Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US7498226B2 (en) Method for fabricating semiconductor device with step gated asymmetric recess
JP2007027180A (ja) 半導体装置及びその製造方法
US7648910B2 (en) Method of manufacturing opening and via opening
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
JP2006261281A (ja) 半導体装置の製造方法
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100895230B1 (ko) 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4768732B2 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
KR100298180B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061110