JP2007027180A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007027180A JP2007027180A JP2005202849A JP2005202849A JP2007027180A JP 2007027180 A JP2007027180 A JP 2007027180A JP 2005202849 A JP2005202849 A JP 2005202849A JP 2005202849 A JP2005202849 A JP 2005202849A JP 2007027180 A JP2007027180 A JP 2007027180A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- insulating film
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 アスペクト比の高い微細コンタクトホールを容易に制御性良く形成することができる半導体装置の製造方法を提供する。
【解決手段】 本発明は、絶縁膜に開孔を形成する半導体装置の製造方法であって、基体上に絶縁膜を形成する工程と、絶縁膜上にエッチングマスクとなる第1のエッチングマスク膜を形成する工程と、第1のエッチングマスク膜に開口を形成する工程と、該開口を用いて、絶縁膜に第1の異方性エッチングにより絶縁膜の膜厚よりも浅い第1の開孔を形成する工程と、第1のエッチングマスク膜を除去する工程と、絶縁膜上に第2のエッチングマスク膜を、前記第1の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、開口部に自己整合的に開口を形成する工程と、第2の異方性エッチングにより、第1の開孔の下部に第2の開孔を形成することにより開孔を形成することを特徴とする半導体装置の製造方法である。
【選択図】 図4
【解決手段】 本発明は、絶縁膜に開孔を形成する半導体装置の製造方法であって、基体上に絶縁膜を形成する工程と、絶縁膜上にエッチングマスクとなる第1のエッチングマスク膜を形成する工程と、第1のエッチングマスク膜に開口を形成する工程と、該開口を用いて、絶縁膜に第1の異方性エッチングにより絶縁膜の膜厚よりも浅い第1の開孔を形成する工程と、第1のエッチングマスク膜を除去する工程と、絶縁膜上に第2のエッチングマスク膜を、前記第1の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、開口部に自己整合的に開口を形成する工程と、第2の異方性エッチングにより、第1の開孔の下部に第2の開孔を形成することにより開孔を形成することを特徴とする半導体装置の製造方法である。
【選択図】 図4
Description
本発明は、半導体装置及びその製造方法に関し、特に、絶縁膜に形成された開孔およびその製造方法に関する。
近年、半導体集積回路装置は、配線ルールの微細化に伴いコンタクトホールの寸法も縮小されている。
しかしながらのDRAM(Dynamic Random Access Memory:ダイナミック ランダム アクセス メモリ)の場合、容量が小さくなると、容量を保持できる時間が短くなる。保持時間が短くなると、リフレッシュ回数を増加させる必要があり、消費電力が増大するために容量を小さくすることができない。このために、シリンダ型の容量下部電極にHSGのような技術を用いて微細な凹凸を形成することで表面積を大きくすることと、シリンダの高さを高くすることで容量の減少を防止してきている。
このために、シリンダが形成される層間絶縁膜の膜厚が厚くなっている。
層間絶縁膜の膜厚の増加と配線ルールの微細化により層間絶縁膜に形成される開孔(コンタクトホール、あるいはシリンダを形成するための開孔)のアスペクト比が増大している。
アスペクト比の大きい開孔は、異方性のドライエッチングを用いてもエッチングの途中でエッチングが停止し、所望の形状の開孔が形成されない等の不具合が発生する。この不具合を解消するために、エッチング時の真空度を上げ、更に、高真空下でプラズマを安定して放電するECR(電子サイクロトロン共鳴)方式、ICP(誘導結合)方式、あるいは、ヘリコン波プラズマ方式等を用い、高真空域(例えば、1.3(KPa)以下)で高密度のプラズマを生成することのできる装置が開発され、より微細で且つアスペクト比の高い開孔を形成することが可能となった。
しかしながら、ドライエッチングのマスクにフォトレジストを用いる従来の方法では微細な開孔を形成するためには、フォトレジスト膜厚を薄くする必要があるが、フォトレジストの膜厚が薄くなるとドライエッチング時にフォトレジストがエッチング除去される場合があり、この点を改善するために、エッチングする層間絶縁膜とエッチング選択比の高い材料を用いるハードマスク技術がある。
特開平9−45633号公報は、ハードマスクにアモルファスカーボンを用いたものである。以下、図17および図18の工程断面図を用いて、アモルファスカーボンをハードマスクとして用いた技術を説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、層間絶縁膜23となるCVD酸化膜を300nm〜800nm形成する(図17(a))。次に、層間絶縁膜23上にアモルファスカーボン薄膜24を10nm〜80nm形成する(図17(b))。このアモルファスカーボン薄膜24はスパッタ法或いはCVD法を用いて形成することができる。
次に、パターニングのためのフォトレジスト膜25を、300nm〜600nmの膜厚でアモルファスカーボン薄膜24上に形成する(図17(c))。
次に、通常のフォトリソグラフィー法を用いて、開口26を形成する(図17(d))。
次に、フォトレジスト薄膜25をマスクとして、アモルファスカーボン薄膜24のエッチング処理を行い、不要な部分を除去して開口27を形成する(図18(a))。フォトレジスト薄膜25マスクを洗浄除去する。この際アッシング処理を行うと、必要なアモルファスカーボンまで除去されてしまう恐れがあるため、アッシングは使わずに洗浄(例えば硫酸+過酸化水素の混合液による100℃〜120℃での洗浄)のみで行う(図18(b))。
次に、残ったアモルファスカーボン薄膜24をマスクとして層間絶縁膜23を、例えばECRエッチング装置により、HeガスとCH2F2ガス20:3の混合ガスを用いて、圧力10mtorr、マイクロ波パワー150mA、バイアスパワー130Wの条件でプラズマドライエッチングを行い、不要な部分を除去して開孔28を形成する(図18(c))。
最後に、不要となったアモルファスカーボン薄膜24をアッシング・洗浄により除去すれば、微細コンタクトホール29が形成される(図18(d))。このアモルファスカーボン薄膜24の除去は、場合によってはアッシング処理のみでも可能である。
特開平09−045633号公報
しかしながら、特開平09−045633号公報に開示されているアモルファスカーボンを用いたドライエッチング法は、アスペクト比が7〜10程度の場合は使い易い技術であるが、現在の、層間絶縁膜の厚さが3μmを越え、アスペクト比が20あるいはそれ以上の開口が必要とされた場合、以下の問題が発生する。
第1の問題点は、ボーイングと呼ばれる開孔の途中で円筒の径が大きくなる問題点である。この現象は装置、エッチング条件により異なるが、アスペクト比がおおよそ9〜15を越えるとアスペクト比が8前後の位置に円筒の径が大きくなる部分が発生する。このような現象が発生すると、隣接する開孔間が近接して浮遊容量が増大する、あるいは、隣接する開孔が繋がってしまう等の不具合が発生する場合があった。尚、ボーイングの発生する位置と、深さとの関係は、装置のエッチング条件により異なる。
第2の問題点は、層間絶縁膜(シリコン酸化膜あるいはその代替となる、低比誘電率であるSiOFや、例えば、SiOC等の有機性の絶縁膜)とアモルファスカーボンとのエッチング選択比は10〜20程度であり、アスペクト比が10程度であれば、アモルファスカーボンの膜厚は特開平09−045633号公報に示されるように10〜80nm程度しか必要とされず、加工性について特に問題はないが、アスペクト比が20(層間絶縁膜の膜厚が3μm)を越えると、アモルファスカーボンの膜厚を0.3〜0.45μm(300〜450nm)(膜厚0.15μmのアモルファスカーボンをエッチングマスクとして使った場合、膜厚3μmの層間絶縁膜をエッチングするとアモルファスカーボンがなくなってしまうので、工程マージンを考えるとアモルファスカーボンの膜厚は、0.3〜0.45μmにしておく必要がある。)にする必要がある。
しかしながら、アモルファスカーボンの膜厚を300nm以上厚くすると、直径0.15μmあるいはそれ以下の微細な開口を形成する際の加工性を損なう場合があった。
本発明は、絶縁膜に開孔を形成する半導体装置の製造方法であって、絶縁膜に形成された開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、エッチングマスク膜に開口部に自己整合的に開口を形成する工程と、エッチングマスクに形成された開口を介して、開孔の底部に更に開孔を形成することを特徴とする半導体装置の製造方法である。
更に、絶縁膜に開孔を形成する半導体装置の製造方法であって、基体上に絶縁膜を形成する工程と、絶縁膜上にエッチングマスクとなる第1のエッチングマスク膜を形成する工程と、第1のエッチングマスク膜に開口を形成する工程と、該開口を用いて、絶縁膜に第1の異方性エッチングにより絶縁膜の膜厚よりも浅い第1の開孔を形成する工程と、第1のエッチングマスク膜を除去する工程と、絶縁膜上に第2のエッチングマスク膜を、第1の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、開口部に自己整合的に開口を形成する工程と、第2の異方性エッチングにより、第1の開孔の下部に第2の開孔を形成することにより開孔を形成することを特徴とする半導体装置の製造方法である。
又、絶縁膜に開孔を形成する半導体装置の製造方法であって、絶縁膜上に犠牲膜と第1のエッチングマスク膜とをこの順に形成する工程と、第1のエッチングマスクに開口を形成する工程と、該開口を用いて、第1の異方性エッチングにより犠牲膜を貫通するに第1の開孔を形成する工程と、犠牲膜上に第2のエッチングマスク膜を、第1の開孔の開口部を塞がないように形成する工程と、第2のエッチングマスク膜に形成された開口を介して第2の異方性エッチングにより絶縁膜に第2の開孔を形成する工程と、第2のエッチングマスクと犠牲膜とを除去する工程とを有することを特徴とする半導体装置の製造方法である。
更に、本発明は、少なくともアスペクト比が15以上の開孔を有する半導体装置であって、開孔の上部の開口径が、開孔の下部の開口径よりも広いことを特徴とする半導体装置である。
本発明は、途中まで開孔を形成し、開口部にアモルファスカーボンを成膜し、エッチングマスクとし、さらにエッチッグを行い、開孔を形成することで、高いアスペクト比のコンタクトホールを容易に制御性良く形成できる。
本発明は、基体上に積層された膜に開孔を形成する際に、基体上に形成された膜を貫通しないように第1の開孔を形成した後に、膜上に第1の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、第1の開孔の開口に自己整合的に第2の開口を形成し、第2の開口を介して第1の開孔の底部に第2の開孔を形成するものである。
エッチングマスク膜をCVD法で形成すると、
1.第1の開孔の側壁部にエッチング膜と同じ材質の極薄い膜が形成できるので、エッチングマスク膜の材質を、第2の開孔を形成する材質に対してエッチング選択比の高い材質を用いることで、アスペクト比の高い開孔を形成して場合、ボーイングの発生を防止することができる。
2.第2の開孔は、第1の開孔の開口径よりも狭い開口径となるので、第1の開孔が形成された部分の膜を除去することで第1の開孔の開口径よりも狭い開口径を持った開孔を形成することができる。通常、第1の開孔は、フォトリソグラフィー法を用いてフォトレジストに形成した開口を介してドライエッチング法を用いて開孔を形成するので、本発明を用いることで、フォトリソグラフィー法で律則される寸法以下の開口径の開孔を形成することが可能となる。
1.第1の開孔の側壁部にエッチング膜と同じ材質の極薄い膜が形成できるので、エッチングマスク膜の材質を、第2の開孔を形成する材質に対してエッチング選択比の高い材質を用いることで、アスペクト比の高い開孔を形成して場合、ボーイングの発生を防止することができる。
2.第2の開孔は、第1の開孔の開口径よりも狭い開口径となるので、第1の開孔が形成された部分の膜を除去することで第1の開孔の開口径よりも狭い開口径を持った開孔を形成することができる。通常、第1の開孔は、フォトリソグラフィー法を用いてフォトレジストに形成した開口を介してドライエッチング法を用いて開孔を形成するので、本発明を用いることで、フォトリソグラフィー法で律則される寸法以下の開口径の開孔を形成することが可能となる。
以下、アスペクト比の高い開孔を形成する場合と狭い開口径を持った開孔の形成方法について詳細に説明する。
基体上の絶縁膜にアスペクト比の大きい開孔の形成は、エッチングを2段階に分けて行なうものである。絶縁膜に第1の開孔を形成した後、第1の開孔の開口部を塞がない条件でハードマスク膜を形成し、ハードマスク膜をマスクとして、第1の開孔の下部をエッチングして第2の開孔を形成することで開孔を形成することができる。
ハードマスク膜としては、開孔を形成する絶縁膜とエッチング選択比がとれて開孔を形成後に除去可能なCVD法で形成できる膜であれば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜またはアモルファスカーバイド等が使用できるが、開孔を形成後に除去がアッシングにより簡単に行なえる点で、アモルファスカーボンをCVD法で形成することが好ましい。
CVD法でアモルファスカーボンを形成すると、絶縁膜上に形成されるハードマスク膜以外に、第1の開孔の内面の側壁にも極薄いアモルファスカーボンが形成される。第1の開孔の内面に形成される極薄いアモルファスカーボン膜は、第2の開孔を形成する際のエッチング時に、第1の開孔の内壁部がエッチングされることを防止する効果がある。
第1の開孔の深さは、アスペクト比の大きな開孔を形成する際に、斜め入射したエッチングイオンによりコンタクトホールの途中で径が太くなるボーイングの発生しやすい位置(第1の開孔の開口部の直径の10倍くらいの深さ)よりも深ければ、第2の開孔形成時にボーイングが発生することを防止することができる。
第1の開孔の深さは、エチング時間により決定することもできるが、層間絶縁膜をエッチングレートの異なる2層の絶縁膜で形成し、下層のエッチング速度が上層のエッチング速度よりも遅い材料にすることで、層間絶縁膜の厚さで深さを決定することもできる。
更に、上層の絶縁膜と下層の絶縁膜との間に、該層間絶縁膜よりもエッチング速度が遅いエッチングストッパー膜を設けることで達成することも可能である。
本発明は、更に、1回のエッチングでは開孔にボーイングが発生する、アスペクト比が15以上の開孔であり、開孔の上部の開口径に対して開孔の下部の開口径が狭い開孔である。開孔の上部と開孔の下部で開口径が変わるが、開孔の途中に、開口径の大きさが変わる遷移領域を有する場合がある。ここで、開口径の大きさが変わる遷移領域とは、開口径が徐々に変化するのではなく、深さ方向のある位置で顕著に変化する構造を意味している。
上述の、2段階エッチングを行いアスペクト比の高い開孔を形成する場合、エッチングを行う開口の開口径は少なくとも2種類以上あるので、開孔の途中で開口径が切り替わるはずであるが、異方性エッチングであっても表面が若干エッチングされるので10〜20nm位の領域で開口径が徐々に狭くなったような形状をする場合があるからである。
以下、図4を用いて遷移領域について説明する。層間絶縁膜23を貫通し基板20あるいは下層の絶縁膜上に形成された配線あるいは電極のような導電体22が底部に露出した開孔29は、エッチングの開孔が異なる条件で異方性エッチングにより形成されているため、上部の開孔の開口径の方が下部の開孔の開口径よりも大きい(図4(a)))。図4(b)は図4(a)の丸で囲った部分の部分拡大図である。下部の開孔は、上部の開孔の開口部に形成した開口径が上部の開口径よりも若干狭い開口を介して異方性エッチングされる。このために図4(b)の上部の開孔の底部も若干エッチングされ図4(c)に示すようにテーパがつく場合がある。このテーパ部を遷移領域と称している。
開孔の下部の開口径が上部の開孔の開口径よりも狭くなっていると、開孔に金属等の導電性の材料を埋め込んで開孔の底に露出した基体上に形成された、例えば、ゲート電極、ドレイン電極あるいはソース電極と絶縁膜上に形成される配線とを接続するコンタクトホールの場合、隣接するコンタクトホールの間隙が広がり、浮遊容量を低減する効果がある。
狭い開口径を持った開孔の形成は、絶縁膜に第1の開孔を形成した後、第1の開孔の開口部を塞がない条件でハードマスク膜を形成し、ハードマスク膜をマスクとして、第1の開孔の下部をエッチングして第2の開孔を形成することで開孔を形成することができる。
ハードマスク膜としては、開孔を形成する絶縁膜とエッチング選択比がとれて開孔を形成後に除去可能なCVD法で形成できる膜であれば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜またはアモルファスカーバイド等が使用できるが、開孔を形成後に除去がアッシングにより簡単に行なえる点で、アモルファスカーボンをCVD法で形成することが好ましい。
その後、ハードマスク膜と第1の開孔が形成された絶縁膜とを除去することでフォトリソグラフィー法の限界の寸法以下の開口径を持った開孔を形成することができる。
層間絶縁膜をエッチングレートの異なる2層の絶縁膜で形成し、下層のエッチング速度が上層のエッチング速度よりも遅い材料にすることもできる。
更に、層間絶縁膜を3層構成にし、2層の層間絶縁膜の間に、該絶縁膜よりもエッチング速度が遅いエッチングストッパー膜を設けることで達成することも可能である。
以下、図面を用いて本発明を詳細に説明する。
第1の実施の形態
本発明の第1の実施の形態を、工程断面図を用いて説明する。
本発明の第1の実施の形態を、工程断面図を用いて説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、CVD法を用いて層間絶縁膜23となるシリコン酸化膜を3μm形成する。次に、層間絶縁膜23上に反射膜防止膜30(日産化学社製 DUV44)およびフォトレジスト膜25(ポジ型のフォトレジストである、住友化学社製のPEK−510)を塗布法により形成した(図1(a))。
尚、本実施の形態及び以下の実施の形態では、基板20上に形成したゲート上に形成する開孔を用いて説明するが、基板20上に形成されたドレイン電極、ソース電極、あるいは基板上に形成された絶縁膜上に形成された配線のような導電性の材料からなる電極・配線であってもかまわないことは言うまでもない。
次に、通常のフォトリソグラフィー法を用いて、フォトレジスト膜25に0.15μm角の開口26を形成した(図1(b))。
層間膜として、本実施の形態ではCVD法で形成したシリコン酸化膜を用いたが、シリコン酸化膜よりも低誘電率である、SiOFやSiOC等の膜であってもかまわないことは言うまでもない。
次に、エッチングガスとしてC4F8、C5F8、C4F6、CHF3、CH2F2等のフルオロカーボンガス及び酸素、窒素、アルゴン、キセノンなどの添加ガスを用い通常の異方性プラズマドライエッチングを用い層間絶縁膜23に深さ2.0μmの第1の開孔27を形成した(図1(c))。
ボーイングは、アスペクト比がある値を超えた開孔を形成すると、開孔の上部の側壁がエッチングされ、開口径が広がる現象であり、第1の開孔の深さは、装置、装置のエッチング条件で異なるので、本実施の形態では深さを2.0μmとしたが、適宜変更できることは言うまでもない。
フォトレジスト25及び反射防止膜30をアッシング及び有機除去ウェットエッチ等で除去した後(図2(a))、厚さ250nmのアモルファスカーボン薄膜24を形成した(図2(b))。アモルファスカーボン薄膜24の形成は、プラズマチャンバにプロピレン等の炭化水素化合物CxHy及び不活性ガスであるArあるいはHeを供給し、混合ガスをプラズマにより熱分解し、チャンバ内のSiウェハにアモルファスカーボンを堆積させる通常の減圧プラズマCVD法を用いた。このときウェハ温度は100℃〜600℃、チャンバ内圧力は約1〜20Torrとすることが好ましい。
ガス分子の平均自由工程は、20Torrで2μm程度であるため、コンタクトホールサイズよりも十分長く、更に、アモルファスカーボンを形成する分子はマイグレーションの傾向が非常に小さい(成膜された後、分子が移動しにくい)ため、成膜されたアモルファスカーボン膜は、コンタクトホール27に対するカバレッジが悪く、通常、開口径の3〜5倍よりも膜厚が薄ければコンタクトホール27の開口部を塞ぐことなくエッチングマスクとなるアモルファスカーボン17が層間絶縁膜23上に成膜される。
図2(c)は、図2(b)のA部の拡大図である。アモルファスカーボン薄膜24は、開口を塞がないよう形成されているが、開孔27の壁面には極薄いアモルファスカーボンが形成される。又、アモルファスカーボンは、マイグレーションの傾向が非常に小さいが、若干開口を狭くするように(膜厚の1/5〜1/10)形成される。
次に、アモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行うと、アモルファスカーボン薄膜24により形成される開口は、フォトレジスト膜25に形成された開口26よりも狭いために開孔27の底面に更に形成される開孔の径は狭くなり、開孔29は、下部の開口径が上部の開孔の開口径よりも狭い開孔が形成される(図3(a))。最後に、アモルファスカーボンを、アッシングにより除去して第1の層間絶縁膜23を貫通(底部に導電体材料が露出)する開孔29が形成される(図3(b))。
第2の実施形態
図面を用いて、第2の実施形態を説明する。
図面を用いて、第2の実施形態を説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、CVD法を用いて第1の層間絶縁膜23となるシリコン酸化膜を1.0μm、第2の層間絶縁膜31となる窒化シリコン膜を2.0μm形成する。
第2の層間絶縁膜は、第2の層間絶縁膜とエッチング選択比のある材料であればよく、酸化シリコン膜と酸化窒化膜の順序を変えることも可能であり、更に、第1の実施形態で述べた、低比誘電率を持った材料を組み合わせても良いことは言うまでもない。
次に、第1の層間絶縁膜23上に反射膜防止膜30(日産化学社製 DUV44)およびフォトレジスト膜25(ポジ型のフォトレジストである、住友化学社製のPEK−510)を塗布法により形成した(図5(a))。
次に、通常のフォトリソグラフィー法を用いて、フォトレジスト膜25に0.15μm角の開口26を形成した(図5(b))。
次に、エッチングガスとしてC4F8、C5F8、C4F6、CHF3、CH2F2等のフルオロカーボンガス及び酸素、窒素、アルゴン、キセノンなどの添加ガスを用い通常の異方性プラズマドライエッチングを用い第2の層間絶縁膜31を貫通する深さ2.0μmの開孔27を形成した(図5(c))。
第1の実施形態の場合、深さ2.0μmの開孔は、エチング時間で制御していため、エッチング装置のエッチング速度が変化した場合、深さが深くなりすぎる、あるいは、設計値よりも浅くなる場合があるが、本実施の形態の場合、第2の層間絶縁膜と第1の層間絶縁膜とはエッチング選択比があるので、開孔27の深さは、第2の層間絶縁膜を深さで決定される。オーバーエッチングになるようなエッチング時間を設定することで開孔27が形成することができ、工程のプロセスマージンが取れる。
その後、フォトレジスト25及び反射防止膜30をアッシング及び有機除去、ウェットエッチ等で除去した(図6(a))。次に、厚さ250mのアモルファスカーボン薄膜24を形成した(図6(b))。アモルファスカーボン薄膜24の形成方法は第1の実施の形態と同じであるので詳細は省略する。
次に、アモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行い、第1の層間絶縁膜23を貫通(底部に導電体材料が露出)する開孔29を形成した(図6(c))。
最後に、アモルファスカーボン膜24をアッシングにより除去して、開孔29が形成される(図7)
第2の実施の形態でも、第1の実施の形態と同様の形状の開孔が形成できることは言うまでもない。
第2の実施の形態でも、第1の実施の形態と同様の形状の開孔が形成できることは言うまでもない。
第3の実施の形態
図面を用いて、第3の実施形態を説明する。
図面を用いて、第3の実施形態を説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、CVD法を用いて第1の層間絶縁膜23となるシリコン酸化膜を1.0μm、膜厚20nmのエッチングストッパー膜32となる窒化シリコン膜および第2の層間絶縁膜31となる膜厚2.0μmの酸化シリコン膜をこの順に形成する。
エッチングストッパー膜32は、第2の層間絶縁膜31とエッチング選択比のある材料であればよく、酸化シリコン膜と酸化窒化シリコン膜の順序を変えることも可能であるが、第1の層間絶縁膜23と第2の層間絶縁膜31とは、比誘電率がストッパー膜の比誘電率よりも小さいほうが好ましい。このため、本実施形態では、エッチングストッパー膜32に窒化シリコン膜を、第1および第2の層間絶縁膜に酸化シリコン膜を用いることが好ましいが、他の材料を組み合わせることができることは言うまでもない。
次に、シリコン酸化膜上に反射膜防止膜30(日産化学社製 DUV44)およびフォトレジスト膜25(ポジ型のフォトレジストである、住友化学社製のPEK−510)を塗布法により形成した(図8(a))。
次に、通常のフォトリソグラフィー法を用いて、フォトレジスト膜25に0.15μm角の開口26を形成した(図8(b))。
次に、エッチングガスとしてC4F8、C5F8、C4F6、CHF3、CH2F2等のフルオロカーボンガス及び酸素、窒素、アルゴン、キセノンなどの添加ガスを用い通常の異方性プラズマドライエッチングを用い第2の層間絶縁膜31を貫通する深さ2.0μmの開孔27を形成した(図8(c))。
第2の層間絶縁膜31とエチングストッパー膜32とは、エッチング選択比があるので、第2の実施形態と同様の効果が得られる。更に、エッチングストッパー膜を設けることで、エッチングストッパー膜に比誘電率の高い材料を用いても、層間絶縁膜全体の厚さを規定する第1および第2の層間絶縁膜に比誘電率の低い材料を選択することで、第2の実施の形態に比べ層間絶縁膜の容量を小さくするための設計余裕度が増すという効果がある。
その後、フォトレジスト25及び反射防止膜30をアッシング及び有機除去、ウェットエッチ等で除去した(図9(a))。次に、厚さ250nmのアモルファスカーボン薄膜24を形成した(図9(b))。アモルファスカーボン薄膜24の形成方法は第1の実施の形態と同じであるので詳細は省略する。
次に、アモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行い、第1の層間絶縁膜23を貫通(底部に導電体材料が露出)する開孔29を形成した(図9(c))。
最後に、アモルファスカーボン薄膜24をアッシングにより除去し、開孔29が形成される(図10)。
尚、第1〜第3の実施の形態で、開孔27は、フォトレジスト膜をエッチングマスクとして用いたが、通常使われているハードマスクを用いても良く、さらに、アモルファスカーボンをハードマスクとして用いることができることは言うまでもない。
第3の実施の形態でも、第1の実施の形態と同様の形状の開孔が形成できることは言うまでもない。
第4の実施の形態
次に第4の実施の形態について図面を用いて説明する。
次に第4の実施の形態について図面を用いて説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、CVD法を用いて層間絶縁膜23となるシリコン酸化膜を3.0μm、犠牲膜33となる窒化シリコン膜を200nm形成する。
次に、第1の層間絶縁膜23上に反射膜防止膜30(日産化学社製 DUV44)およびフォトレジスト膜25(ポジ型のフォトレジストである、住友化学社製のPEK−510)を塗布法により形成した(図11(a))。
次に、通常のフォトリソグラフィー法を用いて、フォトレジスト膜25に0.15μm角の開口26を形成した(図11(b))。
次に、エッチングガスとしてC4F8、C5F8、C4F6、CHF3、CH2F2等のフルオロカーボンガス及び酸素、窒素、アルゴン、キセノンなどの添加ガスを用い通常の異方性プラズマドライエッチングを用い犠牲膜33を貫通する開孔27を形成した(図11(c))。
その後、フォトレジスト25及び反射防止膜30をアッシング及び有機除去、ウェットエッチ等で除去した(図12(a))。
次に、厚さ250nmのアモルファスカーボン薄膜24を形成した(図12(b))。アモルファスカーボン薄膜24の形成方法は第1の実施の形態と同じであるので詳細は省略する。
厚さ250nmのアモルファスカーボン膜24を成膜すると、開孔27の開口径が0.15μmから0.1μmに狭くなった。
次に、開口径が0.15μmから0.1μmに狭くなったアモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行い、開孔27の底部に開孔34を形成した(図12(c))。
その後、アモルファスカーボン膜24をアッシングにより除去し、更に、犠牲膜33をホット燐酸を用いて除去し、開孔34が形成される(図13)。
開孔34の開口径は、アモルファスカーボン膜24の開口径0.1μmとなりフォトレジスト膜の開口径0.15μmよりも狭い開口径を持った開孔を形成できた。この場合、犠牲膜は、層間絶縁膜とエッチング選択比が取れる材料であればシリコン窒化膜以外の材料であっても問題ないことは言うまでもなく、例えば、アモルファスカーボンの様な材料を使用できる事はいうまでもない。アモルファスカーボンを用いた場合、エッチングは、Ar/O2の混合ガス雰囲気で異方性ドライエッチングを行えば良い。アモルファスカーボンを用いた場合、アッシングで簡単に除去することができるのでシリコン窒化膜を用いるよりも除去が簡単に行えるという効果がある。
本実施形態は、フォトリソグラフィー法で形成可能な開口径以下の開口径を持った開孔が形成できるという効果を持っている。
第5の実施の形態
次に第5の実施の形態について図面を用いて説明する。
次に第5の実施の形態について図面を用いて説明する。
アクティブ領域(不図示)やフィールド領域(フィールド酸化膜)21、ゲート22が形成された基板20上に、CVD法を用いて層間絶縁膜23となるシリコン酸化膜を3.0μm、犠牲膜33となる窒化シリコン膜を200nm形成する。
次に、第1の層間絶縁膜23上に反射膜防止膜30(日産化学社製 DUV44)およびフォトレジスト膜25(ポジ型のフォトレジストである、住友化学社製のPEK−510)を塗布法により形成した(図14(a))。
次に、通常のフォトリソグラフィー法を用いて、フォトレジスト膜25に開口径0.15μmの開口(不図示)を形成した。
次に、エッチングガスとしてC4F8、C5F8、C4F6、CHF3、CH2F2等のフルオロカーボンガス及び酸素、窒素、アルゴン、キセノンなどの添加ガスを用い通常の異方性プラズマドライエッチングを用い開口(不図示)を介し犠牲膜33を貫通する開孔27を形成し、その後、フォトレジスト25及び反射防止膜30をアッシング及び有機除去、ウェットエッチ等で除去した(図14(b))。
次に、厚さ250nmのアモルファスカーボン薄膜24を形成した(図14(c))。アモルファスカーボン薄膜24の形成方法は第1の実施の形態と同じであるので詳細は省略する。
厚さ250nmのアモルファスカーボン膜24を成膜すると、アモルファスカーボン膜の開口径は、0.1μmに狭くなった。
次に、開口径が0.15μmから0.1μmに狭くなったアモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行い、開孔27の底部に深さ2.0μmの開孔36を形成した(図15(a))。
その後、アモルファスカーボン膜24をアッシングにより除去し、更に、犠牲膜33を、ホットリン酸を用いて除去した。
次に、層間絶縁膜上に、厚さ250nmのアモルファスカーボン膜35を、開孔34の開口部を塞がないように形成し(図15(b))、アモルファスカーボン膜の開口を介して異方性ドライエッチングを行い、開孔37を形成した(図15(c)。
尚、図15(a)のように、開口径が0.15μmから0.1μmに狭くなったアモルファスカーボン薄膜24をマスクとして前述と同様の条件で異方性プラズマエッチングを行い、開孔27の底部に深さ2.0μmの開孔34を形成した後、アモルファスカーボン膜35をアッシング法により除去し(図16(a))た後、犠牲膜33上に開孔34の開口部を塞がないようにアモルファスカーボン膜を形成し(図16(b))、その後、アモルファスカーボン膜の開口を介して開孔34の底部をエッチングすることで開孔37を形成(図16(c))した後、アモルファスカーボン膜を除去し、開孔37を形成(不図示)できることはいうまでもない。
本実施形態は、第4の実施形態と第1の実施の形態とを組み合わせた例であるが、第4の実施形態と第2および第3の実施の形態とを組み合わせることで本ジッの形態と同様の開孔を形成できることはいうまでもない。
本発明は上記の実施の形態に限られるものではなく、本発明の主旨内で更に、いろいろな変形例を形成できることはいうまでもない。
21 フィールド酸化膜
20 基板
23 層間絶縁膜(第1の層間絶縁膜)
24 アモルファスカーボン薄膜
25 フォトレジスト膜
26 開口
27 開孔
28 開孔
29 コンタクトホール
30 反射防止膜
31 第2の層間絶縁膜
20 基板
23 層間絶縁膜(第1の層間絶縁膜)
24 アモルファスカーボン薄膜
25 フォトレジスト膜
26 開口
27 開孔
28 開孔
29 コンタクトホール
30 反射防止膜
31 第2の層間絶縁膜
Claims (14)
- 絶縁膜に開孔を形成する半導体装置の製造方法であって、
前記絶縁膜に形成された開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、前記エッチングマスク膜に前記開口部に自己整合的に開口を形成する工程と、
前記エッチングマスクに形成された開口を介して、前記開孔の底部に更に開孔を形成することを特徴とする半導体装置の製造方法。 - 前記マスキング膜がCVD法で形成されたアモルファスカーボンであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記開口部の開口面積よりも、前記エッチングマスクに形成された開孔部の面積の方が狭いことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 絶縁膜に開孔を形成する半導体装置の製造方法であって、
基体上に絶縁膜を形成する工程と、
前記絶縁膜上にエッチングマスクとなる第1のエッチングマスク膜を形成する工程と、
前記第1のエッチングマスク膜に開口を形成する工程と、
該開口を用いて、前記絶縁膜に第1の異方性エッチングにより前記絶縁膜の膜厚よりも浅い第1の開孔を形成する工程と、
前記第1のエッチングマスク膜を除去する工程と、
前記絶縁膜上に第2のエッチングマスク膜を、前記第1の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、前記開口部に自己整合的に開口を形成する工程と、
第2の異方性エッチングにより、前記第1の開孔の下部に第2の開孔を形成することにより前記開孔を形成することを特徴とする半導体装置の製造方法。 - 前記第1のエッチングマスクがフォトレジストで、前記第2のエッチングマスク膜がCVD法で形成されたアモルファスカーボン膜であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記層間絶縁膜は、エッチング速度が異なる材料からなる2層以上の絶縁膜で構成され、上層の絶縁膜層のエッチング速度が下層の絶縁膜のエッチング速度よりも遅い材料からなり、
前記第1の開孔が前記上層の絶縁膜に形成され、前記第2の開孔が前記上層の絶縁膜に形成されていることを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記層間絶縁膜が、3層で構成され、少なくとも中間層の絶縁膜のエッチング速度が、他の2層の絶縁膜よりもエッチング速度が遅い材料からなり、
前記第1の開孔が中間層の上に形成された絶縁膜に形成され、前記第2の開孔が前記中間層と前記中間層の下に形成された絶縁膜に形成されていることを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第2の開孔の底部に、前記基体上に形成された導電材料が露出していることを特徴とする請求項4に記載の半導体装置の製造方法。
- 絶縁膜に開孔を形成する半導体装置の製造方法であって、
前記絶縁膜上に犠牲膜と第1のエッチングマスク膜とをこの順に形成する工程と、
前記第1のエッチングマスクに開口を形成する工程と、
該開口を用いて、第1の異方性エッチングにより前記犠牲膜を貫通するに第1の開孔を形成する工程と、
前記犠牲膜上に第2のエッチングマスク膜を、前記第1の開孔の開口部を塞がないように形成する工程と、
前記第2のエッチングマスク膜に形成された開口を介して第2の異方性エッチングにより前記絶縁膜に第2の開孔を形成する工程と、
前記第2のエッチングマスクと前記犠牲膜とを除去する工程とを有することを特徴とする半導体装置の製造方法。 - 前記第1のエッチングマスクがフォトレジストで、前記第2のエッチングマスク膜がCVD法で形成されたアモルファスカーボン膜であることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記層間絶縁膜は、エッチング速度が異なる材料からなる2層以上の絶縁膜で構成され、上層の絶縁膜層のエッチング速度が下層の絶縁膜のエッチング速度よりも遅い材料からなり、
前記第1の開孔が前記上層の絶縁膜に形成され、前記第2の開孔が前記上層の絶縁膜に形成されていることを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記層間絶縁膜が、3層で構成され、少なくとも中間層の絶縁膜のエッチング速度が、他の2層の絶縁膜よりもエッチング速度が遅い材料からなり、
前記第1の開孔が中間層の上に形成された絶縁膜に形成され、前記第2の開孔が前記中間層と前記中間層の下に形成された絶縁膜に形成されていることを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第2の開孔の底部に、前記基体上に形成された導電材料が露出していることを特徴とする請求項4に記載の半導体装置の製造方法。
- 少なくともアスペクト比が15以上の開孔を有する半導体装置であって、
前記開孔の上部の開口径が、前記開孔の下部の開口径よりも広いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202849A JP2007027180A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202849A JP2007027180A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027180A true JP2007027180A (ja) | 2007-02-01 |
Family
ID=37787609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005202849A Pending JP2007027180A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027180A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094125A (ja) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
US8071439B2 (en) | 2008-08-08 | 2011-12-06 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
-
2005
- 2005-07-12 JP JP2005202849A patent/JP2007027180A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094125A (ja) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
US8071439B2 (en) | 2008-08-08 | 2011-12-06 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
US20080108216A1 (en) | Method for forming contact in semiconductor device | |
US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
US6083845A (en) | Etching method | |
US7256129B2 (en) | Method for fabricating semiconductor device | |
US6207573B1 (en) | Differential trench open process | |
US20050112898A1 (en) | Method for etching a substrate and a device formed using the method | |
KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
JP2007027180A (ja) | 半導体装置及びその製造方法 | |
JPH10294367A (ja) | 半導体装置の製造方法 | |
JP2006032721A (ja) | 半導体装置の製造方法 | |
JP2007027291A (ja) | 半導体装置およびその製造方法 | |
KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
JP2006261281A (ja) | 半導体装置の製造方法 | |
KR100510067B1 (ko) | 반도체 소자 제조를 위한 자기정렬콘택 식각 방법 | |
US20080003822A1 (en) | Method for fabricating semiconductor device | |
KR19990011466A (ko) | 반도체소자의 제조를 위한 건식식각방법 | |
KR100838392B1 (ko) | 반도체소자의 자기정렬콘택 식각 방법 | |
US7723239B2 (en) | Method for fabricating capacitor in semiconductor device | |
KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
US20080003821A1 (en) | Method for fabricating semiconductor device | |
KR100811409B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
JP2005303095A (ja) | 半導体装置の製造方法 | |
KR100772532B1 (ko) | 반도체 소자 제조 방법 |