KR100652303B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100652303B1
KR100652303B1 KR1020040114691A KR20040114691A KR100652303B1 KR 100652303 B1 KR100652303 B1 KR 100652303B1 KR 1020040114691 A KR1020040114691 A KR 1020040114691A KR 20040114691 A KR20040114691 A KR 20040114691A KR 100652303 B1 KR100652303 B1 KR 100652303B1
Authority
KR
South Korea
Prior art keywords
metal wiring
semiconductor device
sccm
photoresist pattern
forming
Prior art date
Application number
KR1020040114691A
Other languages
English (en)
Other versions
KR20060075791A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114691A priority Critical patent/KR100652303B1/ko
Publication of KR20060075791A publication Critical patent/KR20060075791A/ko
Application granted granted Critical
Publication of KR100652303B1 publication Critical patent/KR100652303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이중 다마신 공정을 이용하여 금속 배선을 형성한다는 것으로, 이를 위하여 본 발명은, 반도체 소자의 금속 배선 형성 과정에서 이중 다마신 공정을 수행할 경우 고집적화에 따라 금속 배선을 정의하는 정확한 프로파일의 트렌치을 형성하기 어려운 종래 방법과는 달리, 이중 다마신 공정을 이용하여 반도체 소자의 금속 배선 형성 과정에서 상부면에 콘택홀을 정의하는 특정 영역에 트렌치를 형성하고, 트렌치의 갭필을 포함하는 포토레지스트 패턴을 형성한 후에 포토 레지스트 패턴이 형성된 상부면을 O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하고, O2 플라즈마로 드라이 애싱 공정을 수행하여 포토레지스트 패턴을 제거한 후에 상부면을 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행함으로써, 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 과정에서 정확한 프로파일의 트렌치를 형성하여 반도체 소자의 신뢰성을 향상시킬 수 있는 것이다.
다마신 공정, 이중 다마신 공정, PVD, HDP, EPD

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래 방법에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 공정순서도,
도 2a 내지 도 2g는 본 발명의 일 실시 예에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도.
본 발명은 금속 배선을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속 배선 형성 과정에서 이중 다마신 공정을 이용하여 금속 배선을 형성하는데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 고집적화에 따라 금속 배선의 최소 선폭은 계속해서 축소되고 있으며, 이에 따라 최근에는 반도체 소자의 고속 동작을 위해 도전율이 높은 구리(Cu)가 종래의 알루미늄(Al)을 대체할 재료로서 대두되고 있다.
이와 같이 구리(Cu)는 도전율이 높기 때문에 반도체 소자의 고속화로 인해 배선에 흐르는 전자량이 증가하더라도 이에 따른 내성을 유지할 수 있다는 이점을 갖지만, 알루미늄(Al)에 비해 에칭하기 어렵고, 고온에서 증착이 이루어지기 때문에 포토레지스트 마스크(PR mask)를 이용한 선택적 증착이 쉽지 않다.
이러한 이유 때문에 구리 배선을 형성하는 방법으로 구리 배선의 하부에 위치할 층간 절연막에 미리 금속 배선 영역용 트렌치를 형성한 후에 구리를 갭필하는 다마신(damascene) 공정이 적용되거나 혹은 층간 절연막 하부에 위치하는 콘택과 금속 배선 영역을 함께 에칭한 후에 이를 한번에 갭필하는 이중 다마신(dual damascene) 공정이 적용되고 있다.
도 1a 내지 도 1e는 종래 방법에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 공정 순서도로서, 이들 도면을 참조하여 종래 방법에 따른 반도체 소자의 금속 배선 형성 방법을 설명한다.
도 1a를 참조하면, 반도체 기판(100) 상에 PVD 법으로서 이온 빔, 전자 빔, RF 스퍼터링 등의 방법을 통해 금속 물질, 예를 들어 알루미늄(Al), 구리(Cu) 등을 증착하고, 이를 도시 생략된 포토레지스트 패턴에 따라 에칭하여 하부 금속 배선(102)을 형성한 후에, 반도체 기판(100)과 하부 금속 배선(102)의 상부에 예를 들어 HDP 산화막 등을 증착하여 층간 절연막(104)을 형성한다.
이러한 층간 절연막(104) 상의 특정 영역을 도시 생략된 포토레지스트 패턴에 따라 드라이(dry) 또는 웨트(wet) 에칭하여 하부 금속 배선(102) 일부가 드러나는 콘택홀(106)을 형성한다.
그리고, 도 1b에 도시한 바와 같이 반도체 소자의 상부 금속 배선이 위치하 는 특정 영역을 에칭하기 위한 포토레지스트 패턴(108)을 형성한다. 이 때, 층간 절연막(104)의 콘택홀(106)에 포토레지스트(108a)가 갭필된다.
이에 따라 층간 절연막(104)을 일정 깊이만큼 드라이 또는 웨트 에칭하여 도 1c에 도시한 바와 같이 상부 금속 배선을 정의하는 트렌치 형태의 특정 영역(109)을 형성한다.
이 후에, 도 1d에 도시한 바와 같이 포토 레지스트 패턴(108, 108a)을 제거하는 공정, 예를 들어 H2O 플라즈마, O2 플라즈마, N2 플라즈마 또는 O2/N2 플라즈마로 드라이 애싱을 수행함으로써 반도체 소자의 콘택홀(106) 및 상부 금속 배선의 일정 영역(109)을 형성한다.
이와 같이 형성된 콘택홀(106) 및 금속 배선 영역(109)에 금속 물질(예를 들면, 구리 등)을 갭필하고, 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 법으로 평탄화하여 도 1e에 도시한 바와 같이 콘택 플러그 및 상부 금속 배선(110)을 형성한다.
하지만, 종래 방법에 따른 이중 다마신 공정을 이용한 금속 배선 형성 방법은 포토레지스트 패턴에 따라 층간 절연막을 일정 깊이만큼 에칭하여 상부 금속 배선을 정의하는 특정 영역을 형성할 때, 반도체 소자의 고집적화에 따라 금속 배선을 정의하는 정확한 프로파일로 트렌치를 형성하기가 어려운 문제점이 있었다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 과정에서 O3 가스의 플라즈마 선택적 분위기에서 소프트 에칭하고, O2 플라즈마로 드라이 애싱하여 금속 배선을 정의하는 정확한 프로파일의 트렌치를 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 이중 다마신 공정을 이용하여 반도체 소자의 금속 배선을 형성하는 방법으로서, 상기 반도체 소자의 상부면에 콘택홀을 정의하는 특정 영역에 트렌치를 형성하는 과정과, 상기 상부면에 상기 트렌치의 갭필을 포함하는 포토레지스트 패턴을 형성하는 과정과, 상기 포토 레지스트 패턴이 형성된 상부면을 O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하는 과정과, O2 플라즈마로 드라이 애싱 공정을 수행하여 상기 포토레지스트 패턴을 제거하는 과정과, 상기 상부면을 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행하는 과정을 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 반도체 소자의 금속 배선 형성 과정에서 이중 다마신 공정을 수행할 경우 고집적화에 따라 금속 배선을 정의하는 정확한 프로파일의 트렌치을 형성하기 어려운 종래 방법과는 달리, 이중 다마신 공정을 이용하여 반도체 소자의 금속 배선 형성 과정에서 상부면에 콘택홀을 정의하는 특정 영역에 트렌치를 형성하고, 트렌치의 갭필을 포함하는 포토레지스트 패턴을 형성한 후에 포토 레지스트 패턴이 형성된 상부면을 O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하고, O2 플라즈마로 드라이 애싱 공정을 수행하여 포토레지스트 패턴을 제거한 후에 상부면을 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시 예에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 방법을 설명한다.
도 2a를 참조하면, 반도체 기판(200) 상에 PVD 법으로서 이온 빔, 전자 빔, RF 스퍼터링 등의 방법을 통해 금속 물질, 예를 들어 알루미늄(Al), 구리(Cu) 등을 증착하고, 이를 도시 생략된 포토레지스트 패턴에 따라 에칭하여 하부 금속 배선(202)을 형성한 후에, 반도체 기판(200)과 하부 금속 배선(202)의 상부에 예를 들어 HDP 산화막 등을 증착하여 층간 절연막(204)을 형성한다.
이러한 층간 절연막(204) 상의 특정 영역을 도시 생략된 포토레지스트 패턴에 따라 드라이(dry) 또는 웨트(wet) 에칭하여 하부 금속 배선(202) 일부가 드러나는 콘택홀(206)을 형성한다.
그리고, 도 2b에 도시한 바와 같이 반도체 소자의 상부 금속 배선이 위치하는 특정 영역을 에칭하기 위한 포토레지스트 패턴(208)을 형성한다. 이 때, 층간 절연막(104)의 콘택홀에 포토레지스트(208a)가 갭필된다.
도 2c에 도시한 바와 같이 포토레지스트 패턴(208)에 따라 층간 절연막(204)의 일정 깊이를 드라이 또는 웨트 에칭하여 상부 금속 배선을 정의하는 트렌치 형태의 특정 영역(209)을 형성한다.
이 때, O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행한다. 여기에서, 제 1 소프트 에칭은 O3 플라즈마 에칭 장치에서 1차로 1.5 Torr - 2.5 Torr, 0 W, 1500 sccm - 2500 sccm의 O3, 10 초 - 20 초, 230 ℃ - 270 ℃의 범위 조건으로 수행하되, 바람직하게는 2 Torr, 0 W, 2000 sccm의 O3, 250 ℃, 20 초의 조건으로 수행한다.
또한, 제 1 소프트 에칭 공정은 2 차로 1.5 Torr - 2.5 Torr, 1900 W - 2100 W, 1500 sccm - 2500 sccm의 O3, 5 초 - 10 초, 230 ℃ - 270 ℃의 범위 조건으로 수행하되, 바람직하게는 2 Torr, 2000 W, 2000 sccm의 O3, 250 ℃, 10 초의 조건으로 수행한다.
이에 따라 도 2d에 도시한 바와 같이 층간 절연막(204)에 상부 금속 배선을 정의하는 트렌치 형태의 특정 영역(209)을 형성하고, 포토 레지스트 패턴(208)을 제거하기 위해 EPD(End Point Detect)에 따라 콘택홀(206)이 드러나는 지점까지 O2 플라즈마로 드라이 애싱 공정을 수행한다. 여기에서, 드라이 애싱은 1차로 500 mTorr - 700 mTorr, 1900 W - 2100 W의 소스전원, 0 W의 바이어스전원, 400 sccm - 600 sccm의 O2, 20 ℃ - 30 ℃의 범위 조건으로 수행하고, 바람직하게는 600 mTorr, 2000 w의 소스전원, 0 W의 바이어스전원, 500 sccm의 O2, 25 ℃의 조건으로 EPD에 따라 수행한다.
또한, 드라이 애싱 공정은 2 차로 200 mTorr - 400 mTorr, 0 W의 소스전원, 200 W - 400 W의 바이어스전원, 200 sccm - 300 sccm의 O2, 20 ℃ - 30 ℃의 범위 조건으로 EPD의 20 ％ - 30％의 비율을 더 수행하고, 바람직하게는 300 mTorr, 0 w의 소스전원, 300 W의 바이어스전원, 250 sccm의 O2, 25 ℃의 조건으로 EPD의 30 ％ 이하의 비율에 따라 더 수행한다.
이 후에, 도 2e에 도시한 바와 같이 포토레지스트 패턴을 완벽하게 제거하기 위한 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행한다. 여기에서, 제 2 소프트 에칭 공정은 1.5 Torr - 2.5 Torr, 0 W, 1500 sccm - 2500 sccm의 O3, 10 초 - 20 초, 230 ℃ - 270 ℃의 범위 조건으로 수행하고, 바람직하게는 2 Torr, 0 W, 2000 sccm의 O3, 250 ℃, 20 초의 조건으로 수행한다.
상술한 과정을 수행하여 도 2f에 도시한 바와 같이 반도체 소자의 콘택홀 및 상부 금속 배선의 일정 영역을 형성한다.
이와 같이 형성된 일정 영역에 금속 물질(예를 들면, 구리 등)을 갭필하여 도 2g에 도시한 바와 같이 금속 배선을 연결하는 콘택 플러그 및 상부 금속 배선(210)을 형성한다.
따라서, 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 과정에서 O3 가스 분위기의 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하고, O2 플라즈마로 드라이 애싱 공정을 수행한 후에 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행하여 금속 배선 구조를 형성하는 특정 영역의 트렌치를 정확하게 형성할 수 있다.
이상 설명한 바와 같이 본 발명은, 반도체 소자의 금속 배선 형성 과정에서 이중 다마신 공정을 수행할 경우 고집적화에 따라 금속 배선을 정의하는 정확한 프로파일의 트렌치을 형성하기 어려운 종래 방법과는 달리, 이중 다마신 공정을 이용하여 반도체 소자의 금속 배선 형성 과정에서 상부면에 콘택홀을 정의하는 특정 영역에 트렌치를 형성하고, 트렌치의 갭필을 포함하는 포토레지스트 패턴을 형성한 후에 포토 레지스트 패턴이 형성된 상부면을 O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하고, O2 플라즈마로 드라이 애싱 공정을 수행하여 포토레지스트 패턴을 제거한 후에 상부면을 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행함으로써, 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 과정에서 정확한 프로파일의 트렌치를 형성하여 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 이중 다마신 공정을 이용하여 반도체 소자의 금속 배선을 형성하는 방법으로서,
    상기 반도체 소자의 상부면에 콘택홀을 정의하는 특정 영역에 트렌치를 형성하는 과정과,
    상기 상부면에 상기 트렌치의 갭필을 포함하는 포토레지스트 패턴을 형성하는 과정과,
    상기 포토 레지스트 패턴이 형성된 상부면을 O3 가스의 플라즈마 선택적 분위기에서 제 1 소프트 에칭 공정을 수행하는 과정과,
    O2 플라즈마로 드라이 애싱 공정을 수행하여 상기 포토레지스트 패턴을 제거하는 과정과,
    상기 상부면을 O3 가스 분위기에서 제 2 소프트 에칭 공정을 수행하는 과정
    을 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 소프트 에칭 공정은, 1 차로 1.5 Torr - 2.5 Torr, 0 W, 1500 sccm - 2500 sccm의 O3에 따른 범위 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 소프트 에칭 공정은, 2 차로 1.5 Torr - 2.5 Torr, 1900 W - 2100 W, 1500 sccm - 2500 sccm의 O3에 따른 범위 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 드라이 애싱 공정은, 1차로 500 mTorr - 700 mTorr, 1900 W - 2100 W의 소스전원, 0 W의 바이어스전원, 400 sccm - 600 sccm의 O2에 따른 범위 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 드라이 애싱 공정은, EPD에 따라 콘택홀이 드러나는 지점까지 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 드라이 애싱 공정은, 2차로 200 mTorr - 400 mTorr, 0 W의 소스전원, 200 W - 400 W의 바이어스전원, 200 sccm - 300 sccm의 O2에 따른 범위 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 6 항에 있어서,
    상기 드라이 애싱 공정은, 상기 EPD의 20 % - 30 % 비율을 추가하여 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 2 소프트 에칭 공정은, 1.5 Torr - 2.5 Torr, 0 W, 1500 sccm - 2500 sccm의 O3에 따른 범위 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020040114691A 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법 KR100652303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114691A KR100652303B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114691A KR100652303B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075791A KR20060075791A (ko) 2006-07-04
KR100652303B1 true KR100652303B1 (ko) 2006-11-30

Family

ID=37168285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114691A KR100652303B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100652303B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837551B1 (ko) * 2006-12-27 2008-06-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법 및 애싱 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081436A (ko) * 2000-02-14 2001-08-29 윤종용 반도체 장치의 다마신 배선 형성 방법
KR20040058959A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081436A (ko) * 2000-02-14 2001-08-29 윤종용 반도체 장치의 다마신 배선 형성 방법
KR20040058959A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
KR20060075791A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
US6372636B1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
KR100416596B1 (ko) 반도체 소자의 연결 배선 형성 방법
KR20080033300A (ko) 인터커넥트 컨택트의 건식 에치백
US5747383A (en) Method for forming conductive lines and stacked vias
KR20020025237A (ko) 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법
KR20000022840A (ko) 매입배선구조 및 그 형성방법
KR20040052353A (ko) 반도체 소자 제조방법
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR100652303B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
KR100587602B1 (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100628227B1 (ko) 반도체 소자의 배선 형성방법
KR100357222B1 (ko) 반도체소자의 다층배선 형성방법
KR100652302B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100338092B1 (ko) 반도체소자의제조방법
KR100413496B1 (ko) 반도체 소자의 금속배선 형성방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee