KR100338092B1 - 반도체소자의제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법이 개시된다.

본 발명은 층간 절연막상에 식각 정지층을 형성하고, 식각 정지층상에 금속배선이 형성될 영역이 개방된 포토레지스트 패턴을 다수개 형성하고, 포토레지스트 패턴을 식각 마스크로한 식각공정으로 식각 정지층을 패턴닝하고, 포토레지스트 패턴 및 패턴닝된 식각 정지층을 식각 마스크로 한 식각 공정으로 층간 절연막을 노출된 부분을 일정 깊이 식각하여 트랜치를 형성하고, 트랜치 내부에 확산 방지층과 구리층으로 된 구리 금속배선을 형성한다.

따라서, 본 발명은 금속배선을 확산 방지층과 구리층으로 형성하므로 전도성을 향상시킬 수 있으며, 금속배선을 트랜치구조로 하므로 표면 평탄화를 이루어 후속공정을 용이하게 할수 있는 잇점이 있다.

Description

반도체 소자의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 낮은 저항을 갖는 금속배선을 형성함에 의해 소자의 전기적 특성을 개선할 수 있는 반도체 소자의 제조방법에 관한 것이다.

일반적으로, 반도체 소자의 금속배선 재료로 알루미늄 또는 알루미늄 합금이 널리 사용되고 있다. 반도체 소자가 고집적화 되어감에 따라 알루미늄 또는 알루미늄 합금을 증착하기 전에 금속이온의 확산을 방지하기 위하여티타늄나이트라이드(TiN)를 증착한다. 알루미늄은 구리보다 저항이 높고, 600℃이상의 고온에서 열적 안정성이 낮으며, 전자 이동도가 취약하기 때문에 최근 금속배선의 전도성을 개선시키기 위하여 금속배선 재료로 구리를 사용하는 연구가 진행중이다.

따라서, 본 발명은 금속배선 재료로 구리를 사용하여 금속배선의 전도성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 금속배선을 트랜치(trench)구조로 형성하므로써, 표면 평탄화를 개선할 수 있는 반도체 소자의 제조방법을 제공함에 있다.

제 1A 내지 1D도는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 실리콘 기판 2 : 층간 절연막

3 : 식각 정지층 4 : 포토레지스트 패턴

5 : 트랜치 6 : 확산 방지층

7 : 구리층 10 : 금속배선

본 발명은 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막 상에 식각 정지층을 형성하는 단계와, 상기 식각 정지층 상에 금속배선이 형성될 영역이 개방된 포토레지스트 패턴들을 형성하는 단계와; 상기 포토레지스트 패턴들을 식각 마스크로 한 식각공정에 의해 상기 식각 정지층의 노출된 부분을 식각하는 단계와, 상기 포토레지스트 패턴 및 상기 패터닝된 식각 정지층을 식각 마스크로 한 반응성 이온 식각방식을 통해 상기 층간 절연막의 노출된 부분을 일정 깊이로 식각하여 다수의 트랜치를 형성하는 단계와; 상기 포토레지스트 패턴들을 제거한 후, 상기 트랜치들을 포함한 상기 식각 정지층 상에 확산 방지층을 형성하는 단계와, 상기 트랜치들을 매립함과 아울러 상기 확산 방지층 상에 구리층을 형성하는 단계와, 상기 층간 절연막이 노출되도록 화학 기계적 연마방식을 통해 상기 구리층, 확산 방지층 및 식각 정지층을 식각하여 상기 구리층이 상기 트랜치 내부에서 고립되도록 하여 금속배선을 형성하는 단계로 이루어진다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제 1A 내지 1D도는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도이다.

제 1A 도를 참조하면, 층간 절연막(2)은 단위셀(도시않됨)이 형성된 실리콘 기판(1)상에 형성된다. 층간 절연막(2)은 플로우(flow)특성이 우수한 BPSG를 주로 사용한다. 식각 정지층(3)은 층간 절연막(2)상에 형성된다. 식각 정지층(3)은 층간 절연막(2)에 대하여 식각 선택비가 낮은 물질 예를들어, 층간 절연막(2)이 BPSG와 같은 산화막으로 형성될 경우 질화막 또는 실리콘 질화막으로 형성된다. 다수의 금속배선이 형성될 영역이 개방된 포토레지스트 패턴들(4)은 식각 정지층(3)상에 형성된다.

제 1B 도를 참조하면, 트렌치(5)는 포토레지스트 패턴들(4)을 식각 마스크로한 비등방성 식각공정에 의해 식각 정지층(3)의 부분을 1차로 식각하고, 계속하여 층간 절연막(2)의 노출된 부분을 일정깊이 2차로 식각함에 의해 다수개 형성된다. 2차 식각공정은 반응성 이온 식각(Reactive Ion Etching)방식을 적용하며, 이때 포토레지스트 패턴(4)과 더불어 1차 식각공정에서 패턴닝된 식각 정지층(3)이 식각 마스크로 사용되므로써 트랜치(5)의 식각 형상(etch profile)이 양호하게 된다.

제 1C 도를 참조하면, 포토레지스트 패턴들(4)을 제거한 후, 트랜치들(5)을 포함한 식각 정지층(3)상에 확산 방지층(6)이 얇게 형성된다. 확산 방지층(6)은 티타늄나이트라이드를 100 내지 200Å의 두께로 증착하여 형성된다. 확산 방지층(6)이 형성된 트랜치들(5)이 완전히 매립되도록 확산 방지층(6)상에 구리층(7)이 형성된다. 여기서, 상기 구리층(70)은 도금법, 화학기상증착법 및 물리기상증착법중 어느 하나의 방법으로 형성된다.

제 1D 도는 구리층(7)이 트랜치들(5)각각에서 고립되도록 식각공정을 실시하여 금속배선들(10)이 형성된 것이 도시된다. 식각공정은 화학 기계적 연마(Chemical Mechanical Polishing ;CMP)방식을 적용하여 층간 절연막(2)의 상부면이 노출될때까지 구리층(7), 확산방지층(6) 및 식각 정지층(3)을 식각함에 의해 트랜치들(5)각각의 내부에 금속배선들(10)이 형성된 것이 도시된다. 금속배선(10)은 확산 방지층(6) 및 구리층(7)으로 이루어진다.

상술한 바와 같이 본 발명에 의하면, 금속배선을 확산 방지층과 구리층으로 형성하여 전도성을 향상시킬 수 있으며, 금속배선을 트랜치구조로 하므로 표면 평탄화를 이루어 후속공정을 용이하게 할수 있는 잇점이 있다.

Claims (5)

1. 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막 상에 식각 정지층을 형성하는 단계;

   상기 식각 정지층 상에 금속배선이 형성될 영역이 개방된 포토레지스트 패턴들을 형성하는 단계;

   상기 포토레지스트 패턴들을 식각 마스크로 한 식각공정에 의해 상기 식각 정지층의 노출된 부분을 식각하는 단계;

   상기 포토레지스트 패턴 및 상기 패터닝된 식각 정지층을 식각 마스크로 한 반응성 이온 식각방식을 통해 상기 층간 절연막의 노출된 부분을 일정 깊이로 식각하여 다수의 트랜치를 형성하는 단계;

   상기 포토레지스트 패턴들을 제거한 후, 상기 트랜치들을 포함한 상기 식각 정지층 상에 확산 방지층을 형성하는 단계;

   상기 트랜치들을 매립함과 아울러 상기 확산 방지층 상에 구리층을 형성하는 단계;

   상기 층간 절연막이 노출되도록 화학 기계적 연마방식을 통해 상기 구리층, 확산 방지층 및 식각 정지층을 식각하여 상기 구리층이 상기 트랜치 내부에서 고립되도록 하여 금속배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서,

   상기 식각 정지층은 상기 층간 절연막에 대하여 식각 선택비가 낮은 물질로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 2 항에 있어서,

   상기 층간 절연막은 산화막이고, 상기 식각 정지층은 질화막인 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 2 항에 있어서,

   상기 층간 절연막은 산화막이고, 상기 식각 정지층은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 제조방법.
5. 제 1 항에 있어서,

   상기 확산 방지층은 티타늄나이트라이드를 100 내지 200Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.