KR100340860B1 - 반도체 소자의 콘택 플러그 제조 방법 - Google Patents
반도체 소자의 콘택 플러그 제조 방법 Download PDFInfo
- Publication number
- KR100340860B1 KR100340860B1 KR1019950072229A KR19950072229A KR100340860B1 KR 100340860 B1 KR100340860 B1 KR 100340860B1 KR 1019950072229 A KR1019950072229 A KR 1019950072229A KR 19950072229 A KR19950072229 A KR 19950072229A KR 100340860 B1 KR100340860 B1 KR 100340860B1
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- layer
- predetermined
- semiconductor substrate
- photoresist pattern
- Prior art date
Links
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래에는 알루미늄을 사용하여 콘택 플러그를 형성하였는데, 반도체 소자가 고집적화 되면서 콘택 홀의 크기가 감소할수록 콘택 플러그용 알루미늄의 증착 수행시 스파이킹 또는 노듈 등의 발생으로 콘택 저항이 높아지는 문제점이 발생하였음.
3. 발명의 해결방법의 요지
고유 저항값이 낮은 구리를 이용한 자기 정렬 프러그 방식을 사용하여 고집적화에 유리한 콘택 플러그를 형성할 수 있도록 함.
4. 발명의 중요한 용도
반도체 소자의 제조, 특히 반도체 소자의 콘택 플러그 제조에 이용됨.
Description
본 발명은 일반적으로 반도체 소자의 제조 방법에 관한 것으로서, 특히 콘택 저항을 감소시킬 수 있는 반도체 소자의 콘택 플러그(Contact Plug) 제조 방법에 관한 것이다.
반도체 소자가 점차로 고집적화 되면서 콘택 홀(Contact Hole)의 크기 또한 서브미크론(Submicron)으로 작아지는 추세에서 반도체 소자의 확산영역과 콘택 플러그의 접촉 면적이 줄어들어 콘택 저항이 높아지는 문제가 발생하게 되는데, 종래의 콘택 플러그 제조 방법의 한 실시예로 제 1A도 및 제 1B도를 참조하여 설명 하면, 먼저 제 1A도에 도시한 바와 같이 반도체 기판(11) 상에 하부층 및 층간 절연막(12)이 형성된 전체 구조상에 콘택 플러그 형성을 위한 콘택 홀을 형성한 후 콘택 플러그용 알루미늄(13)을 증착하게 된다. 다음에는, 제 1B도에 도시한 바와 같이 화학 약품을 첨가하면서 기계적으로 연마해 내는 화학 ·기계적 연마법(CMP ; Chemical and Mechenical Polishing)으로 전면 평탄화 공정을 수행하여 알루미늄 콘택 플러그(13')를 형성하게 된다.
전술한 바와 같이 종래에는 알루미늄(Al)(13)을 사용하여 콘택 플러그(13')를 형성하였는데, 반도체 소자가 고집적화 되면서 콘택 홀의 크기가 감소할수록 콘택 플러그용 알루미늄의 증착 수행시 스파이킹(Spiking) 또는 노듈(Nodule) 등의 발생으로 콘택 저항이 높아지는 문제점이 발생하였다. 또한, 상기 알루미늄은 산화막과 반응하여 고온에서 열처리를 수행하게 되면 산화막, 알루미늄의 계면에 삼산화알루미늄(Al2O3)이 형성되어 저항값이 증가할 뿐만 아니라 전류 밀도의 증가로 인한 일렉트로닉스 마이그레이션(Electronics Migration)을 촉진시켜 소자의 특성을 열화시킨다는 문제가 발생하였다.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은, 고유 저항값이낮은 구리를 이용한 자기 정렬 프러그(SAP : Self Aligned Plug) 방식을 사용하여 고집적화에 유리한 콘택 플러그를 형성할 수 있는 반도체 소자의 콘택 플러그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 콘텍 플러그 제조 방법은, 반도체 기판 상에 하부층 및 층간 절연막이 형성된 구조상에 식각 방지용 질화막을 증착하고, 인터컨넥션 플러그 및 반도체 기판과 연결되는 플러그가 형성될 부분에 소정의 마스크 및 식각 공정을 수행하여 소정 깊이의 트렌치를 형성하는 단계와, 상기 인터컨넥션 플러그 부분은 가려지고 상기 반도체 기판과 연결되는 플러그 부분은 오픈되도록 하는 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 베리어로 이용하여 이온성 반응 식각을 실시하여 콘택 홀을 형성 하는 단계와, 상기 포토레지스트 패턴과 상기 질하막을 차례로 제거한 후 전체 구조 상부에 금속 방지막을 증착하고, 상기 티타늄 질화막 상에 화학적 기상 증착법을 이용하여 소정의 금속막을 증착하는 단계와, 화학 ·기계적 연마법을 이용하여 상기 하부층 및 층간 절연막의 상부까지 전면 평탄화 식각을 실시하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 첨부된 도면인 제 2A 도 내지 제 2D 도를 참조하여 보다 상세하게 설명하게 된다. 먼저, 제 2A 도에 도시한 바와 같이 반도체 기판(21) 상에 하부층 및 층간 절연막(22)이 형성된 구조상에 식각 방지용 질화막(23)을 증착하고, 콘택 플러그가 형성될 부분에 소정의 마스크 및 식각 공정을 수행하여 트렌치(24)를 형성한다. 이때, 상기 트렌치(24)의 깊이는 인터컨넥션 부분이 완전히 오픈될 수 있도록 형성하게 된다. 다음에는, 제 2B 도에 도시한 바와 같이 인터컨넥션 플러그 부분은 가려지고 반도체 기판과 연결되는 플러그 부분은 오픈되도록 하는 소정의 포토레지스트 패턴(25)을 형성하고, 상기 포토레지스트 패턴(25)을 식각 베리어로 이용하여 이온성 반응 식각(RIE : Reactive Ion Etch)을 실시하여 콘택 홀(26)을 형성한다. 이때, 인터컨넥션(Interconnection) 플러그 부분은 가려지고 반도체 기판과 연결되는 플러그 부분은 오픈되도록 한 후 콘택 홀을 형성하는 것을 자기 정렬 플러그 방식이라 하며 상기 질화막(23)이 하부층의 식각을 방지하도록 하는 식각 방지막 역할을 수행하여 하부층(예를 들면, 모스트랜지스터의 측벽 스페이서)의 손실을 방지할 수 있게 된다. 다음에, 제 2C도에 도시한 바와 같이 상기 포토레지스트 패턴(25)과 질화막(23)을 차례로 제거한 후 전체 구조 상부에 금속 방지막인 티타늄 질화막(TiN)(27)을 증착하고, 상기 티타늄 질화막(27) 상에 화학적 기상 증착법(Cu-CVD)을 이용하여 구리 막(28)을 증착한다. 다음에는, 제 2D도에 도시한 바와 같이 화학 ·기계적 연마법을 이용하여 상기 하부층 및 층간 절연막의 상부까지 전면 평탄화 식각을 실시하여 콘택 플러그(28')를 제조하게 된다.
이와같이 구성된 본 발명에 따른 반도체 소자의 콘택 플러그 제조 방법을 이용하므로써, 첫째 고유 저항이 낮은 구리를 이용하여 저항 감소를 가져올 수 있고, 둘째 전도성의 향상으로 일렉트로닉스 마이그레이션의 저하를 유도하여 반도체 소자의 구동력과 신뢰성을 향상시킬 수 있다는 장점이 있다.
제 1A도 내지 제 1B도는 종래의 반도체 소자의 콘택 플러그 제조 방법에 따른 제조 공정도.
제 2A도 내지 제 2D도는 본 발명의 반도체 소자의 콘택 플러그 제조 방법에 따른 제조 공정도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
21 : 반도체 기판
22 : 하부층 및 층간 절연막
23 : 질화막 24 : 트렌치
25 : 포토레지스트 패턴 26 : 콘택 홀
27 : 티타늄 질화막 28 : 구리 막
Claims (3)
- 반도체 소자의 콘택 플러그 제조 방법에 있어서,반도체 기판 상에 하부층 및 층간 절연막이 형성된 구조상에 식각 방지용 질화막을 증착하고, 인터컨넥션 플러그 및 반도체 기판과 연결되는 플러그가 형성될 부분에 소정의 마스크 및 식각 공정을 수행하여 소정 깊이의 트렌치를 형성하는 단계와,상기 인터컨넥션 플러그 부분은 가려지고 상기 반도체 기판과 연결되는 플러그 부분은 오픈되도록 하는 소정의 포토레지스트 패턴을 형성하는 단계와,상기 포토레지스트 패턴을 식각 베리어로 이용하여 이온성 반응 식각을 실시하여 콘택 홀을 형성하는 단계와,상기 포토레지스트 패턴과 상기 질화막을 차례로 제거한 후 전체 구조 상부에 금속 방지막을 증착하고, 상기 티타늄 질화막 상에 화학적 기상 증착법을 이용하여 소정의 금속막을 증착하는 단계 및화확 ·기계적 연마법을 이용하여 상기 하부층 및 층간 절연막의 상부까지 전면 평탄화 식각을 실시하는 단계를 포함해서 이루어진 반도체 소자의 콘택 플러그 제조 방법.
- 제 1항에 있어서 ,상기 트렌치를 형성하는 단계에서 상기 트렌치는 상기 인터컨넥션 부분이 오픈될 수 있는 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 콘텍 플러그 제조 방법.
- 제 1항에 있어서,상기 화학적 기상 증착법을 이용하여 증착되는 소정의 금속막은 구리막인 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950072229A KR100340860B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 플러그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950072229A KR100340860B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 플러그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100340860B1 true KR100340860B1 (ko) | 2002-11-07 |
Family
ID=37488177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950072229A KR100340860B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 플러그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100340860B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103550B1 (ko) * | 2004-07-15 | 2012-01-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
-
1995
- 1995-12-29 KR KR1019950072229A patent/KR100340860B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103550B1 (ko) * | 2004-07-15 | 2012-01-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614765A (en) | Self aligned via dual damascene | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| KR100328749B1 (ko) | 듀얼다마신구조를갖는반도체장치제조방법 | |
| EP0424485B1 (en) | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten | |
| US6008114A (en) | Method of forming dual damascene structure | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| US20030186538A1 (en) | Inter-metal dielectric patterns and method of forming the same | |
| US6236091B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| US5985766A (en) | Semiconductor processing methods of forming a contact opening | |
| US6255168B1 (en) | Method for manufacturing bit line and bit line contact | |
| KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
| US6225216B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
| US5923584A (en) | Dual poly integrated circuit interconnect | |
| KR100246100B1 (ko) | 반도체 장치의 다층 배선 및 그 형성 방법 | |
| CN111211095A (zh) | 导电互连线的制造方法 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100338092B1 (ko) | 반도체소자의제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |