KR100507868B1 - 반도체장치의 배선 형성방법 - Google Patents

반도체장치의 배선 형성방법 Download PDF

Info

Publication number
KR100507868B1
KR100507868B1 KR10-1998-0024686A KR19980024686A KR100507868B1 KR 100507868 B1 KR100507868 B1 KR 100507868B1 KR 19980024686 A KR19980024686 A KR 19980024686A KR 100507868 B1 KR100507868 B1 KR 100507868B1
Authority
KR
South Korea
Prior art keywords
metal
forming
wiring
nitride film
layer
Prior art date
Application number
KR10-1998-0024686A
Other languages
English (en)
Other versions
KR20000003444A (ko
Inventor
오찬권
김용달
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0024686A priority Critical patent/KR100507868B1/ko
Publication of KR20000003444A publication Critical patent/KR20000003444A/ko
Application granted granted Critical
Publication of KR100507868B1 publication Critical patent/KR100507868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

화학적 기계적 평탄화공정을 이용한 금속콘택 형성시 층간절연막위에 질화막을 형성하고, 사진식각공정을 진행하여 금속콘택을 형성하고 확산방지막 및 콘택형성용 금속막을 증착한 다음 질화막이 드러날때까지 화학적 기계적 평탄화공정을 실시하고 질화막을 제거함으로써 모든 다이에 균일한 크기의 금속콘택을 형성한다. 그리고 대머신공정을 이용한 금속콘택 및 배선 형성시에는 층간절연막위에 질화막을 형성하고, 사진식각공정을 진행하여 금속콘택 및 배선 형성공간을 확보하고 확산방지막 및 콘택 및 배선 형성용 금속막을 증착한 다음, 질화막이 드러날때까지 화학적 기계적 평탄화공정을 실시하고 질화막을 제거함으로써 모든 다이에 균일한 크기의 금속콘택 및 배선을 형성한다. 이에 따라 금속배선의 디싱발생 및 웨이퍼 가장자리 다이의 금속배선의 과도연마를 억제하여 모든 다이의 전기적 특성을 향상시킬 수 있다.

Description

반도체장치의 배선 형성방법
본 발명은 반도체장치의 배선 형성방법에 관한 것으로, 특히 화학적 기계적 평탄화공정에 의한 금속콘택 및 배선 평탄화방법에 관한 것이다.
종래의 일반적인 화학적 기계적 평탄화공정에 의한 금속콘택 형성방법은 도 1A에 나타낸 바와 같이 층간절연막(1) 형성후 사진식각공정을 실시하여 금속콘택(2)을 형성하고, 확산방지막 및 콘택형성용 금속박막(3)을 증착한 다음 화학적 기계적 평탄화공정을 실시하여 층간절연막위에 형성된 금속막을 제거하여 금속콘택을 형성하였다. 이러한 금속콘택의 화학적 기계적 평탄화방법은 도 1A에 나타낸 바와 같이 금속콘택의 디싱(4)을 발생시켜 이후 배선용 금속의 결정성장을 불균일하게 하여 EM(Electromigration)특성을 악화시키는 결과를 낳는다. 또한 화학적 기계적 평탄화공정의 고유특성인 웨이퍼 가장자리가 웨이퍼 중심부에 비해 많이 연마되어 도 1B에 도시된 바와 같이 중심부(6)가 가장자리부(5)보다 더 두껍게 되는 현상으로 인해 웨이퍼 가장자리 다이의 콘택용 금속의 과도연마를 발생시켜 전기적 저항을 증가시키게 된다.
한편, 대머신(damascene)공정을 이용하여 금속콘택 및 배선을 형성하는 종래의 공정은 도 2에 나타낸 바와 같이 층간절연막(1)형성후, 사진식각공정을 실시하여 금속콘택 및 배선 형성공간(12)을 확보하고, 확산방지막 및 콘택 및 배선 형성용 금속박막(3)을 증착한 다음 화학적 기계적 평탄화공정을 실시하여 층간절연막(1)상에 형성된 모든 금속막을 제거하여 금속콘택 및 배선을 형성하는데, 이러한 방법은 도 2a에 도시된 바와 같이 금속배선의 디싱(4)을 발생시킴으로써 얇은 두께의 금속배선을 형성시켜 금속배선의 전기적 저항을 높이게 된다. 그리고 화학적 기계적 평탄화공정의 특성으로 인해 웨이퍼 가장자리가 웨이퍼 중심부에 비해 많이 연마되어 도 2b에 도시된 바와 같이 중심부(6)가 가장자리부(5)보다 더 두껍게 되는 현상으로 인해 웨이퍼 가장자리 다이의 배선용 금속의 과도연마를 발생시켜 금속배선의 전기적 저항을 높이는 결과를 발생시킨다. 일반적으로 저항값은 금속배선의 길이에 비례하고 표면적에 반비례한다. 따라서 표면적이 작아지면 저항이 증가하는 결과를 낳는다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 먼저 화학적 기계적 평탄화공정을 이용한 금속콘택 형성시 층간절연막위에 질화막을 형성하고, 사진식각공정을 진행하여 금속콘택을 형성하고 확산방지막 및 콘택형성용 금속막을 증착한 다음 질화막이 드러날때까지 화학적 기계적 평탄화공정을 실시하고 질화막을 제거함으로써 모든 다이에 균일한 크기의 금속콘택을 형성한다.
또한 대머신공정을 이용한 금속콘택 및 배선 형성시에는 층간절연막위에 질화막을 형성하고, 사진식각공정을 진행하여 금속콘택 및 배선 형성공간을 확보하고 확산방지막 및 콘택 및 배선 형성용 금속막을 증착한 다음, 질화막이 드러날때까지 화학적 기계적 평탄화공정을 실시하고 질화막을 제거함으로써 모든 다이에 균일한 크기의 금속콘택 및 배선을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 도 3a 내지 도 3e를 참조하여 본 발명의 일실시예에 의한 금속콘택 형성방법을 설명한다.
도 3a를 참조하면, 반도체기판(도시하지 않음)상에 형성된 층간절연막(21)상에 연마정지층으로서 예컨대 질화막(22)을 100-2000Å 정도 형성한 후, 도 3B에 나타낸 바와 같이 질화막(22)위에 금속콘택 형성을 위한 소정의 감광막패턴(23)을 형성한 후, 이 감광막패턴(23)을 마스크로 하여 질화막(22)과 층간절연막(21)을 습식식각, 플라즈마식각 또는 반응성 이온식각등의 방법을 이용하여 식각하여 금속콘택영역(24)을 형성한다. 상기 연마정지용 질화막(22)은 BN, SiON, Si3N4로 형성할 수 있다. 상기 감광막패턴(23)은 0.6-5㎛두께로 형성하는 것이 바람직하며, 감광막패턴 형성을 위한 사진공정은 i-라인, g-라인, DUV, 전자빔 또는 X선 노광시스템을 사용하여 행할 수 있다.
이어서 도 3c에 나타낸 바와 같이 상기 감광막패턴을 제거한 후, 확산방지막으로 Ti/TiN(25,26)을 CVD 또는 스퍼터링방법에 의해 200-800Å 증착한 다음, 400-800℃에서 열처리한다. 다음에 상기 콘택영역을 포함한 확산방지막 전면에 콘택 형성용 금속(27)으로서, 텅스텐, 알루미늄 또는 구리를 3000-10000Å 증착한다. 상기 금속층(27)을 텅스텐으로 형성할 경우에는 CVD방법을 이용하고, 알루미늄으로 형성할 경우에는 스퍼터링 또는 CVD방식으로 형성하고, 구리를 사용할 경우에는 CVD방식으로 형성하는 것이 바람직하다.
이어서 도 3d에 나타낸 바와 같이 질화막(22)이 드러날때까지 화학적 기계적 평탄화공정을 실시하여 질화막상부의 확산방지막 및 금속층을 제거하여 콘택영역내에만 금속막(27)을 남긴다. 상기 화학적 기계적 평탄화공정시 사용하는 금속 연마용 연마제를 pH4 이하의 것을 사용하는 것이 바람직하다.
다음에 도 3e에 나타낸 바와 같이 상기 질화막(22)을 제거함으로써 금속콘택에 디싱을 발생시키는 일 없이 모든 다이에 균일한 크기의 금속콘택을 형성한다.
다음에 도 4a 내지 도 4e를 참조하여 본 발명의 다른 실시예에 따른 대머신공정에 의한 금속콘택 및 배선의 화학적 기계적 평탄화방법을 설명한다.
도 4a를 참조하면, 반도체기판(도시하지 않음)상에 형성된 층간절연막(21)상에 연마정지층으로서 예컨대 질화막(22)을 300-3000Å 정도 형성한 후, 도 4B에 나타낸 바와 같이 질화막(22)위에 금속콘택 및 배선 형성공간 형성을 위한 소정의 감광막패턴(33)을 형성한 후, 이 감광막패턴(33)을 마스크로 하여 질화막(22)과 층간절연막(21)을 습식식각, 플라즈마식각 또는 반응성 이온식각등의 방법을 이용하여 식각하여 금속콘택 및 배선 형성공간(34)을 확보한다. 상기 연마정지용 질화막(22)은 BN, SiON, Si3N4로 형성할 수 있다. 상기 감광막패턴(33)은 0.6-5㎛ 두께로 형성하는 것이 바람직하며, 감광막패턴 형성을 위한 사진공정은 i-라인, g-라인, DUV, 전자빔 또는 X선 노광시스템을 사용하여 행할 수 있다.
이어서 도 4c에 나타낸 바와 같이 상기 감광막패턴을 제거한 후, 확산방지막으로 Ti/TiN(25,26)을 CVD 또는 스퍼터링방법에 의해 200-800Å 증착한 다음, 400-800℃에서 열처리한다. 다음에 상기 콘택 및 배선 형성공간(34)을 포함한 확산방지막 전면에 콘택 형성용 금속(27)으로서, 텅스텐, 알루미늄 또는 구리를 5000-20000Å 증착한다. 상기 금속층(27)을 텅스텐으로 형성할 경우에는 CVD방법을 이용하고, 알루미늄으로 형성할 경우에는 스퍼터링 또는 CVD방식으로 형성하고, 구리를 사용할 경우에는 CVD방식으로 형성하는 것이 바람직하다.
이어서 도 4d에 나타낸 바와 같이 질화막(22)이 드러날때까지 화학적 기계적 평탄화공정을 실시하여 질화막상부의 확산방지막 및 금속층을 제거한다. 상기 화학적 기계적 평탄화공정시 사용하는 금속 연마용 연마제를 pH4 이하의 것을 사용하는 것이 바람직하다.
다음에 도 4e에 나타낸 바와 같이 상기 질화막을 제거함으로써 금속배선에 디싱을 발생시키는 일 없이 모든 다이에 균일한 크기의 금속배선을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상 상술한 바와 같이 본 발명에 의하면, 화학적 기계적 평탄화공정시 금속콘택의 디싱 발생을 방지하고, 웨이퍼 가장자리 다이의 금속콘택의 과도연마를 억제할 수 있어 웨이퍼내 모든 다이의 금속콘택의 전기적 특성을 향상시킬 수 있다. 또한, 대머신공정을 이용한 금속콘택 및 배선 형성시 금속배선의 디싱발생 및 웨이퍼 가장자리 다이의 금속배선의 과도연마를 억제하여 모든 다이의 전기적 특성을 향상시킬 수 있다.
도 1a 및 도 1b는 종래의 일반적인 금속콘택 형성공정에 있어서의 문제점을 도시한 도면,
도 2a 및 도 2b는 종래의 대머신공정에 의한 금속콘택 및 배선 형성시의 문제점을 도시한 도면,
도 3a 내지 도 3e는 본 발명의 일실시예에 의한 반도체장치의 금속콘택 형성방법을 도시한 공정순서도,
도 4a 내지 도 4e는 본 발명의 다른 실시예에 의한 반도체장치의 금속콘택 및 배선 형성방법을 도시한 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
21 : 층간절연막 22 : 연마정지층(질화막)
23,33 : 감광막패턴 24 : 콘택영역
25,26 : 확산방지막(Ti/TiN) 27 : 금속층
34 : 금속콘택 및 배선 형성공간

Claims (13)

  1. 반도체기판 상에 층간절연막상을 형성하는 단계;
    상기 층간절연막 상에 연마정지층을 형성하는 단계;
    상기 연마정지층과 층간절연막을 선택적으로 식각하여 배선 형성 영역을 형성하는 단계;
    상기 배선 형성 영역을 포함한 상기 반도체기판의 전면에 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 상기 배선 형성영역을 채울때까지 금속층을 형성하는 단계;
    상기 연마정지층이 드러날때까지 상기 금속층과 확산방지막을 적어도 pH4 이하의 금속연마제를 사용한 화학적기계적 평탄화 공정에 의해 제거하여 상기 배선 형성 영역내에만 금속층과 확산방지막을 남겨 금속콘택을 형성하는 단계; 및
    상기 연마정지층을 제거하는 단계
    를 포함하는 반도체장치의 배선 형성 방법.
  2. 제1항에 있어서,
    상기 배선 형성영역은 반도체장치의 금속콘택영역임을 특징으로 하는 반도체장치의 배선형성방법.
  3. 제1항에 있어서,
    상기 배선 형성영역은 대머신공정을 이용하여 형성하는 반도체장치의 금속콘택 및 배선 형성공간임을 특징으로 하는 반도체장치의 배선형성방법.
  4. 제1항에 있어서,
    상기 연마정지층은 질화막으로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  5. 제4항에 있어서,
    상기 질화막은 BN, SiON 또는 Si3N4로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  6. 제1항에 있어서,
    상기 연마정지층은 100-3000Å두께로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  7. 제1항에 있어서,
    상기 연마정지층 및 층간절연막의 식각은 습식식각, 플라즈마 식각 또는 반응성 이온식각방법을 이용하여 행하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  8. 제1항에 있어서,
    상기 확산방지막은 Ti/TiN으로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  9. 제8항에 있어서,
    상기 Ti/TiN은 100-800Å 두께로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  10. 제8항에 있어서,
    상기 Ti/TiN는 CVD 또는 스퍼터링방법에 의해 증착하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  11. 제1항에 있어서,
    상기 금속층은 텅스텐, 알루미늄 또는 구리를 증착하여 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  12. 제1항에 있어서,
    상기 금속층은 CVD 또는 스퍼터링방법에 의해 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  13. 제1항에 있어서,
    상기 금속층은 3000-20000Å두께로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
KR10-1998-0024686A 1998-06-29 1998-06-29 반도체장치의 배선 형성방법 KR100507868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0024686A KR100507868B1 (ko) 1998-06-29 1998-06-29 반도체장치의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0024686A KR100507868B1 (ko) 1998-06-29 1998-06-29 반도체장치의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000003444A KR20000003444A (ko) 2000-01-15
KR100507868B1 true KR100507868B1 (ko) 2005-11-22

Family

ID=19541213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0024686A KR100507868B1 (ko) 1998-06-29 1998-06-29 반도체장치의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100507868B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443795B1 (ko) * 2002-01-17 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100613375B1 (ko) * 2004-08-13 2006-08-17 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 및 그 형성 방법
CN109817571B (zh) * 2019-01-02 2021-02-26 长江存储科技有限责任公司 一种平坦化处理方法以及三维存储器的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
KR960035831A (ko) * 1995-03-31 1996-10-28 김주용 반도체 소자의 금속배선 형성방법
KR970052219A (ko) * 1995-12-12 1997-07-29 김주용 반도체 소자의 텅스텐 플러그 제조 방법
KR980005548A (ko) * 1996-06-27 1998-03-30 김주용 반도체 소자의 금속 배선 형성방법
KR100271401B1 (ko) * 1998-02-04 2000-12-01 황인길 반도체 소자 내의 플러그 형성 방법
KR100338092B1 (ko) * 1995-11-22 2002-11-04 주식회사 하이닉스반도체 반도체소자의제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
KR960035831A (ko) * 1995-03-31 1996-10-28 김주용 반도체 소자의 금속배선 형성방법
KR100338092B1 (ko) * 1995-11-22 2002-11-04 주식회사 하이닉스반도체 반도체소자의제조방법
KR970052219A (ko) * 1995-12-12 1997-07-29 김주용 반도체 소자의 텅스텐 플러그 제조 방법
KR980005548A (ko) * 1996-06-27 1998-03-30 김주용 반도체 소자의 금속 배선 형성방법
KR100271401B1 (ko) * 1998-02-04 2000-12-01 황인길 반도체 소자 내의 플러그 형성 방법

Also Published As

Publication number Publication date
KR20000003444A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6696358B2 (en) Viscous protective overlayers for planarization of integrated circuits
US6274499B1 (en) Method to avoid copper contamination during copper etching and CMP
KR19980063976A (ko) 알루미늄 접촉부 형성 방법
US6093656A (en) Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device
US20010000115A1 (en) Dual damascene flowable oxide insulation structure and metallic barrier
KR20030044205A (ko) 반도체 제조 장치 및 방법
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
KR100507868B1 (ko) 반도체장치의 배선 형성방법
US6114234A (en) Method of making a semiconductor with copper passivating film
KR20020010811A (ko) 금속배선의 형성 방법
KR100479816B1 (ko) 반도체소자의제조방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100834283B1 (ko) 금속 배선 형성 방법
KR20030049355A (ko) 반도체 소자의 메탈 라인 형성 방법
KR100528449B1 (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR100571674B1 (ko) 반도체 소자의 층간 절연막을 형성하는 방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100321156B1 (ko) 반도체 소자의 금속배선 형성방법
KR100723465B1 (ko) 다마신 공정을 이용한 반도체 소자의 배선층 형성방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990055200A (ko) 상감형 금속배선 형성방법
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
TW389984B (en) Inter-metal dielectric process made by O3-TEOS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee