KR970052219A - 반도체 소자의 텅스텐 플러그 제조 방법 - Google Patents
반도체 소자의 텅스텐 플러그 제조 방법 Download PDFInfo
- Publication number
- KR970052219A KR970052219A KR1019950048747A KR19950048747A KR970052219A KR 970052219 A KR970052219 A KR 970052219A KR 1019950048747 A KR1019950048747 A KR 1019950048747A KR 19950048747 A KR19950048747 A KR 19950048747A KR 970052219 A KR970052219 A KR 970052219A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- tungsten plug
- semiconductor device
- film
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택홀에 형성된 텅스텐 플러그가 움푹 들어가는 손상을 방지할 수있는 건식 식각 공정과 CMP공정을 도입한 반도체 소자의 텅스텐 플러그 제조 방법이 개시된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a내지 2e도는 본 발명에 따른 반도체 소자의 텅스텐 플러그 제조 방법을 설명하기 위한 단면도.
Claims (5)
- 반도체 소자의 텅스텐 플러그 제조 방법에 있어서, 절연층이 형성된 실리콘 기판상에 콘택 홀을 형성하는 단계와, 상기 콘택홀이 형성된 상부에 글루층으로 Ti막 및 TiN막을 형성하는 단계와, 상기 글루층 상부에 텅스텐막을 콘택 홀이 충분히 매립되도록 증착하는 단계와, 상기 전체 구조 상부를 엣치 백 공정으로 건식 식각하는 단계와, 상기 전체 구조 상부에 CMP 공정이 실시된 후, 상기 콘택 홀에만 텅스텐막과 글루층이 남아서 텅스텐 플러그를 형성하는 반도체 소자의 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 Ti막 및 TiN막을 300Å내지 600Å정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
- 제1항에 있어서, 상기 텅스텐막이 5000Å내지 8000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
- 제1항에 있어서, 상기 건식 식각 공정시에는 CF4가스는 50∼100SCCM, CF3가스는 30∼70SCCM, Ar가스는 50∼200SCCM으로 공급하고 온도는 -20내지 -40℃로 하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
- 제1항에 있어서, 상기 CMP 공정은 텅스텐막 제거율이 2410±170Å/min이며 상기 텅스텐용 슬러리의 조건은 중력이 1.17, 점도가 30cps, PH : 3.0(강산), 상기 텅스텐을 식각하는 에천트의 함량이 7%로 하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048747A KR0172042B1 (ko) | 1995-12-12 | 1995-12-12 | 반도체 소자의 텅스텐 플러그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048747A KR0172042B1 (ko) | 1995-12-12 | 1995-12-12 | 반도체 소자의 텅스텐 플러그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052219A true KR970052219A (ko) | 1997-07-29 |
KR0172042B1 KR0172042B1 (ko) | 1999-03-30 |
Family
ID=19439282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950048747A KR0172042B1 (ko) | 1995-12-12 | 1995-12-12 | 반도체 소자의 텅스텐 플러그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172042B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030059407A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100507868B1 (ko) * | 1998-06-29 | 2005-11-22 | 주식회사 하이닉스반도체 | 반도체장치의 배선 형성방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030058035A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1995
- 1995-12-12 KR KR1019950048747A patent/KR0172042B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100507868B1 (ko) * | 1998-06-29 | 2005-11-22 | 주식회사 하이닉스반도체 | 반도체장치의 배선 형성방법 |
KR20030059407A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0172042B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515363B2 (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
KR970052233A (ko) | 메탈 콘택 형성방법 | |
JPH06326054A (ja) | 金属配線のためのタングステンプラグの形成方法 | |
US5563104A (en) | Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process | |
KR970052219A (ko) | 반도체 소자의 텅스텐 플러그 제조 방법 | |
JPS63147347A (ja) | 半導体装置 | |
JP2716156B2 (ja) | 半導体装置の製造方法 | |
US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
US6309963B1 (en) | Method for manufacturing semiconductor device | |
KR960026204A (ko) | 텅스텐 플러그 제조방법 | |
WO2005006413A3 (en) | Semiconductor etch speed modification | |
KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
JPH0594967A (ja) | 半導体装置の製造方法 | |
KR970030668A (ko) | 반도체장치의 금속배선 형성 방법 | |
KR100284602B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
KR100278882B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
KR19990006183A (ko) | 반도체 소자의 금속 배선 방법 | |
KR100500936B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100457408B1 (ko) | 반도체소자의텅스텐플러그형성방법 | |
KR20010048188A (ko) | 텅스텐 플러그 형성방법 | |
JPH07183250A (ja) | コンタクト形成方法 | |
KR19990069064A (ko) | 반도체 소자 내의 플러그 형성 방법 | |
KR950021225A (ko) | 산화막을 이용한 금속배선 형성방법 | |
JPH118207A (ja) | コンタクトホールの埋め込み方法 | |
KR940002955A (ko) | 반도체 배선 공정에서의 플러그(plug)형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |