KR950021225A - 산화막을 이용한 금속배선 형성방법 - Google Patents
산화막을 이용한 금속배선 형성방법 Download PDFInfo
- Publication number
- KR950021225A KR950021225A KR1019930029272A KR930029272A KR950021225A KR 950021225 A KR950021225 A KR 950021225A KR 1019930029272 A KR1019930029272 A KR 1019930029272A KR 930029272 A KR930029272 A KR 930029272A KR 950021225 A KR950021225 A KR 950021225A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal wiring
- oxide film
- tungsten
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
셀 지벽에 예정된 소자들(예를 들어 트랜지스터와 캐패시터)과 단차가 낮은 주변회로 지역에 콘택되는 금속배선을 형성하는 반도체 소자의 제조방법에 있어서, 셀 지역에 예정된 소자들을 형성한 후, 상기 셀 지역과 단차가 낮은 주변회로 지역에 산화막을 증착하고 플로우 공정으로 평탄하게 형성하는 단계와, 상기 단차가 낮은 주변회로 지역에 있는 산화막의 일정부분을 식각하여 콘택홀을 형성하는 단계와, 선택적 텅스텐으로 금속 배선층을 상기 콘택홀에 층입하여 텅스텐 플러그를 형성하는 단계와, 질화막을 전체 구조 상부에 도포하는 단계와, 상기 질화막 상부에서 셀 지역과 주변회로 지역에 걸쳐 산화막을 평탄하게 형성하는 단계와, 금속 배선 마스크를 사용하여 상기의 산화막과 질화막을 비등성 식각하여 패턴을 형성하는 단계와, 접착막을 얇은 두께로 노출된 표면에 증착하고, 블랭킷 텅스텐을 두껍게 증착하는 단계와, 상기 블랭킷 텅스텐을 상기 접착막 상부면이 노출되기까지 에치백하여 텅스텐 금속배선을 형성하는 단계와, 노출된 접착막을 블랭킷 에치백하여 제거하는 단계와, 산화막으로 상기 텅스텐 금속배선을 절연시키고 상층 금속배선층을 증착하는 단계를 포함하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제6도는 본 발명에 의해 금속배선층을 형성하는 공정단계를 도시한 단면도이다.
Claims (5)
- 셀 지역에 예정된 소자들(예를 들어 트랜지스터와 캐패시터)과 단차가 낮은 주변회로 지역에 콘택되는 금속배선을 형성하는 반도체 소자의 제조방법에 있서, 셀 지역에 예정된 소자들을 형성한 후, 상기 셀 지역과 단차가 낮은 주변회로 지역에 산화막을 증착하고 플로우 공정으로 평탄하게 형성하는 단계와, 상기 단차가 낮은 주변회로 지역에 있는 산화막의 일정부분을 식각하여 콘택홀을 형성하는 단계와, 선택적 텅스텐으로 금속 배선층을 상기 콘택홀에 층입하여 텅스텐 플러그를 형성하는 단계와, 질화막을 전체 구조 상부에 도포하는 단계와, 상기 질화막 상부에서 셀 지역과 주변회로 지역에 걸쳐 산화막을 평탄하게 형성하는 단계와, 금속 배선 마스크를 사용하여 상기의 산화막과 질화막을 비등방 식각하여 패턴을 형성하는 단계와, 접착막을 얇은 두께로 노출된 표면에 증착하고, 블랭킷 텅스텐을 두껍게 증착하는 단계와, 상기 블랭킷 텅스텐을 상기 접착막 상부면이 노출되기까지 에치백하여 텅스텐 금속배선을 형성하는 단계와, 노출된 접착막을 블랭킷 에치백하여 제거하는 단계와, 산화막으로 상기 텅스텐 금속배선을 절연시키고 상층 금속배선층을 증착하는 단계를 포함하는산화막을 이용한 금속 배선 형성방법.
- 제1항에 있어서, 상기 접착막은 블랭킷 텅스텐을 실리콘 기판에서 떨어지지 않도록 하고 블랭킷 텅스텐 증착시 성장 핵 역할을 하도록 하는 막인 것을 특으로 하는 산화막을 이용한 금속 배선 형성방법.
- 제1항 또는 제2항에 있어서, 상기 접착막은 Ti, TiN 또는 Ti/TiN층으로 형성하는 것을 특징으로 하는 산화막을 이용한 금속 배선 형성방법.
- 제1항에 있어서, 상기 금속 배선 마스크는 금속배선이 형성될 부분에 산화막이 제거되도록 하는 것을 특징으로 하는 산화막을 이용한 금속 배선 형성방법.
- 제1항에 있어서, 상기 질화막 상부에 평탄하게 형성하는 산화막은 SOG(Spin On Glass)를 코팅(Coating)하여 평탄화시키거나, BPSG를 도포하고 열 공정을 가해서 평탄화시키는 것을 특징으로 하는 산화막을 이용한 금속 배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029272A KR950021225A (ko) | 1993-12-23 | 1993-12-23 | 산화막을 이용한 금속배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029272A KR950021225A (ko) | 1993-12-23 | 1993-12-23 | 산화막을 이용한 금속배선 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950021225A true KR950021225A (ko) | 1995-07-26 |
Family
ID=66850727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029272A KR950021225A (ko) | 1993-12-23 | 1993-12-23 | 산화막을 이용한 금속배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950021225A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748821B1 (ko) * | 1997-12-18 | 2007-10-16 | 엘피다 메모리, 아이엔씨. | 반도체집적회로장치및그의제조방법 |
-
1993
- 1993-12-23 KR KR1019930029272A patent/KR950021225A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748821B1 (ko) * | 1997-12-18 | 2007-10-16 | 엘피다 메모리, 아이엔씨. | 반도체집적회로장치및그의제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5110763A (en) | Process of fabricating multi-level wiring structure, incorporated in semiconductor device | |
KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
KR20010072659A (ko) | 반도체 부품 제조 방법 | |
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR950021225A (ko) | 산화막을 이용한 금속배선 형성방법 | |
US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
KR950006539A (ko) | 반도체소자의 제조 방법 | |
KR970003718B1 (ko) | 금속배선 형성방법 | |
KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR950006994A (ko) | 반도체 소자의 비아 플러그 형성방법 | |
KR950021285A (ko) | 금속배선층 형성방법 | |
KR960026235A (ko) | 반도체 소자의 금속층 형성방법 | |
KR930022553A (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
KR19990015448A (ko) | 반도체 장치의 제조방법 | |
KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
KR930020688A (ko) | 반도체 메모리장치의 제조방법 | |
KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR19980040672A (ko) | 반도체 소자의 배선층 형성 방법 | |
KR910003761A (ko) | 반도체 소자의 다층금속배선 공정방법 | |
KR880005661A (ko) | 반도체 집적회로 소자 제조 공정 | |
JPS5984442A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |