KR930020688A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR930020688A KR930020688A KR1019920017123A KR920017123A KR930020688A KR 930020688 A KR930020688 A KR 930020688A KR 1019920017123 A KR1019920017123 A KR 1019920017123A KR 920017123 A KR920017123 A KR 920017123A KR 930020688 A KR930020688 A KR 930020688A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- forming
- etching
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract 39
- 239000000758 substrate Substances 0.000 claims abstract 6
- 239000010410 layer Substances 0.000 claims 139
- 239000000463 material Substances 0.000 claims 74
- 238000002955 isolation Methods 0.000 claims 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 150000004767 nitrides Chemical class 0.000 claims 5
- 239000000470 constituent Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체기판 상에 그 표면이 울퉁불퉁한 제1의 도전층을 형성하는 공정, 상기 제1의 도전층을 식각하여 각 셀 단위로 격리되는 모양의 제1의 도전층패턴을 형성하는 공정, 결과물 전면에 절연막을 형성한 후 에치백하여 식각마스크패턴을 형성하는 공정, 및 상기 식각마스크를 적용하여 제1의 도전층패턴을 부분적으로 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법을 제공한다. 따라서, 셀커패시턴스를 신회성 있게 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제8도는 본 발명에 방법에 의해 제조된 스코리지전극 구조를 도시한 도면들이다.
제9도 내지 제14도는 본 발명에 의한 반도체 메모리장치의 제조방법의 제1실시예를 설명하기 위해 도시낳 단면도들이다.
Claims (23)
- 반도체기판 상에 그 표면이 울퉁불퉁한 제1의 도전층을 형성하는 공정, 상기 제1의 도전층을 식각하여 각 셀 단위로 격리되는 모양의 제1의 도전층패턴을 형성하는 공정, 결과물 전면에 절연막을 형성한 후 에치백하여 식각마스크패턴을 형성하는 공정, 및 상기 식각마스크를 적용하여 제1의 도전층패턴을 부분적으로 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 제1의 도전층을 형성하는 공정 이전에, 제1층간절연막, 제1절연막 및 제2절연막을 차례대로 적층하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조바법.
- 제2항에 있어서, 제1층간절연층을 구성하는 물질로는 BPSG막 또는 산화물 계통의 막을, 제1절연막을 구성하는 물질로는 질화물을, 그리고 제2절연막을 구성하는 물질로는 산화물을 사용한는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제1항에 있어서, 제1의 도전층은 그 상부에 HSG가 증착되어 있는 다결정실리콘인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 절연막을 구성하는 물질은 고온산화막(HTP)인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 반도체기판 상에 그 표면이 울퉁불퉁한 제1의 도전층을 형성항는 공정, 제1의 도전층 상에 제1절연막을 형성하는 공정, 각 셀 단위로 격리되는 모양의 제1의 식각마스크패턴을 상기 제1절연막을 형성하는 공정, 상기 제1의 식각마스크패턴을 적용하여 각 셀 단위로 격리되도록 제1절연막 및 제1도전층을 식각하는 공정, 각 셀 단위로 격리된 제1절연막의 일부를 식각하여 제1절연막패턴을 형성하는 공정, 제1의 식각마스크패턴을 제거하는 공정, 제1절연막패턴을 적용하여 제1도전층의 가장자리를 소정깊이로 식각하는 공정, 결과물 전면에 제2절연막을 형성하는 공정, 상기 제2절연막을 에치백하여 제2의 식각마스크패턴을 형성하는 공정, 및 제2의 식각마스크패턴을 적용하여 제1도전층을 소정깊이로 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법.
- 제6항에 있어서, 제1절연막패턴을 적용하여 제1도전층의 가장자리를 소정깊이로 식각하는 공정 이 후에, 상기 제1절연막패턴을 제거하는 공정을 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제6항에 있어서, 제1절연막 및 제2절연막을 구성하는 물질로 고온산화막을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 반도체기판 상에 식각종료층 및 제2의 격리층을 차례대로 형성하는 공정, 격리층 상에 그 표면이 울퉁불퉁한 제1의 도전층을 형성하는 공정, 제1의 도전층 상에 제1의 물질층을 형성하는 공정, 각 셀 단위로 격리되는 모양의 포토레지스트 패턴을 제1의 물질층상에 형성하는 공정, 상기 포토레지스트 패턴을 적용하여 제1의 물질층 및 제1의 도전층을 식각하는 공정, 표면으로 노출된 제1의 물질층을 부분적으로 제거하여 제1의 제1물질층패턴을 형성하는 공정, 포토페지시트 패턴을 제거한 후 상기 제1의 제1물질층패턴을 적용하여 제1의 도전층을 소정깊이로 식각하는 공적, 격리층의 일부 및 제1의 제1물질층패턴을 제거하는 공정, 결과물 전면에 제2의 물질층을 형성하는 공정, 격리층의 일부 및 제1의 제1물질층패턴을 제거하는 공정, 결과물 전면에 제2의 물질층을 형성하는 공정, 식각종료층의 표면이 드러날 때까지 제2의 물질층을 에치백하여 식각마스크패턴을 형성하는 공정, 식각마스크패턴을 적용하여 제1의 도전층을 소정깊이로 식각하는 고정을 포함하는 반도체 메모리장치의 제조방법.
- 제9항에 있어서, 식각종료층 및 제2의 격리층을 차례대로 형성하는 공정 이 전에, 식각저지층 및 제1의 격리층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제9항 또는 제10항에 있어서, 제1의 격리층, 제2의 격리층, 제1의 물질층 및 제2의 불질층을 구성하는 물질로 소정의 식각공정에 대해 제1의 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로하는 반도체 메모리장치의 제조방법.
- 제11항에 있어서, 식각저지층을 구성하는 물질로는 소정의 식각공정에 대해 제1도전층, 제1이 격리층, 제2의 격리층, 제1의 물질층 및 제2의 물질층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하고, 식각종료층을 구성하는 물질로는 소정의 식각공정에 대해 제1의 격리층, 제2의 격리층, 제1의 물질층 및 제2의 물질층을 구성하는 물질과는 그 식각율이 다르고 제1의 도전층을 구성하는 물질과는 그 식각율이 같거나 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제12항에 있어서, 제1 격리층, 제2의 격리층, 제1의 물질층 및 제2의 물질층을 구성하는 물질로는 산화물을, 식각저지층을 구성하는 물질로는 질화물을, 그리고 식각종료층을 구성하는 물질로는 질화물이나 다결정실리콘을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제13항에 있어서, 식각종료층을 구성하는 물질로 다결정실리콘을 사용할 경우, 식각마스크패턴을 적용하여 제1의 도전층을 소정깊이로 식각하는 상기 공정 시, 상기 식각종료층도 함께 식각되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제9항에 있어서, 제2의 물질층은 제1의 도전층의 솟은 부분 및 식가종료층 상에서 동일한 두께로 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 반도체기판 상에 그 표면이 울퉁불퉁한 제1의 도전층을 형성하는 공정, 제1의 도전층 상에 제1의 물질층을 형성하는 공정, 각 셀 단위로 격리되도록 상기 제1의 물질층을 식각하여 제2의 제1물질층패턴을 형성하는 공정, 제2의 제1물질층패턴을 식각마스크로 하여 제1의 도전층을 소정깊이 식각하므로 제3의 제1도전층패턴을 형성하는 공정, 제1도전층패턴 측벽에 제3의 물질층으로 된 스페이서를 형성하는 공정, 제2의 제1물질층패턴 및 스페이서를 식각마스크로 하여 제3의 제1도전층패턴을 식각하므로 제4의 제1도전층패턴을 형성하는 공정, 결과물 전면에 그 표면이 울퉁불퉁한 제2의 도전층을 증착하는 공정, 제2의 도전층을 에치백하여 제4의 제1도전층패턴 측벽에만 상기 제2의 도전층을 남기는 공정, 결과물 전면에 제4의 물질층을 도포한 후 제4의 제1도전층패턴의 표면이 부분적으로 노출될 때까지 에치백하므로 식각마스크패턴을 형성하는 공정, 및 식각마스크패턴을 식각마스크로 상기 제4의 제1도전칭패턴을 소정깊이로 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법.
- 제16항에 있어서, 제1의 도전층을 형성하는 공정 이 전에, 반도체 가판 전면에 식각저지층 및 제1의 격리층을 차례대로 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제17항에 있어서, 제1의 격리층을 형성하는 공정 이 후에, 식각종료층 및 제2의 격리층을 형성하는 공정을 더 구비하는것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제16항 또는 제18항에 있어서, 제1의 격리층, 제2의 격리층, 제1의 물질층, 제3의 물질층 및 제4의 물질층을 구성하는 물질로 소정의 식각공정에 대해 상기 제1의 도전층 및 제2의 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 상용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제19항에 있어서, 상기 식각저지층을 구성하는 물질로 소정의 식각공정에 대해 제1의 격리층, 제2의 격리층, 제1의 물질층, 제3의 물질층, 제4의 물질층, 제1의 도전층 및 제2의 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하고, 상기 식각종료층을 구성하는 물질로는 소정의 식각공정에 대해 제1의 격리층, 제2의 격리층, 제1의 물질층, 제3의 물질층 및 제4의 물질층을 구성항는 물질과는 그 식각율이 다르고, 제1의 도전층 및 제2의 도전층을 구성하는 물질과는 그 식각율이 같거나 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제20항에 있어서, 제1의 격리층, 제2의 격리층, 제1의 물질층, 제3의 물질층 및 제4의 물질층을 구성하는 물질로 산화물을, 식각저지층을 구성하는 물질로 질화물을, 식각종료층을 구성하는 물질로 질화물 또는 다결정실리콘을, 그리고 제1의 도전층 및 제2의 도전층을 구성하는 물질로는 다결정실리콘을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제21항에 있어서, 상기 제1의 도전층 및 제2의 도전층을 구성하는 물질로 HSG를 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제21항에 있어서, 식각종료층을 구성한는 물질로 다결정실리콘을 사용할 경우, 상기 식각종료층은 식각마스크패턴을 식각마스크로 상기 제4의 제1도전층패턴을 소정깊이로 식각하는 공정 시, 상기 제4의 제1도전층패턴과 함께 식각되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4321638A DE4321638A1 (de) | 1992-09-19 | 1993-06-30 | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung |
| JP5174003A JPH06196651A (ja) | 1992-09-19 | 1993-07-14 | キャパシタを有する半導体メモリ装置及びその製造方法 |
| US08/112,331 US5447878A (en) | 1992-09-19 | 1993-08-27 | Method for manufacturing a semiconductor memory device having a capacitor with increased effective area |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-5409 | 1992-03-31 | ||
| KR920005409 | 1992-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020688A true KR930020688A (ko) | 1993-10-20 |
| KR960003776B1 KR960003776B1 (ko) | 1996-03-22 |
Family
ID=26629008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920017123A KR960003776B1 (ko) | 1992-03-31 | 1992-09-19 | 반도체 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003776B1 (ko) |
-
1992
- 1992-09-19 KR KR1019920017123A patent/KR960003776B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003776B1 (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298463A (en) | Method of processing a semiconductor wafer using a contact etch stop | |
| KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940010316A (ko) | 전하저장전극 제조 방법 | |
| KR930020688A (ko) | 반도체 메모리장치의 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| KR960026828A (ko) | 반도체 메모리장치에서의 저항소자의 구조 및 그 형성방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR970077482A (ko) | 반도체 소자 격리 산화막 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR960006027A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930018731A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960039366A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR970013361A (ko) | 반도체 장치의 캐피시터 제조 방법 | |
| KR950019956A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053811A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054088A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940012625A (ko) | 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |