KR930018731A - 반도체메모리장치 및 그 제조방법 - Google Patents
반도체메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930018731A KR930018731A KR1019920002585A KR920002585A KR930018731A KR 930018731 A KR930018731 A KR 930018731A KR 1019920002585 A KR1019920002585 A KR 1019920002585A KR 920002585 A KR920002585 A KR 920002585A KR 930018731 A KR930018731 A KR 930018731A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- semiconductor memory
- memory device
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체메모리장치 및 그 제조방법에 관한 것으로, 특히 하나의 트랜지스터와 하나의 커패시터로 하나의 메모리 셀을 구비하는 반도체메모리장치에 있어서, 상기 커패시터의 스토리지전극은, 그 일측이 상기 트랜지스터의 불순물 주입영역과 연결되는 실린더, 및 상기 실린더내에 이 실린더를 몸체로하여 서로 연결된 마이크로 필라들을 구비하여 이루어진 반도체메모리장치 및 그 제조방법을 제공하는데 있다.
따라서, 본 발명은 스토리지전극으로 사용하게될 제1도전층패턴의 상부 둘레를 따라 턱모양을 형성하고, 이 턱모양위로 스페이서(동시에 상기 제1도전층 패턴의 상부에도 마스크패턴이 형성됨)를 형성한후 상기 제1도전층을 식각하게 될 마스크로 사용함으로써, 상기 제1도전층패턴의 측벽에는 실린더를, 상기 제1도전층패턴의 상부로부터는 이 제1도전층패턴을 몸체로 하는 마이크로 필라들을 형성하여, 종래구조보다 표면적이 늘어난 새로운 구조의 스토리지전극(마이크로 필라 및 실린더를 구비하는)을 형성하게 된다. 따라서, 커패시턴스의 증가를 가져온다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 스토리지전극 구조를 나타낸 도면.
제3도는 본 발명에 의한 반도체메모리장치를 나타낸 단면도.
Claims (19)
- 하나의 트랜지스터와 하나의 커패시터로 하나의 메모리 셀을 구비하는 반도체메모리장치에 있어서, 상기 커패시터의 스토리지전극은, 그 일측이 상기 트랜지스터의 불순물 주입영역과 연결되는 실린더, 및 상기 실린더내에 이 실린더를 몸체로하여 서로 연결된 마이크로 필라들을 구비하여 이루어진 것을 특징으로 하는 반도체메모리장치.
- 제1항에 있어서, 상기 실린더 및 마이크로 필라는 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체메모리장치.
- 제1항 또는 제2항에 있어서, 상기 마이크로 필라는 300Å~1000Å정도 범위의 직경을 갖는 것을 특징으로 하는 반도체메모리장치.
- 반도체기판상에 소자형성영역과 소자분리영역을 한정하기 위한 공정과, 상기 소장형성영역상에 실린더 및 상기 실린더내에 이 실린더를 몸체로하여 서로 연결된 마이크로 필라들로 이루어진 스토리지전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제4항에 있어서, 상기 소자형성영역을 형성하고 난후, 상기 소자형성영역상에 트랜지스터를 형성하는 공정; 상기 트랜지스터의 형성후 결과물 전면에 제1충간절연막을 형성하는 공정; 상기 트랜지스터의 불순영역인 소오스영역을 노출시키기 위하여 상기 제1층간절연막에 제1콘택트홀을 형성하는 공정; 및 상기 제1콘택트홀을 통하여 상기 소오스영역과 상기 스토리지전극을 연결시키는 공정을 더 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제5항에 있어서, 상기 실린더와 마이크로 필라들로 이루어진 스토리지 전극은, 상기 제1콘택트홀 형성후 결과물 전면에 제1도전층 및 제1절연막을 차례로 형성하는 공정; 상기 제1절연막위에 스토리지전극 형성을 위한 제1마스크패턴을 형성한후, 상기 제1마스크패턴을 적용하여 상기 제1절연막 및 제1도전층을 패터닝하는 공정; 상기 패터닝된 제1도전층(제1도전층패턴)의 상부 둘레를 따라 상기 패터닝된 제1절연막패턴 일부를 식각하여 제1절연막패턴을 형성하는 공정; 상기 제1마스크팬을 제거한 후, 상기 제1절연막패턴을 마스크패턴으로 적용하여 상기 제1도전층패턴을 소정량 식각함으로써 상기 제1도전층패턴의 상부 둘레를 따라 턱모양이 지도록 하는 공정; 결과물 전면에 제2절연막을 형성하는 공정; 상기 제2절연막위에 소정의 직경을 갖고, 서로 이격된 제2도전층을 형성하는 공정; 상기 제2도전층을 마스크패턴을 적용하여 상기 제2절연막을 식각하여 제2절연막패턴을 형성하는 공정; 및 상기 제2절연막패턴을 마스크패턴으로 적용하여 상기 제1도전층패턴을 식각함으로써 상기 실린더와 마이크로 필라들로 이루어진 스토리지전극을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항에 있어서, 상기 제1도전층패턴의 상부 둘레를 따라 턱모양이 지도록 하는 공정후, 상기 제1절연막패턴을 제거하는 공정을 더 구비하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항 또는 제7항에 있어서, 상기 제2절연막패턴을 형성하는 공정후, 상기 제2도전층을 제거하는 공정을 더 구비하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항에 있어서, 상기 제2도전층의 소정의 직경은 300Å~1000Å범위인 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항 또는 제9항에 있어서, 상기 제2도전층은, HSG다결정실리콘을 500Å정도의 두께로 얇게 침적하여 그레인과 그레인 사이가 떨어지도록 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항 또는 제9항에 있어서, 상기 제2도전층은, 제2절연막위에 HSG다결정실리콘층을 500Å~1000Å정도의 두께로 형성한후 에치백 공정을 거쳐 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항에 있어서, 상기 제1도전층은 불순물이 도우핑된 다결정실리콘을 0.4㎛~0.3㎛정도의 두께로 침적하여 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제12항에 있어서, 상기 제1도전층패턴의 상부 둘레를 따라 턱모양이 지도록 하는 공정은, 상기 제1도전층패턴을 300Å~1000Å정도 식각하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
- 제6항에 있어서, 상기 제1절연막은 산화막을 300Å~1000Å정도의 두께로 침적하여 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법..
- 제14항에 있어서, 상기 제1절연막패턴은, 상기 제1도전층패턴의 상부 둘레를 따라 상기 패터닝된 제1절연막을 300Å~1000Å정도 식각함으로써 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법..
- 제15항에 있어서, 상기 식각공정은 습식식각인 것을 특징으로 하는 반도체메모리장치의 제조방법..
- 제16항에 있어서, 상기 습식식각의 용액은 BOE 혹은 희석된 HF인 것을 특징으로 하는 반도체메모리장치의 제조방법..
- 제6항에 있어서, 상기 제2절연막은 산화막은 300Å~1000Å정의 두께로 침적하여 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법..
- 제6항에 있어서, 상기 제1도전층패턴을 식각하여 실린더와 마이크로 필라들로 이루어진 스토리지전극을 형성하는 공정은, 상기 제1도전층을 상기 스토리지전극의 두께보다 0.1㎛정도 적게 식각함으로써 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법..※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002585A KR960004465B1 (ko) | 1992-02-20 | 1992-02-20 | 반도체메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002585A KR960004465B1 (ko) | 1992-02-20 | 1992-02-20 | 반도체메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018731A true KR930018731A (ko) | 1993-09-22 |
| KR960004465B1 KR960004465B1 (ko) | 1996-04-06 |
Family
ID=19329261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002585A KR960004465B1 (ko) | 1992-02-20 | 1992-02-20 | 반도체메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004465B1 (ko) |
-
1992
- 1992-02-20 KR KR1019920002585A patent/KR960004465B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004465B1 (ko) | 1996-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| KR930018731A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR0162597B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR100227632B1 (ko) | 캐패시터 구조 및 그 제조방법 | |
| KR100204019B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100232205B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR970003963A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR930022558A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960030407A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| KR950021578A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970024146A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR970053888A (ko) | 캐패시터의 전하 저장 전극 형성 방법 | |
| KR20010004799A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
| KR960006027A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020318 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |