KR950021285A - 금속배선층 형성방법 - Google Patents
금속배선층 형성방법 Download PDFInfo
- Publication number
- KR950021285A KR950021285A KR1019930027229A KR930027229A KR950021285A KR 950021285 A KR950021285 A KR 950021285A KR 1019930027229 A KR1019930027229 A KR 1019930027229A KR 930027229 A KR930027229 A KR 930027229A KR 950021285 A KR950021285 A KR 950021285A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- metal layer
- layer
- forming
- deposited
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
본 발명은 금속 배선층 형성방법에 관한 것으로, 반도체소자의 광역적 단차를 성장억제용으로 산화막을 이용하여 선택적텅스텐을 단차가 깊은 곳에만 선택적으로 증착시킨 후, 금속배선층을 형성함으로써 금속배선층을 형성하는 사진, 식각공정의 공정마진을 확보할 수 있어 반도체소자의 수율 및 신뢰성을 증가시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 4 도는 본 발명에 의한 금속배선층 형성공정을 도시한 단면도.
Claims (7)
- 실리콘기판의 상부에 소자분리막 및 콘택홀을 형성하고 그상부에 기판과의 접착성을 양호하게하는 장벽금속층과 금속층을 증착하는 공정과, 금속층의 상부에 산화막을 도포하고 셀부와 주변회로부의 광역단차의 1 / 2 되는 곳에서 산화막을 사진, 식각공정으로 형성하는 공정과, 상기 산화막을 성장억제층으로 이용하여 선택적텅스텐을 노출된 금속층 상부에 증착시키는 공정과, 상기 상부구조전체에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 먼저 셀부의 산화막을 건식식각화여 산화막패턴을 형성한 다음, 주변회로부의 선택적텅스텐을 식각하는 공정과, 상기 산화막을 마스크로 하여 금속층 및 장벽금속층을 식각한는 공정을 포함하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기장벽금속층은 Ti, TiN 또는 Ti / TiN 층을 사용하여 스퍼터링으로 증착하는 것을 특징으로하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기 금속층은 스퍼터링방법으로 증착하는 것을 특징으로하는 금속배선층 형성방법.
- 제 3 항에 있어서, 상기 금속층은 알루미늄, 구리 또는 몰리브덴을 사용하는 것을 특징으로하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기 산화막은 PECVD 방법으로 증착하는 것을 특징으로 하는 금속배선층 형성방법.
- 제 5 항에 있어서, 상기 산화막은 질화막으로 대체하여 사용할 수 있는 것을 특징으로 하는 금속배선층 형성방법.
- 제 5 항에 있어서, 상기 산화막은 선택적텅스텐의 증착시 텅스텐이 증착되지 않는 텅스텐의 성장억제층으로 사용되는 것을 특징으로하는 금속배선층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021285A true KR950021285A (ko) | 1995-07-26 |
| KR0138008B1 KR0138008B1 (ko) | 1998-06-15 |
Family
ID=19370555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0138008B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457407B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1993
- 1993-12-10 KR KR1019930027229A patent/KR0138008B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0138008B1 (ko) | 1998-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR940016513A (ko) | 반도체소자의 저저항 접촉형성방법 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR950021526A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR950021285A (ko) | 금속배선층 형성방법 | |
| KR950025870A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR950019913A (ko) | 금속배선층 형성방법 | |
| KR940005625B1 (ko) | 텅스텐의 미세가공방법 | |
| KR940007991A (ko) | 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동방지용 적층 배선 방법 | |
| KR970067645A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
| KR950006539A (ko) | 반도체소자의 제조 방법 | |
| KR950021426A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940016730A (ko) | 반도체 장치의 배선형성방법 | |
| KR970018230A (ko) | 금속배선의 장벽금속 형성 방법 | |
| KR970003475A (ko) | 반도체 소자의 금속 배선 방법 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
| KR950025937A (ko) | 반도체 소자의 패드 형성방법 | |
| KR950009933A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950006994A (ko) | 반도체 소자의 비아 플러그 형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR950021225A (ko) | 산화막을 이용한 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |