KR940005625B1 - 텅스텐의 미세가공방법 - Google Patents

텅스텐의 미세가공방법 Download PDF

Info

Publication number
KR940005625B1
KR940005625B1 KR1019910018886A KR910018886A KR940005625B1 KR 940005625 B1 KR940005625 B1 KR 940005625B1 KR 1019910018886 A KR1019910018886 A KR 1019910018886A KR 910018886 A KR910018886 A KR 910018886A KR 940005625 B1 KR940005625 B1 KR 940005625B1
Authority
KR
South Korea
Prior art keywords
tungsten
film
etching
respect
etching gas
Prior art date
Application number
KR1019910018886A
Other languages
English (en)
Other versions
KR930008524A (ko
Inventor
이정길
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910018886A priority Critical patent/KR940005625B1/ko
Publication of KR930008524A publication Critical patent/KR930008524A/ko
Application granted granted Critical
Publication of KR940005625B1 publication Critical patent/KR940005625B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

텅스텐의 미세가공방법
제1a도 내지 제1c도는 본 발명의 제1실시예를 도시한 공정순서 단면도.
제2a도 내지 제2c도는 본 발명의 제2실시예를 도시한 공정순서 단면도.
본 발명은 금속배선 형성방법에 관한 것으로, 특히 배선재료로 이용되는 텅스텐의 미세가공 방법에 관한 것이다.
반도체 소자가 고집적화되어 감에 따라 콘택홀의 종횡비(Aspect ratio)는 더욱 증가되고 있으며, 이에 따라 종래의 알루미늄 스퍼터링(Sputtering) 방식에서는 콘택홀에서의 스탭커버리지(Step coverage)가 나빠 배선이 단락되는 등의 문제가 초래되었다. 따라서 이러한 문제를 해결하기 위하여 콘택홀 매몰기술로서 블랭킷 텅스텐(Blanket Tungsten)과 선택 CVD 텅스텐 공정이 연구되고 있으며, 특히 공정이 안정화되어 있고 스텝커리지가 매우 우수한 블랭킷텅스텐 공정이 더욱 주목받고 있으며 이에 대한 연구가 활발히 진행되고 있다.
그러나 블랭킷텅스텐을 반도체소자의 배선재료로 이용했을 때, 현재의 블랭킷텅스텐 공정으로는 표면 모풀로지(Morphology)가 매우 좋지 않으면 또한 텅스텐의 높은 반사율로 인해 포토리소그래피 공정으로 미세한 패턴을 형성하는 것이 어렵다. 특히, 텅스텐과 식각마스크인 포토레지스트와의 식각선택비가 낮기 때문에 텅스텐을 식각하는 주반응가스로서 SF6를 사용했을 경우에 포토레지스트를 마스크로 사용해서 미세가공하는 것이 매우 어려운 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위해 발명된 것으로, 용이한 공정으로 텅스텐을 미세가공할 수 있는 텅스텐의 미세가공방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명의 방법은 반도체기판상에 형성된 절연막위에 밀착층(Glue layer)을 형성하는 공정과, 상기 밀착층상에 CVD 텅스텐막을 형성하는 공정, 상기 CVD 텅스텐막상에 텅스텐 식각 가스에 대해 식각선택비가 높은 막을 형성하는 공정, 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막위에 포토레지스트를 도포하고 포토리소그래피 공정에 의해 소정의 배선패턴으로 패터닝하는 공정, 상기 패터닝된 포토레지스트를 식각마스크로하여 상기 턴스텐 식각가스에 대해 식각선택비가 높은 막을 식각ㄱ하는 공정, 및 상기 텅스텐 식각가스에 대해 식각 선택비가 높은 막을 식각마스크로 사용하여 상기 CVD 텅스텐막을 식각하는 공정을 구비한 것을 특징으로 한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
제1a도 내지 제1c도에 본 발명의 제1실시예를 도시하였다.
먼저, 제1a도를 참조하면, 반도체기판(1)상에 형성된 절연막(2), 예컨대 산화막위에 텅스텐을 증착하기 전에 산화막과 텅스텐의 밀착성을 향상시키기 위해 밀착층(3), 예컨대 Ti/TiN 막 또는 Ti/TiW막을 증착시키고 나서 이 위에 배선재료인 텅스텐막(4)을 증착시킨다. 이어서 상기 텅스텐막(4)위에 반사율이 낮고 텅스텐을 건식식각하는 주반응 가스인 SF6에 대해 식각선택비가 높은 막(5), 예컨대 질화막 또는 산화막을 증착하고 난 후 포토레지스트(6)를 도포하고 포토리소그래피 공정에 의해 패터닝을 행한다.
제1b도를 참조하면, 상기 패터닝된 포토레지스트를 식각마스크로 하여 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막(5)를 식각한 다음 상기 포토레지스트를 제거한다.
제1c도를 참조하면, 상기 텅스텐 식각가스에 대해 식각 선택비가 높은 막을 식각마스크로 하여 상기 텅스텐막(4)를 건식식각하고 다시 이 텅스텐막(4)를 식각마스크로 하여 상기 밀착층(3)을 식각한다. 이때, 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막(5)을 식각마스크로 하여 상기 텅스텐막(4) 및 밀착층(3)를 차례로 건식식각할 수도 있으며 상기 식각마스크로 사용한 텅스텐 식각가스에 대해 식각 선택비가 높은 막(5)를 제거하고 있고 남겨둘 수도 있다.
제2a도 내지 제2c도는 본 발명의 제2실시예를 나타낸 도면으로, 반도체기판(1)상에 형성된 절연막(2)에 콘택홀이 존재하여 텅스텐플러그(Plug)와 텅스텐배선을 동시에 형성하는 경우를 나타내었는바, 제1실시예와 공정이 동일하므로 그 설명은 생략한다.
이상 상술한 바와 같이 본 발명에 의하면, 반도체소자의 배선재료로 이용되는 텅스텐의 미세가공방법에 있어서, 텅스텐막상에 텅스턴 식각가스에 대해 식각선택비가 높은 막을 형성한 후 포토리소그래피 공정에 의해 패터닝하여 패터닝된 이 텅스텐 식각가스에 대해 식각선택비가 높은 막을 식각마스크로 사용하여 텅스텐을 식각함으로써 텅스텐의 미세가공이 가능하게 되며, 또한 텅스텐의 높은 반사율로 인한 포토리소그래피 공정시의 문제점을 해결할 수 있음에 따라 저저항화를 꾀할 수 있고 일렉트로마이그레이션(Electromigation) 및 스트레스 마이그레이션(Stressmigration)을 크게 향상시킬 수 있는 텅스텐의 미세가공이 가능하게 되므로 초고집적 DRAM의 배선기술의 신뢰성을 크게 향상시킬 수 있다.

Claims (3)

  1. 반도체기판상에 형성된 절연막위에 밀착층(Glue Layer)을 형성하는 공정과, 상기 밀착층 상에 CVD 텅스텐막을 형성하는 공정, 상기 CVD 텅스텐막상에 텅스텐 식각 가스에 대해 식각선택비가 높은 막을 형성하는 공정, 상기 텅스텐 식각가스에 대해 식각 선택비가 높은 막위에 포토레지스트를 도포하는 포토리소그래피공정에 의해 소정의 배선패턴으로 패터닝하는 공정, 상기 패터닝된 포토레지스트를 식각마스크로 하여 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막을 식각하는 공정, 및 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막을 식각마스크로 사용하여 상기 CVD 텅스텐막을 식각하는 공정을 구비하는 것을 특징으로 하는 텅스텐의 미세가공방법.
  2. 제1항에 있어서, 상기 밀착층은 Ti/TiN막 또는 Ti/TiW막인 것을 특징으로 하는 텅스텡의 미세가공방법.
  3. 제1항에 있어서, 상기 텅스텐 식각가스에 대해 식각선택비가 높은 막은 질화막 또는산화막인 것을 특징으로 하는 텅스텐의 미세가공방법.
KR1019910018886A 1991-10-25 1991-10-25 텅스텐의 미세가공방법 KR940005625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910018886A KR940005625B1 (ko) 1991-10-25 1991-10-25 텅스텐의 미세가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018886A KR940005625B1 (ko) 1991-10-25 1991-10-25 텅스텐의 미세가공방법

Publications (2)

Publication Number Publication Date
KR930008524A KR930008524A (ko) 1993-05-21
KR940005625B1 true KR940005625B1 (ko) 1994-06-21

Family

ID=67348295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018886A KR940005625B1 (ko) 1991-10-25 1991-10-25 텅스텐의 미세가공방법

Country Status (1)

Country Link
KR (1) KR940005625B1 (ko)

Also Published As

Publication number Publication date
KR930008524A (ko) 1993-05-21

Similar Documents

Publication Publication Date Title
US20010014525A1 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
US5397742A (en) Method for forming tungsten plug for metal wiring
US20020001941A1 (en) Semiconductor device manufacturing method
KR100225554B1 (ko) 배리어메탈구조의 형성방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US4855252A (en) Process for making self-aligned contacts
US5310695A (en) Interconnect structure in semiconductor device and method for making the same
KR100214467B1 (ko) 반도체소자의 배선구조 형성방법
US5668053A (en) Method for fabricating multilayer semiconductor device
US4990467A (en) Method of preventing residue on an insulator layer in the fabrication of a semiconductor device
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR940005625B1 (ko) 텅스텐의 미세가공방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR0144247B1 (ko) 다층배선 형성방법
KR100187685B1 (ko) 반도체 소자의 금속층 형성 방법
KR0138008B1 (ko) 금속배선층 형성방법
KR100312031B1 (ko) 반도체소자제조방법
JPH0484422A (ja) 微細な金属配線の形成方法
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
JPH036045A (ja) 半導体装置の製造方法
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR0161875B1 (ko) 반도체장치의 배선 형성방법
KR960006694B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee