KR100312031B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100312031B1
KR100312031B1 KR1019940035728A KR19940035728A KR100312031B1 KR 100312031 B1 KR100312031 B1 KR 100312031B1 KR 1019940035728 A KR1019940035728 A KR 1019940035728A KR 19940035728 A KR19940035728 A KR 19940035728A KR 100312031 B1 KR100312031 B1 KR 100312031B1
Authority
KR
South Korea
Prior art keywords
film
forming
layer
metal
titanium nitride
Prior art date
Application number
KR1019940035728A
Other languages
English (en)
Other versions
KR960026630A (ko
Inventor
조경수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940035728A priority Critical patent/KR100312031B1/ko
Publication of KR960026630A publication Critical patent/KR960026630A/ko
Application granted granted Critical
Publication of KR100312031B1 publication Critical patent/KR100312031B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

본 발명은 하부절연막 상에 금속배선을 패터닝 하는 제1단계; 전체구조 상부 표면을 따라 금속막을 형성한 후 다시 평면식각하여 상기 패터닝된 금속배선 측벽에만 금속막을 형성한 제2단계; 전체구조 상부에 절연막을 형성하는 제3단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법에 관한 것으로, 금속배선의 부식을 방지하며 층덮힘이 양호한 상부 절연막을 형성 할 수 있어 소자의 특성 및 제조 수율을 향상시키는 효과가 있다.

Description

반도체소자 제조방법
본 발명은 반도체소자 제조 방법에 관한것으로, 특히 금속배선과 그 상부 절연 막을 형성하기 위한 방법에 관한 것이다.
고집적도를 갖는 반도체소자 제조시 전류를 흘려서 소자를 구동시켜 주는 역할을 하는 금속배선의 형성과정에 있어서 일반적으로 사용되는 방법은 스퍼터링(sputtering) 방법에 의한 알루미늄합금의 증착을 들 수 있다.
알루미늄합금층의 상부와 하부에 티타늄나이트라이드(TiN) 등의 단단한 금속박막층을 형성하기도 하지만 금속배선의 신폭이 너무 얇아진 경우에 이러한 상기의 방법으로 형성된 금속배선은 일렉트로마이그레이션(electro migration)에 의한 금속배선의 내구성을 저하시키게 된다.
그리고, 금속배선 상부에 절연막을 형성하는 과정에 있어서도, 금속배선간의 선폭이 좁아질수록 산화막의 층덮힘(step-coverage) 이 열악한 관계로 금속배선간에 구멍(void)이 생길 가능성이 높아진다. SOG(spin-on-Glass)로 불리우는 물질로 사용할 경우에 구멍 형성을 방지 할 수는 있으나 SOG물질 자체의 여러가지 단점 등에 기인하여 다른 특성치의 저하를 초래하는 문재점이 있다.
따라서, 본 발명은 금속배선의 내구성 향상 및 금속배선 상부 절연막의 층덮힘을 개선하는 반도체소자 제조 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은, 하부절연막 상에 금속배선을 패터닝하는 제1단계; 전체구조 상두 표면을 따라 금속막을 형성한 후 전면식각(blanket etch)하여 상기 패터닝된 금속배선 측벽에 금속막을 형성하는 제2단계; 전체구조 상부에 절연막을 형성하는 제3단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제 1A 도 내지 제 1F 도는 본 발명의 바람직한 일실시예에 따른 금속배선 형성 및 그 상부의 절연막 형성 공정도이다.
제 1A 도는 실리콘(Si) 기판 상부에 여러가지의 공정순서를 거처서 평탄화 산화막(1)이 증착된 상태에서, 금속배선이 콘택될 콘택형성 공정을 거친후 (본 도면은 콘택 이외의 영역을 도시한 것임) 그 상부에 접착층(glue layer) 및 장벽금속(barrier metal)으로 티타늄(Ti, 2)막과 티타늄나이트라이프(TiN, 3)막을 형성한 후, 주 금속배선막인 구리(Cu, 4), 비반사층(ARC : anti reflective coating)인 티타늄나이트라이드(TiN, 5)를 차례로 형성한 상태이다.
이때, 구리(4)의 증착은 화학기상증착법출 이용하며, 티타늄(2), 티타늄나이트라이드(3)막과, 비반사층인 티타늄나이트라이드막(5)은 스퍼터링 또는 화학기상증착법을 이용한다. 또한, 필요에 따라서 접착층 및 장벽금속용 티타늄(2), 티나늄나이트라이드막(3)과, 비반사층인 티타늄나이트라이드막(5)은 사용하지 않거나 소자의 종류에 따라서 1,2가지만을 사용 가능하다.
제 1B 도는 금속배선 패터닝을 위한 사진식각공정으로 감광막 형성 및 식각 공정으로 상기 티타늄막(2), 티타늄나이트라이드막(3), 구리(4), 티타늄나이트라이드막(5)을 패터닝한 후 감광막을 제거한 상태이다.
이어서, 제 1C 도에 도시된 바와 같이 전체구조 상부에 티타늄나이트라이드막(6)을 화학기상증착법으로 증착하여 가급적 금속배선의 모서리 부분에 돌출부위가 생기지 않도록 한다.
계속해서, 제 1D 도에 도시된 바와 같이 상기 구조 상부 전체를 전면식각(blanket etch) 하는데 식각시 식각시간을 조절하여 금속배선, 특히 구리(4)의 측면이 티타늄나이트라이드막(6)으로 보호되도록 한다. 이러한 이유로는 주금속배선막인 구리(4)가 대기중에서 또는 산화막등과 반응하여 쉽게 부식되는 것을 방지하기 위함이다.
계속해서, 제 1E 도와 같이 전체구조 상부에 산화막(7)을 증착하는데, 이때의 산화막 종류는 SOG 이외의 다른 물질로 형성되도록 한다.
끝으로, 제 1F 도와 같이 상기 산화막(7)을 약간 전면식각하여 금속배선의 모서리에 형성된 각진 산화막을 완만하게 해준뒤 다시 전체 구조 상부에 산화막(8)을 한번 또는 여러번에 걸쳐서 비교적 두껍게 증착한다. 이때, 금속배선의 모서리 부분이 완만하게 되어 있으므로, 금속배선을 이루는 각 배선 간의 좁은 지역에 구멍이 생기지 않는 양호한 층덮힘을 갖는 금속배선 상부 절연막을 형성 할 수 있다.
이상, 상기 설명과 같이 이루어지는 본 발명은 금속배선의 부식을 방지하며 층덮힘이 양호한 상부 절연막을 형성 할 수 있어 소자의 특성 및 제조 수율을 향상시키는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
제 1A 도 내지 제 1F 도는 본 발명의 일실시예에 따른 금속배선 및 그 상부절연막 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명:
1, 7, 8 : 산화막 2 : 티타늄(Ti)
3, 5, 6 : 티타늄나이트라이드(TiN) 4 : 구리

Claims (3)

  1. 반도체소자 제조방법에 있어서,
    하부절연막 상에 접착층 및 장벽금속층을 차례로 형성하는 제1단계;
    상기 장벽금속층 상에 상에 구리막을 화학기상증착하는 제2단계;
    상기 구리막 상에 비반사층을 형성하는 제2단계;
    상기 하부절연막 상에 적층된 막들을 식각하여 패턴을 형성하는 제4단계;
    전체구조 상부 표면을 따라 상기 구리막의 부식방지를 위한 금속막을 형성하는 제5단계: 및
    상기 금속막을 전면식각하여 상기 구리막의 측벽에 상기 금속막을 잔류시키는 제6단계를 포함하여 이루어진 반도체소자 제조방법.
  2. 제1항에 있어서,
    상기 제6단계후,
    전체구조 상부 표면을 따라 제1절연막을 형성하고 상기 제1절연막을 전면식각하는 제7단계; 및
    전체구조 상부에 제2절연막을 형성하는 제8단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 글루층은 티타늄이고, 상기 장벽금속층은 제1티타늄나이트라이드이고, 상기 비반사층은 제2티타늄나이트라이드이고, 상기 금속막은 화학기상증착된 제3티나늄나이트라이드인 것을 특징으로 하는 반도체소자 제조 방법.
KR1019940035728A 1994-12-21 1994-12-21 반도체소자제조방법 KR100312031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035728A KR100312031B1 (ko) 1994-12-21 1994-12-21 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035728A KR100312031B1 (ko) 1994-12-21 1994-12-21 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR960026630A KR960026630A (ko) 1996-07-22
KR100312031B1 true KR100312031B1 (ko) 2002-04-24

Family

ID=37531183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035728A KR100312031B1 (ko) 1994-12-21 1994-12-21 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100312031B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521610A (ja) * 1991-07-15 1993-01-29 Oki Electric Ind Co Ltd 電極配線およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521610A (ja) * 1991-07-15 1993-01-29 Oki Electric Ind Co Ltd 電極配線およびその製造方法

Also Published As

Publication number Publication date
KR960026630A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6445073B1 (en) Damascene metallization process and structure
JPH06283525A (ja) 金属配線の形成方法
JPH0685414B2 (ja) チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法
JPH0685074A (ja) 多層相互接続導体パターン製造方法
KR100214467B1 (ko) 반도체소자의 배선구조 형성방법
KR100342639B1 (ko) 반도체 구조물의 제조 방법
KR100312031B1 (ko) 반도체소자제조방법
KR100257481B1 (ko) 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
KR100515058B1 (ko) 금속 패턴을 갖는 반도체 소자의 형성방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
KR0184054B1 (ko) 반도체 장치의 금속배선층 형성방법
KR960000361B1 (ko) 반도체 장치의 다층배선 제조방법
KR950002954B1 (ko) 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
US6309963B1 (en) Method for manufacturing semiconductor device
KR100295140B1 (ko) 반도체소자의금속배선층형성방법
KR960006694B1 (ko) 반도체 소자의 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100447970B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
JP2671369B2 (ja) 半導体装置の製造方法
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 13

EXPY Expiration of term