JP2671369B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2671369B2 JP2671369B2 JP9312888A JP9312888A JP2671369B2 JP 2671369 B2 JP2671369 B2 JP 2671369B2 JP 9312888 A JP9312888 A JP 9312888A JP 9312888 A JP9312888 A JP 9312888A JP 2671369 B2 JP2671369 B2 JP 2671369B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- insulating film
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装
置の多層配線形成技術を改良したもので、例えば半導体
集積回路の製造方法等の分野で利用することができる。
置の多層配線形成技術を改良したもので、例えば半導体
集積回路の製造方法等の分野で利用することができる。
本発明の半導体装置の製造方法は、基体に形成した凹
部上に対応する部分以外に第１の配線パターンを、凹部
上に対応する部分に第１の配線パターンよりも幅の広い
第２の配線パターンを、該第２の配線パターンの表面が
第１の配線パターンの表面よりも低くなる構成で形成す
ることにより、配線パターン上に絶縁膜をバイアスをか
けて気相成長させる場合においても、均一な平坦化を可
能としたものである。
部上に対応する部分以外に第１の配線パターンを、凹部
上に対応する部分に第１の配線パターンよりも幅の広い
第２の配線パターンを、該第２の配線パターンの表面が
第１の配線パターンの表面よりも低くなる構成で形成す
ることにより、配線パターン上に絶縁膜をバイアスをか
けて気相成長させる場合においても、均一な平坦化を可
能としたものである。
半導体装置の分野では、ますます微細化・高集積化が
進んでいる。近年は半導体装置、例えば、半導体集積回
路におけるこのような微細化・高集積化に伴い、多層配
線技術が必須となっている。
進んでいる。近年は半導体装置、例えば、半導体集積回
路におけるこのような微細化・高集積化に伴い、多層配
線技術が必須となっている。
多層配線技術においては、層間膜等の平坦化技術や、
コンタクトホールの配線材料による穴埋め技術が用いら
れる。平坦化技術は、第２図（ａ）に略示するように多
層アルミニウム配線の形成などにおいて、基体ａ上に第
１層配線ｂを形成し、更に層間膜ｃを介してその上に第
２図配線を形成しようとする場合、単に層間膜ｃを形成
するだけでは第２図（ａ）の如く凹凸が生じるので、第
２図（ｂ）に示すように平坦化し、その上に第２層配線
ｄを形成するようにして、用いられている。例えばこの
ような平坦化技術としては、従来はSiO2などの絶縁膜を
CVDにより推積してエッチバックするという技術、ある
いは上記CVDに更にSOG（スピン・オン・グラース）と称
される材料による膜形成を行ってエッチバックするとい
う技術などが採用されていた。最近では、新しい技術と
して、バイアスECR（bias ECR）CVD法や、バイアスス
パッタ（bias Sputter）法などが、平坦化の手法とし
て用いられるようになっている。（月刊 Semiconducto
r World、1987.10、プレスジャーナル社、71〜77頁）。
コンタクトホールの配線材料による穴埋め技術が用いら
れる。平坦化技術は、第２図（ａ）に略示するように多
層アルミニウム配線の形成などにおいて、基体ａ上に第
１層配線ｂを形成し、更に層間膜ｃを介してその上に第
２図配線を形成しようとする場合、単に層間膜ｃを形成
するだけでは第２図（ａ）の如く凹凸が生じるので、第
２図（ｂ）に示すように平坦化し、その上に第２層配線
ｄを形成するようにして、用いられている。例えばこの
ような平坦化技術としては、従来はSiO2などの絶縁膜を
CVDにより推積してエッチバックするという技術、ある
いは上記CVDに更にSOG（スピン・オン・グラース）と称
される材料による膜形成を行ってエッチバックするとい
う技術などが採用されていた。最近では、新しい技術と
して、バイアスECR（bias ECR）CVD法や、バイアスス
パッタ（bias Sputter）法などが、平坦化の手法とし
て用いられるようになっている。（月刊 Semiconducto
r World、1987.10、プレスジャーナル社、71〜77頁）。
これらの手法は、バイアスをかけて気相成長を行う技
術であり、膜の推積と、余分についた膜のエッチングと
を、同時に行うものである。
術であり、膜の推積と、余分についた膜のエッチングと
を、同時に行うものである。
バイアスECR法や、バイアススパッタ法は、スパッタ
リング等による推積と、エッチングとを同時に行うが、
その際、エッチングは不活性イオンを用いて行い、これ
は第３図に示すようなエッチレートの角度依存性を利用
して行うものである。第３図中、横軸は入射角θであ
り、たて軸は推積またはエッチングのレートであり、Ｅ
がエッチング特性であるが、これによりエッチングレー
トは、入射角θに依存して変化していることがわかる。
D1D2は推積特性であり、所望条件により設定できる。
リング等による推積と、エッチングとを同時に行うが、
その際、エッチングは不活性イオンを用いて行い、これ
は第３図に示すようなエッチレートの角度依存性を利用
して行うものである。第３図中、横軸は入射角θであ
り、たて軸は推積またはエッチングのレートであり、Ｅ
がエッチング特性であるが、これによりエッチングレー
トは、入射角θに依存して変化していることがわかる。
D1D2は推積特性であり、所望条件により設定できる。
従って例えば第４図（ａ）の如く傾斜角αを有する配
線ｂの上にこの手法を適用すると、推積される物質の、
突出部分ｂ′におけるエッチングレートが早くなるの
で、この部分がエッチングされる度合が大きくなること
により、第４図（ｂ）に示すように、平坦化された膜ｃ
が形成できる。
線ｂの上にこの手法を適用すると、推積される物質の、
突出部分ｂ′におけるエッチングレートが早くなるの
で、この部分がエッチングされる度合が大きくなること
により、第４図（ｂ）に示すように、平坦化された膜ｃ
が形成できる。
ところがこのような技術では、第５図（ａ）のように
複数の配線（Al）ｂの幅がほぼ等しい場合には同図の如
く層間膜（SiO2）ｃが均一に平坦化されるが、配線ｂの
幅が広い所と狭い所がある場合、配線の幅が広い所では
上記した傾斜角による入射角の変化を利用できないの
で、第５図（ｂ）に示すようにできあがりの層間膜ｃの
厚さが異なるという現象があった。
複数の配線（Al）ｂの幅がほぼ等しい場合には同図の如
く層間膜（SiO2）ｃが均一に平坦化されるが、配線ｂの
幅が広い所と狭い所がある場合、配線の幅が広い所では
上記した傾斜角による入射角の変化を利用できないの
で、第５図（ｂ）に示すようにできあがりの層間膜ｃの
厚さが異なるという現象があった。
上述のように、バイアス印加法を用いて層間膜の平坦
化を行う技術は、不活性イオン例えばArイオンによるス
パッタエッチングのエッチレートの角度依存性を利用す
るので、幅広の配線層上の平坦化はどうしても困難だっ
たものである。この問題を解決するためには、予め幅広
の配線層ｂの部分に第６図に示すように抜きパターンＰ
を入れておけば良いと考えられる。しかし、この手法で
あると、 幅広の配線層の面積が小さくなり、この幅広の配線層
がパッドとして用いられる場合に、パッド面積が減少す
る。
化を行う技術は、不活性イオン例えばArイオンによるス
パッタエッチングのエッチレートの角度依存性を利用す
るので、幅広の配線層上の平坦化はどうしても困難だっ
たものである。この問題を解決するためには、予め幅広
の配線層ｂの部分に第６図に示すように抜きパターンＰ
を入れておけば良いと考えられる。しかし、この手法で
あると、 幅広の配線層の面積が小さくなり、この幅広の配線層
がパッドとして用いられる場合に、パッド面積が減少す
る。
抜きパターンを設けた配線部分でコンタクトをとる
時、第７図のような状態になり（図中ｅはコンタクトホ
ールである）、アルミニウムパッドであるこの配線層ｂ
と第２層アルミニウムとのコンタクトをとろうとする場
合も、うまくコンタクトをとることができないことなど
が懸念される。
時、第７図のような状態になり（図中ｅはコンタクトホ
ールである）、アルミニウムパッドであるこの配線層ｂ
と第２層アルミニウムとのコンタクトをとろうとする場
合も、うまくコンタクトをとることができないことなど
が懸念される。
本発明は、上記問題点を解決して、幅が異なる配線パ
ターンを形成する半導体装置についてバイアスをかけて
絶縁膜を成長させる場合も、平坦化など所望の形態での
絶縁膜の成長が可能な半導体装置の製造方法を提供せん
とするものである。
ターンを形成する半導体装置についてバイアスをかけて
絶縁膜を成長させる場合も、平坦化など所望の形態での
絶縁膜の成長が可能な半導体装置の製造方法を提供せん
とするものである。
本発明の半導体装置の製造方法は、 基体を選択的にエッチングして凹部を形成する工程
と、 該凹部上に対応する部分以外に第１の配線パターン
を、該凹部上に対応する部分に第１の配線パターンより
も幅の広い第２の配線パターンを、該第２の配線パター
ンの表面が第１の配線パターンの表面よりも低くなる構
成で形成する工程と、 上記第1,第２の配線パターン上に絶縁膜をバイアスを
かけて気相成長させ、平坦化した表面を有する絶縁膜を
形成する工程とを具備する ものであって、かかる構成により上記問題点を解決した
ものである。
と、 該凹部上に対応する部分以外に第１の配線パターン
を、該凹部上に対応する部分に第１の配線パターンより
も幅の広い第２の配線パターンを、該第２の配線パター
ンの表面が第１の配線パターンの表面よりも低くなる構
成で形成する工程と、 上記第1,第２の配線パターン上に絶縁膜をバイアスを
かけて気相成長させ、平坦化した表面を有する絶縁膜を
形成する工程とを具備する ものであって、かかる構成により上記問題点を解決した
ものである。
例えば本発明は、第１図に例示するように、第１図
（ａ）の例示の如く基体１を選択的にエッチングして凹
部２を形成し、該凹部２上に対応する部分以外に第１の
配線パターン31を形成し、該凹部上に対応する部分に上
記第１の配線31よりも幅の広い第２の配線パターン32を
形成して第１図（ｂ）の例示の如くし、上記第1,第２の
配線パターン31,32上に絶縁膜４をバイアスをかけて気
相成長させる態様で実施することができる。
（ａ）の例示の如く基体１を選択的にエッチングして凹
部２を形成し、該凹部２上に対応する部分以外に第１の
配線パターン31を形成し、該凹部上に対応する部分に上
記第１の配線31よりも幅の広い第２の配線パターン32を
形成して第１図（ｂ）の例示の如くし、上記第1,第２の
配線パターン31,32上に絶縁膜４をバイアスをかけて気
相成長させる態様で実施することができる。
上記第２の配線パターン32の形成は凹部２の形成後で
あることを要し、また絶縁膜４の気相成長は第1,第２の
配線パターン31,32の形成後であることを要するが、そ
の他の手順の順序は任意である。例えば第1,第２の配線
31,32の形成はいずれが先でもよく、勿論同時でもよ
い。場合によっては第１の配線パターン31の形成後凹部
２を形成し、その後第２の配線パターン32を形成するの
でもよい。好ましくは凹部２形成後、第1,第２の配線3
1,32を同時に形成するのがよく、パターン形成技術上有
効である。
あることを要し、また絶縁膜４の気相成長は第1,第２の
配線パターン31,32の形成後であることを要するが、そ
の他の手順の順序は任意である。例えば第1,第２の配線
31,32の形成はいずれが先でもよく、勿論同時でもよ
い。場合によっては第１の配線パターン31の形成後凹部
２を形成し、その後第２の配線パターン32を形成するの
でもよい。好ましくは凹部２形成後、第1,第２の配線3
1,32を同時に形成するのがよく、パターン形成技術上有
効である。
本発明において、選択的エッチングにより凹部２を形
成する基体１とは、半導体基板などの基板であってもよ
く、あるいは基板上に層間膜等の絶縁膜その他が形成さ
れて成るものであってもよい。また第２の配線パターン
32を形成する凹部上に対応する部分とは、基体１の凹部
２の直接上でもよく、あるいは凹部２の形成後に更に膜
形成などがなされた場合、該膜等上の該凹部２上に対応
する部分でもよいものである。第１の配線パターン31を
形成する凹部２上に対応する部分以外も、同様で、凹部
２以外の基体１上でも、更にその上に膜等がある場合、
凹部２上の対応部分を避けた場所であればよい。
成する基体１とは、半導体基板などの基板であってもよ
く、あるいは基板上に層間膜等の絶縁膜その他が形成さ
れて成るものであってもよい。また第２の配線パターン
32を形成する凹部上に対応する部分とは、基体１の凹部
２の直接上でもよく、あるいは凹部２の形成後に更に膜
形成などがなされた場合、該膜等上の該凹部２上に対応
する部分でもよいものである。第１の配線パターン31を
形成する凹部２上に対応する部分以外も、同様で、凹部
２以外の基体１上でも、更にその上に膜等がある場合、
凹部２上の対応部分を避けた場所であればよい。
本発明は上記のように、基体１の凹部２に対応する部
分に第１の配線パターン31よりも幅広の第２の配線パタ
ーン32を形成するので、第２の配線パターン32は第１の
配線パターン31よりも下部（基体１がわ）に位置するこ
とになり、従って該第２の配線パターン32が幅が広いも
のであっても、バイアス印加による絶縁膜４の成長によ
り、第１図（ｃ）に示す如く、平坦化が可能ならしめら
れる。
分に第１の配線パターン31よりも幅広の第２の配線パタ
ーン32を形成するので、第２の配線パターン32は第１の
配線パターン31よりも下部（基体１がわ）に位置するこ
とになり、従って該第２の配線パターン32が幅が広いも
のであっても、バイアス印加による絶縁膜４の成長によ
り、第１図（ｃ）に示す如く、平坦化が可能ならしめら
れる。
以下本発明の一実施例については、第１図を参照して
説明する。なお当然のことではあるが、本発明は以下の
実施例により限定されるものではない。
説明する。なお当然のことではあるが、本発明は以下の
実施例により限定されるものではない。
この実施例は、本発明を多層配線、特に多層アルミニ
ウム配線を有する半導体集積回路の製造に適用したもの
であり、第１層アルミニウム配線が、第１の配線パター
ンをなす部分と、これより幅広で具体的にはアルミニウ
ムパッド部となる第２の配線パターンとを有する場合
に、具体化したものである。
ウム配線を有する半導体集積回路の製造に適用したもの
であり、第１層アルミニウム配線が、第１の配線パター
ンをなす部分と、これより幅広で具体的にはアルミニウ
ムパッド部となる第２の配線パターンとを有する場合
に、具体化したものである。
即ち本実施例は、第１層アルミニウムの内、幅広のア
ルミニウムパッド部となる第２配線パターン32がある部
分（あるいは、パッド部でなくても幅広の配線がある部
分）に対応する部分を予め第１層アルミニウムの厚さ分
エッチングして、凹部２を形成しておくものである。具
体的には、本実施例では、基体１であるシリコン基板
を、第１層アルミニウムの厚さ分エッチング（ここでは
等方性エッチング）した。
ルミニウムパッド部となる第２配線パターン32がある部
分（あるいは、パッド部でなくても幅広の配線がある部
分）に対応する部分を予め第１層アルミニウムの厚さ分
エッチングして、凹部２を形成しておくものである。具
体的には、本実施例では、基体１であるシリコン基板
を、第１層アルミニウムの厚さ分エッチング（ここでは
等方性エッチング）した。
以下第１図（ａ）〜（ｃ）を参照して説明する。
本実施例では、基体１として、シリコン基板を用い、
これを第１図（ａ）に示すように選択的エッチングして
凹部２を形成した。基板のパターニングは、通常のフォ
トリソグラフィー技術を用い、ネガパターニングした。
エッチングは、プラズマエッチング及びRIEなどを用い
ることができる。RIEの場合は等方性モードを用い、反
応ガスはCF4やSF6、NF3などが好適に用いられる。本実
施例では、この等方性モードのRIEを用いた。
これを第１図（ａ）に示すように選択的エッチングして
凹部２を形成した。基板のパターニングは、通常のフォ
トリソグラフィー技術を用い、ネガパターニングした。
エッチングは、プラズマエッチング及びRIEなどを用い
ることができる。RIEの場合は等方性モードを用い、反
応ガスはCF4やSF6、NF3などが好適に用いられる。本実
施例では、この等方性モードのRIEを用いた。
次に、通常の技術により、第１層アルミニウム配線で
ある第1,第２の配線パターン31,32を形成した。本実施
例では、同時に両配線パターン31,32を形成して、第１
図（ａ）の状態から、第１図（ｂ）の構造を得た。
ある第1,第２の配線パターン31,32を形成した。本実施
例では、同時に両配線パターン31,32を形成して、第１
図（ａ）の状態から、第１図（ｂ）の構造を得た。
次いで、バイアスECRCVD法やバイアススパッタ法など
のバイアスをかけての気相成長法により、絶縁膜４を成
長させるのであるが、本実施例では、不活性イオンとし
てArイオンを用いたバイアススパッタ法を採用した。絶
縁膜４は、SiO2膜とした。
のバイアスをかけての気相成長法により、絶縁膜４を成
長させるのであるが、本実施例では、不活性イオンとし
てArイオンを用いたバイアススパッタ法を採用した。絶
縁膜４は、SiO2膜とした。
このように、予め第１層アルミニウムの厚さ分基体１
をエッチングして凹部２を形成しておいた結果、第１図
（ｃ）に示すように、層間膜をなす絶縁膜４が平坦化さ
れ、平坦な表面を得ることができる。
をエッチングして凹部２を形成しておいた結果、第１図
（ｃ）に示すように、層間膜をなす絶縁膜４が平坦化さ
れ、平坦な表面を得ることができる。
本実施例では、このような平坦化された絶縁膜４上
に、第２層アルミニウム配線を形成した。
に、第２層アルミニウム配線を形成した。
本実施例によれば、マスク工程をひとつふやすだけ
で、アルミニウム層間膜をなす絶縁膜４の平坦化が可能
である。あるいはこのマスク工程は、通常行われている
アライメント用のパターン形成と同時に行うことができ
るので、実用上はマスク工程をふやす必要なく実現でき
る。
で、アルミニウム層間膜をなす絶縁膜４の平坦化が可能
である。あるいはこのマスク工程は、通常行われている
アライメント用のパターン形成と同時に行うことができ
るので、実用上はマスク工程をふやす必要なく実現でき
る。
上記のように、本実施例では、バイアスECR法やバイ
アススパッタ法をそのまま従来どおり用いて、しかも完
全な平坦化を達成できるものである。
アススパッタ法をそのまま従来どおり用いて、しかも完
全な平坦化を達成できるものである。
上述の如く、本発明の半導体装置の製造方法によれ
ば、幅が異なる配線パターンを形成する半導体装置につ
いてもバイアスをかけて絶縁膜を成長させる場合も、平
坦化など所望の形態での絶縁膜の成長が可能ならしめら
れる。
ば、幅が異なる配線パターンを形成する半導体装置につ
いてもバイアスをかけて絶縁膜を成長させる場合も、平
坦化など所望の形態での絶縁膜の成長が可能ならしめら
れる。
第１図（ａ）〜（ｃ）は、本発明の一実施例を工程順に
断面図で示すものである。第２図（ａ）（ｂ）は従来技
術を示す。第３図はバイアス法におけるエッチングレー
トの角度依存性を示すグラフであり、第４図（ａ）
（ｂ）はバイアス法による平坦化の原理を示す説明図で
ある。第５図（ａ）（ｂ）は従来のバイアス法の問題点
を示す図である。第６図は抜きパターンを設ける例につ
いての平面図、第７図は第６図におけるVII−VII線断面
図である。 １……基体、２……凹部、31……第１の配線パターン、
32……第２の配線パターン、４……絶縁膜。
断面図で示すものである。第２図（ａ）（ｂ）は従来技
術を示す。第３図はバイアス法におけるエッチングレー
トの角度依存性を示すグラフであり、第４図（ａ）
（ｂ）はバイアス法による平坦化の原理を示す説明図で
ある。第５図（ａ）（ｂ）は従来のバイアス法の問題点
を示す図である。第６図は抜きパターンを設ける例につ
いての平面図、第７図は第６図におけるVII−VII線断面
図である。 １……基体、２……凹部、31……第１の配線パターン、
32……第２の配線パターン、４……絶縁膜。
Claims (1)
- 【請求項１】基体を選択的にエッチングして凹部を形成
する工程と、 該凹部上に対応する部分以外に第１の配線パターンを、
該凹部上に対応する部分に第１の配線パターンよりも幅
の広い第２の配線パターンを、該第２の配線パターンの
表面が第１の配線パターンの表面よりも低くなる構成で
形成する工程と、 上記第1,第２の配線パターン上に絶縁膜をバイアスをか
けて気相成長させ、平坦化した表面を有する絶縁膜を形
成する工程とを具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312888A JP2671369B2 (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312888A JP2671369B2 (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265539A JPH01265539A (ja) | 1989-10-23 |
| JP2671369B2 true JP2671369B2 (ja) | 1997-10-29 |
Family
ID=14073881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9312888A Expired - Fee Related JP2671369B2 (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671369B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8647980B2 (en) | 2010-02-25 | 2014-02-11 | Sharp Kabushiki Kaisha | Method of forming wiring and method of manufacturing semiconductor substrates |
-
1988
- 1988-04-15 JP JP9312888A patent/JP2671369B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265539A (ja) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| JPH0563940B2 (ja) | ||
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| KR100312031B1 (ko) | 반도체소자제조방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0570938B2 (ja) | ||
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |