JPH01265539A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装置
の多層配線形成技術を改良したもので、例えば半導体集
積回路の製造方法等の分野で利用することができる。

〔発明の概要〕

本発明は、幅広の配線パターンを、基体に形成した凹部
に対応する部分に形成し、幅狭の配線パターンを、該凹
部に対応する部分以外に形成することにより、配線パタ
ーン上に絶縁膜をバイアスをかけて気相成長させる場合
においても均一な平坦化を可能としたものである。

〔従来の技術〕

半導体装置の分野では、ますます微細化・高集積化が進
んでいる。近年は半導体装置、例えば、半導体集積回路
におけるこのような微細化・高集積化に伴い、多層配線
技術が必須となっている。

多層配線技術においては、眉間膜等の平坦化技術や、コ
ンタクトホールの配線材料による穴埋め技術が用いられ
る。平坦化技術は、第２図（ａ）に略示するように多層
アルミニウム配線の形成などにおいて、基体ａ上に第１
層配線すを形成し、更に眉間膜Ｃを介してその上に第２
Ｎ配線を形成しようとする場合、単に層間膜Ｃを形成す
るだけでは第２図（ａ）の如く凹凸が生じるので、第２
図（ｂ）に示すように平坦化し、その上に第２層配線ｄ
を形成するようにして、用いられている。

例えばこのような平坦化技術としては、従来は５ｉ０２
などの絶縁膜をＣＶＤにより堆積してエツチングすると
いう技術、あるいは上記ＣＶＤに更にＳＯＧ　（スピン
・オン・グラース）と称される材料による膜形成を行っ
てエツチングするという技術などが採用されていた。最
近では、新しい技術として、バイアスＥＣＲ（ｂｉａｓ
　　ＥＣＲ）ＣＶＤ法や、バイアススパッタ（ｂ　ｉａ
ｓ　Ｓ　ｐｕｔｔｅｒ）法などが、平坦化の手法として
用いられようになっている。（月刊　Ｓ　ｅｍｉｃｏｎ
ｄｕｃｔｏｒ　　Ｗｏｒｌｄ、　１９８７．１０、プレ
スジャーナル社、７１〜７７頁）。

これらの手法は、バイアスをかけて気相成長を行う技術
であり、膜の堆積と、余分についた膜のエツチングとを
、同時に行うものである。

〔発明が解決しようとする問題点〕

バイアスＥＣＲ法や、バイアススパック法は、スパッタ
リング等による堆積と、エツチングとを同時に行うが、
その際、エツチングは不活性イオンを用いて行い、これ
は第３図に示すようなエッチレートの角度依存性を利用
して行うものである。

第３図中、横軸は入射角θであり、たて軸は堆積または
エツチングのレートであり、Ｅがエツチング特性である
が、これによりエツチングレートは、入射角θに依存し
て変化していることがわかる。

Ｄ、Ｄ２は堆積特性であり、所望条件により設定できる
。

従って例えば第４図（ａ）の如（傾斜角αを有する配線
すの上にこの手法を適用すると、堆積される物質の、突
出部分ｂ°におけるエツチングレートが早（なるので、
この部分がエツチングされる度合が大きくなることによ
り、第４図（ｂ）に示すように、平坦化された膜Ｃが形
成できる。

ところがこのような技術では、第５図（ａ）のように複
数の配線（Ａｆ）ｂの幅がほぼ等しい場合には同図の如
く層間膜（Ｓｉ　Ｏ□）Ｃが均一に平坦化されるが、配
線すの幅が広い所と狭い所がある場合、配線の幅が広い
所では上記した傾斜角による入射角の変化を利用できな
いので、第５図（ｂ）に示すようにできあがりの層間膜
Ｃの厚さが異なるという現象があった。

上述のように、バイアス印加法を用いて層間膜の平坦化
を行う技術は、不活性イオン例えばＡｒイオンによるス
パッタエツチングのエッチレートの角度依存性を利用す
るので、幅広の配線層上の平坦化はどうしても困難だっ
たものである。この問題を解決するためには、予め幅広
の配線層すの部分に第６図に示すように抜きパターンＰ
を入れておけば良いと考えられる。しかし、この手法で
あると、 ■幅広の配線層の面積が小さくなり、この幅広の配線層
がパッドとして用いられる場合に、パッド面積が減少す
る。

■抜きパターンを設けた配線部分でコンタクトをとる時
、第７図のような状態になり（図中ｅはコンタクトホー
ルである）、アルミニウムパッドであるこの配線層すと
第２層アルミニウムとのコンタクトをとろうとする場合
も、うまくコンタクトをとることができないことなどが
懸念される。

本発明は、上記問題点を解決して、幅が異なる配線パタ
ーンを形成する半導体装置についてバイアスをかけて絶
縁膜を成長させる場合も、平坦化など所望の形態での絶
縁膜の成長が可能な半導体装置の製造方法を提供せんと
するものである。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、基体を選択的にエツ
チングして凹部を形成する工程と、該凹部上に対応する
部分以外に第１の配線パターンを、該凹部上に対応する
部分に上記第１の配線パターンよりも幅の広い第２の配
線パターンを形成する工程と、上記第１．第２の配線パ
ターン上に絶縁膜をバイアスをかけて気相成長させる工
程とを具備するものであって、かかる構成により上記問
題点を解決したものである。

例えば本発明は、第１図に例示するように、第１図（ａ
）の例示の如く基体１を選択的にエツチングして凹部２
を形成し、該凹部２上に対応する部分以外に第１の配線
パターン３１を形成し、該凹部上に対応する部分に上記
第１の配線３１よりも幅の広い第２の配線パターン３２
を形成して第１図（ｂ）の例示の如くし、上記第１８第
２の配線パターン３１．３２上に絶縁膜４をバイアスを
かけて気相成長させる態様で実施することができる。

上記第２の配線パターン３２の形成は凹部２の形成後で
あることを要し、また絶縁膜４の気相成長は第１．第２
の配線パターン３１．３２の形成後であることを要する
が、その他の手順の順序は任意である。例えば第１．第
２の配線３１．３２の形成はいずれが先でもよく、勿論
同時でもよい。

場合によっては第１の配線パターン３１の形成後凹部２
を形成し、その後第２の配線パターン３２を形成するの
でもよい。好ましくは凹部２形成後、第１．第２の配線
３１．３２を同時に形成するのがよく、パターン形成技
術上有効である。

本発明において、選択的エツチングにより凹部２を形成
する基体１とは、半導体基板などの基板であってもよく
、あるいは基板上に眉間膜等の絶縁膜その他が形成され
て成るものであってもよい。

また第２の配線パターン３２を形成する凹部上に対応す
る部分とは、基体１の凹部２の直接上でもよく、あるい
は凹部２の形成後に更に膜形成などがなされた場合、該
膜部上の該凹部２上に対応する部分でもよいものである
。第１の配線パターン３１を形成する凹部２上に対応す
る部分以外も、同様で、凹部２以外の基体ｌ上でも、更
にその上に膜等がある場合、凹部２上の対応部分を避け
た場所であればよい。

〔作用〕

本発明は上記のように、基体１の凹部２に対応する部分
に第１の配線パターン３１よりも幅広の第２の配線パタ
ーン３２を形成するので、第２の配線パターン３２は第
１の配線パターン３１よりも下部（基体１がわ）に位置
することになり、従って該第２の配線パターン３２が幅
が広いものであっても、バイアス印加による絶縁膜４の
成長により、第１図（ｃ）に示す如く、平坦化が可能な
らしめられる。

〔実施例〕

以下本発明の一実施例については、第１図を参照して説
明する。なお当然のことではあるが、本発明は以下の実
施例により限定されるものではなこの実施例は、本発明
を多層配線、特に多層アルミニウム配線を有する半導体
集積回路の製造に適用したものであり、第１層アルミニ
ウム配線が、第１の配線パターンをなす部分と、これよ
り幅広で具体的にはアルミニウムパッド部となる第２の
配線パターンとを有する場合に、具体化したものである
。

即ち本実施例は、第１層アルミニウムの内、幅広のアル
ミニウムパッド部となる第２配線パターン３２がある部
分（あるいは、バッド部でなくても幅広の配線がある部
分）に対応する部分を予め第１Ｎアルミニウムの厚さ分
エツチングして、凹部２を形成しておくものである。具
体的には、本実施例では、基体１であるシリコン基板を
、第１層アルミニウムの厚さ分エツチング（ここでは等
方性エツチング）した。

以下第１図（ａ）〜（ｄ）を参照して説明する。

本実施例では、基体１として、シリコン基板を用い、こ
れを第１図（ａ）に示すように選択的エツチングして凹
部２を形成した。基板のバターニングは、通常のフォト
リソグラフィー技術を用い、ネガパターニングした。エ
ツチングは、プラズマエツチング及びＲＩＥなどを用い
ることができる。

ＲＩＢの場合は等方性モードを用い、反応ガスはＣＦ、
やＳＦ４　、ＮＦｓなどが好適に用いられる。

本実施例では、この等方性モードのＲＩＥを用いた。

次に、通常の技術により、第１層アルミニウム配線であ
る第１．第２の配線パターン３１．３２を形成した。本
実施例では、同時に両配線パターン３１．３２を形成し
て、第１図（ａ）の状態から、第１図（ｂ）の構造を得
た。

次いで、バイアスＥＣＲＣＶＤ法やバイアススパッタ法
などのバイアスをかけての気相成長法により、絶縁膜４
を成長させるのであるが、本実施例では、不活性イオン
としてＡ「イオンを用いたバイアススパッタ法を採用し
た。絶縁膜４は、ＳｔＯ□膜とした。

このように、予め第１層アルミニウムの厚さ分基体１を
エツチングして凹部２を形成しておいた結果、第１図（
Ｃ）に示すように、層間膜をなす絶縁膜４が平坦化され
、平坦な表面を得ることができる。

本実施例では、このような平坦化された絶縁膜４上に、
第２Ｎアルミニウム配線を形成した。

本実施例によれば、マスク工程をひとつふやすだけで、
アルミニウム層間膜をなす絶縁膜４の平坦化が可能であ
る。あるいはこのマスク工程は、通常行われているアラ
イメント用のパターン形成と同時に行うことがでるので
、実用上はマスク工程をふやす必要なく実現できる。

上記のように、本実施例では、バイアスＥＣＲ法やバイ
アススパッタ法をそのまま従来どおり用いて、しかも完
全な平坦化を達成できるものである。

〔発明の効果〕

上述の如く、本発明の半導体装置の製造方法によれば、
幅が異なる配線パターンを形成する半導体装置について
バイアスをかけて絶縁膜を成長させる場合も、平坦化な
ど所望の形態での絶縁膜の成長が可能ならしめられる。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は、本発明の一実施例を工程順に
断面図で示すものである。第２図（ａ）（ｂ）は従来技
術を示す。第３図はバイアス法におけるエツチングレー
トの角度依存性を示すグラフであり、第４図（ａ）（ｂ
）はバイアス法による平坦化の原理を示す説明図である
。第５図（ａ）る。 １・・・基体、２・・・凹部、３１・・・第１の配線パ
ターン、３２・・・第２の配線パターン、４・・・絶縁
膜。

Claims (1)

1. 【特許請求の範囲】 １、基体を選択的にエッチングして凹部を形成する工程
   と、 該凹部上に対応する部分以外に第１の配線パターンを、
   該凹部上に対応する部分に上記第１の配線パターンより
   も幅の広い第２の配線パターンを形成する工程と、 上記第１、第２の配線パターン上に絶縁膜をバイアスを
   かけて気相成長させる工程とを具備する半導体装置の製
   造方法。