JP3036178B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3036178B2 JP3036178B2 JP3305617A JP30561791A JP3036178B2 JP 3036178 B2 JP3036178 B2 JP 3036178B2 JP 3305617 A JP3305617 A JP 3305617A JP 30561791 A JP30561791 A JP 30561791A JP 3036178 B2 JP3036178 B2 JP 3036178B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- buried
- planarizing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体装置における絶縁物埋め込み型素
子分離工程や多層配線形成工程に含まれる表面平坦化技
術に関するものである。
に関し、特に、半導体装置における絶縁物埋め込み型素
子分離工程や多層配線形成工程に含まれる表面平坦化技
術に関するものである。
【０００２】
【従来の技術】絶縁物埋め込み型素子分離工程や急峻な
段差を有する配線が高密度で配置される多層配線形成工
程では、工程途中で生じた表面の高低差を低減する技
術、すなわち表面平坦化技術が重要な役割を果たしてい
る。
段差を有する配線が高密度で配置される多層配線形成工
程では、工程途中で生じた表面の高低差を低減する技
術、すなわち表面平坦化技術が重要な役割を果たしてい
る。
【０００３】図２は従来の絶縁物埋込み型素子分離工程
の断面図を示したものである。まず、半導体等の基板１
上に既知の方法を用いて、高さの高い第１の領域２と高
さの低い第２の領域３を形成する（図２（ａ））。第
１，第２の領域２，３を被覆して埋込み材料膜４となる
絶縁物を堆積し、第２の領域３上の埋込み材料膜４上に
犠牲材料であるレジストの犠牲材料パタン５を選択的に
形成する（第２図（ｂ））。続いてレジストの平坦化材
料６を塗布して表面を平坦にする図２（ｃ））。適当な
エッチング方法を選び、犠牲材料パタン５，平坦化材料
６と埋込み材料膜４のエッチング速度がほぼ一致するよ
うな条件で平坦化材料６の平坦な表面から一様にエッチ
ングを続行すると、埋込み材料膜４が素子分離領域であ
る第２の領域３上に埋め込まれ、表面が平坦となった構
造が得られる（図２（ｄ））。
の断面図を示したものである。まず、半導体等の基板１
上に既知の方法を用いて、高さの高い第１の領域２と高
さの低い第２の領域３を形成する（図２（ａ））。第
１，第２の領域２，３を被覆して埋込み材料膜４となる
絶縁物を堆積し、第２の領域３上の埋込み材料膜４上に
犠牲材料であるレジストの犠牲材料パタン５を選択的に
形成する（第２図（ｂ））。続いてレジストの平坦化材
料６を塗布して表面を平坦にする図２（ｃ））。適当な
エッチング方法を選び、犠牲材料パタン５，平坦化材料
６と埋込み材料膜４のエッチング速度がほぼ一致するよ
うな条件で平坦化材料６の平坦な表面から一様にエッチ
ングを続行すると、埋込み材料膜４が素子分離領域であ
る第２の領域３上に埋め込まれ、表面が平坦となった構
造が得られる（図２（ｄ））。
【０００４】図２に示す平坦化技術は、素子分離形成工
程のみならず多層配線形成工程にも使用される。この場
合は、図３に示すとおり、導電体からなる配線１２が高
さの高い第１の領域２を構成し、配線１２の下地である
絶縁物の基板１の露出部分が高さの低い第２の領域３を
構成する。引き続く平坦化のための工程は、図２（ｂ）
から（ｄ）に示すものと同様である。
程のみならず多層配線形成工程にも使用される。この場
合は、図３に示すとおり、導電体からなる配線１２が高
さの高い第１の領域２を構成し、配線１２の下地である
絶縁物の基板１の露出部分が高さの低い第２の領域３を
構成する。引き続く平坦化のための工程は、図２（ｂ）
から（ｄ）に示すものと同様である。
【０００５】
【発明が解決しようとする課題】図２（ｃ）から（ｄ）
に至る段階では、犠牲材料パタン５，平坦化材料６と絶
縁物４のエッチング速度がほぼ一致するような条件でエ
ッチングが行われる。しかし、平坦化材料６のエッチン
グが進行し、埋込み材料膜４が露出する状態に至ると、
エッチングに伴って埋込み材料膜４から放出される物質
がレジストからなる犠牲材料パタン５，平坦化材料６の
エッチング速度に影響を与えるようになり、犠牲材料パ
タン５，平坦化材料６と埋込み材料膜４のエッチング速
度が一致しなくなる（ローディング効果）。しかも、埋
込み材料膜４の露出部分から距離的に近いところで影響
が強くでるため、図２（ｄ）に示すような平坦な表面は
実際には得られなかった。
に至る段階では、犠牲材料パタン５，平坦化材料６と絶
縁物４のエッチング速度がほぼ一致するような条件でエ
ッチングが行われる。しかし、平坦化材料６のエッチン
グが進行し、埋込み材料膜４が露出する状態に至ると、
エッチングに伴って埋込み材料膜４から放出される物質
がレジストからなる犠牲材料パタン５，平坦化材料６の
エッチング速度に影響を与えるようになり、犠牲材料パ
タン５，平坦化材料６と埋込み材料膜４のエッチング速
度が一致しなくなる（ローディング効果）。しかも、埋
込み材料膜４の露出部分から距離的に近いところで影響
が強くでるため、図２（ｄ）に示すような平坦な表面は
実際には得られなかった。
【０００６】また、図２（ｃ）から（ｄ）に至る段階で
は、犠牲材料パタン５，平坦化材料６と埋込み材料膜４
が１段階で同じような速度でエッチングされるため、犠
牲材料パタン５，平坦化材料６や埋込み材料膜４の初期
膜厚のばらつきとエッチング速度のばらつきが全て蓄積
されて埋込み材料膜４の残り膜厚に影響を与える。この
ことは特に、高さの高い領域２上の埋込み材料膜４の厚
さを正確に制御したい時に問題であった。
は、犠牲材料パタン５，平坦化材料６と埋込み材料膜４
が１段階で同じような速度でエッチングされるため、犠
牲材料パタン５，平坦化材料６や埋込み材料膜４の初期
膜厚のばらつきとエッチング速度のばらつきが全て蓄積
されて埋込み材料膜４の残り膜厚に影響を与える。この
ことは特に、高さの高い領域２上の埋込み材料膜４の厚
さを正確に制御したい時に問題であった。
【０００７】本発明は、上記従来法の欠点を解決するた
めになされたものであって、レジスト（平坦化材料）と
絶縁物（埋込み材料）をほぼ等しい速度でエッチングす
る際にローディング効果が生じ難く、絶縁物（埋込み材
料）の残り膜厚を正確に制御できる平坦化工程を提供す
るものである。
めになされたものであって、レジスト（平坦化材料）と
絶縁物（埋込み材料）をほぼ等しい速度でエッチングす
る際にローディング効果が生じ難く、絶縁物（埋込み材
料）の残り膜厚を正確に制御できる平坦化工程を提供す
るものである。
【０００８】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法は、埋込み材料膜のエッチングを２段階に
分ける。第１段階では、第１の平坦化材料が主にエッチ
ングされるような条件でエッチングを行って高さの高い
第１の領域上の埋込み材料膜表面を露出させた後、埋込
み材料が主にエッチングされるような条件でエッチング
を行って、第１の領域上の埋込み材料膜表面と第２の領
域上の埋込み材料膜表面の高さを同じにする。第２段階
では、第１の領域と第２の領域の遷移領域に突起状に残
った埋込み材料と、改めて塗布された第２の平坦化材料
とをほぼ等しい速度でエッチングして平坦な表面を得
る。
置の製造方法は、埋込み材料膜のエッチングを２段階に
分ける。第１段階では、第１の平坦化材料が主にエッチ
ングされるような条件でエッチングを行って高さの高い
第１の領域上の埋込み材料膜表面を露出させた後、埋込
み材料が主にエッチングされるような条件でエッチング
を行って、第１の領域上の埋込み材料膜表面と第２の領
域上の埋込み材料膜表面の高さを同じにする。第２段階
では、第１の領域と第２の領域の遷移領域に突起状に残
った埋込み材料と、改めて塗布された第２の平坦化材料
とをほぼ等しい速度でエッチングして平坦な表面を得
る。
【０００９】
【作用】本発明によれば、第２段階で埋込み材料と第２
の平坦化材料をほぼ等しい速度でエッチングする際に
は、埋込み材料表面の高さの高い部分は下地の高さの高
い領域と低い領域の遷移領域に突起状に残っているのみ
で、面積的に極めて小さいため、ローディング効果はほ
とんど生じない。
の平坦化材料をほぼ等しい速度でエッチングする際に
は、埋込み材料表面の高さの高い部分は下地の高さの高
い領域と低い領域の遷移領域に突起状に残っているのみ
で、面積的に極めて小さいため、ローディング効果はほ
とんど生じない。
【００１０】また、第１段階では、高さの高い領域上の
埋込み材料を露出させた後、改めて埋込み材料が主にエ
ッチングされるような条件で埋込み材料膜をエッチング
する。この結果、埋込み材料の残り膜厚は、埋込み材料
の初期膜厚のばらつきと埋込み材料のエッチング速度の
ばらつきの影響を主に受け、第１の平坦化材料の初期膜
厚のばらつきや第１の平坦化材料のエッチング速度のば
らつきの影響をほとんど受けないため、埋込み材料の残
り膜厚を正確に制御できる。
埋込み材料を露出させた後、改めて埋込み材料が主にエ
ッチングされるような条件で埋込み材料膜をエッチング
する。この結果、埋込み材料の残り膜厚は、埋込み材料
の初期膜厚のばらつきと埋込み材料のエッチング速度の
ばらつきの影響を主に受け、第１の平坦化材料の初期膜
厚のばらつきや第１の平坦化材料のエッチング速度のば
らつきの影響をほとんど受けないため、埋込み材料の残
り膜厚を正確に制御できる。
【００１１】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は、図１（ａ）に示すような高さの高い第１の
領域２と高さの低い第２の領域３からなる表面を埋込み
材料で覆って平坦化する工程を示す断面図である。これ
らの工程は、基板１を半導体基板、第１の領域２を半導
体装置のアクティブ領域、第２の領域３を素子分離領
域、埋込み材料膜４を絶縁物とすれば、絶縁物埋込み型
素子分離工程となる。同じく、第１の領域２を導電体の
配線、表面より低い第２の領域３の基板１部分を配線層
間を隔てる絶縁物とすれば多層配線形成における平坦化
する工程となる。
る。図１は、図１（ａ）に示すような高さの高い第１の
領域２と高さの低い第２の領域３からなる表面を埋込み
材料で覆って平坦化する工程を示す断面図である。これ
らの工程は、基板１を半導体基板、第１の領域２を半導
体装置のアクティブ領域、第２の領域３を素子分離領
域、埋込み材料膜４を絶縁物とすれば、絶縁物埋込み型
素子分離工程となる。同じく、第１の領域２を導電体の
配線、表面より低い第２の領域３の基板１部分を配線層
間を隔てる絶縁物とすれば多層配線形成における平坦化
する工程となる。
【００１２】まず、図１（ａ）の状態に対して、第１の
領域２と第２の領域３の高さの差より厚い埋込み材料膜
４を全面に堆積し、第２の領域３上の埋込み材料膜４の
上に選択的に第１の領域２と第２の領域３の高さの差に
ほぼ等しい厚さの犠牲材料パタン５を形成する（図１
（ｂ））。この犠牲材料パタン５は、リソグラフィー技
術を用いて直接的にレジスト・パタンとして形成しても
良いし、犠牲材料膜の堆積、リソグラフィー技術による
レジスト・パタンの形成、エッチングによるレジスト・
パタンの犠牲材料膜への転写という形で間接的に形成し
ても良い。第２の領域３と犠牲材料パタン５との位置ず
れは、引き続いて塗布される平坦化材料表面の平坦さが
保たれる範囲内で許容される。
領域２と第２の領域３の高さの差より厚い埋込み材料膜
４を全面に堆積し、第２の領域３上の埋込み材料膜４の
上に選択的に第１の領域２と第２の領域３の高さの差に
ほぼ等しい厚さの犠牲材料パタン５を形成する（図１
（ｂ））。この犠牲材料パタン５は、リソグラフィー技
術を用いて直接的にレジスト・パタンとして形成しても
良いし、犠牲材料膜の堆積、リソグラフィー技術による
レジスト・パタンの形成、エッチングによるレジスト・
パタンの犠牲材料膜への転写という形で間接的に形成し
ても良い。第２の領域３と犠牲材料パタン５との位置ず
れは、引き続いて塗布される平坦化材料表面の平坦さが
保たれる範囲内で許容される。
【００１３】次に、エッチング速度が犠牲材料パタン５
とほぼ等しく流動性のある平坦化材料（以後、第１の平
坦化材料という）６を塗布し、平坦な表面を得る（図１
（ｃ））。犠牲材料パタン５としてレジスト・パタンを
用いた場合には、第１の平坦化材料６としてもレジスト
を用いることができる。
とほぼ等しく流動性のある平坦化材料（以後、第１の平
坦化材料という）６を塗布し、平坦な表面を得る（図１
（ｃ））。犠牲材料パタン５としてレジスト・パタンを
用いた場合には、第１の平坦化材料６としてもレジスト
を用いることができる。
【００１４】次に、第１の平坦化材料６が主にエッチン
グされる条件で第１の平坦化材料６をエッチングして、
高さの高い第１の領域２上の埋込み材料膜４の表面７を
露出させる（図１（ｄ））。この際、第１の平坦化材料
６が有機物レジストならば、エッチングにはＯ2 ガスを
用いる反応性イオンエッチング（ＲＩＥ）等が適用でき
る。
グされる条件で第１の平坦化材料６をエッチングして、
高さの高い第１の領域２上の埋込み材料膜４の表面７を
露出させる（図１（ｄ））。この際、第１の平坦化材料
６が有機物レジストならば、エッチングにはＯ2 ガスを
用いる反応性イオンエッチング（ＲＩＥ）等が適用でき
る。
【００１５】次に、埋込み材料膜４が主にエッチングさ
れる条件で、埋込み材料膜４をエッチングし、第１の領
域２上の埋込み材料膜４の表面９と第２の領域３上の埋
込み材料膜４の表面８の高さをほぼ等しくする。引き続
いて、前記のエッチング後に残った犠牲材料パタン５と
第１の平坦化材料６を除去する（図１（ｅ））。第２の
領域３と第１の領域２の間の遷移領域には突起状の埋込
み材料１０が残っている。図では簡単のため、埋込み材
料膜４と犠牲材料パタン５もしくは第１の平坦化材料６
のエッチング速度比が非常に大きい場合を示した。しか
し、エッチング速度比が小さい場合でも、犠牲材料パタ
ン５もしくは第１の平坦化材料６のエッチング後の厚さ
が減少し、図１（ｅ）の埋込み材料１０の部分が小さく
なるが、後の工程は同様にとることができる。図１
（ｅ）において、埋込み材料膜４の表面９の高さは、埋
込み材料膜４の初期膜厚とエッチング速度のばらつきの
影響を主に受け、第１の平坦化材料６の初期膜厚やエッ
チング速度の影響はほとんど受けないので、高精度に制
御できる。エッチング手法としては、埋込み材料膜４が
ＳｉＯ2 系で、第１の平坦化材料６が有機物レジストな
らば、ＣＦ4 ・Ｈ2 混合ガスを用いるＲＩＥ等が適用で
きる。
れる条件で、埋込み材料膜４をエッチングし、第１の領
域２上の埋込み材料膜４の表面９と第２の領域３上の埋
込み材料膜４の表面８の高さをほぼ等しくする。引き続
いて、前記のエッチング後に残った犠牲材料パタン５と
第１の平坦化材料６を除去する（図１（ｅ））。第２の
領域３と第１の領域２の間の遷移領域には突起状の埋込
み材料１０が残っている。図では簡単のため、埋込み材
料膜４と犠牲材料パタン５もしくは第１の平坦化材料６
のエッチング速度比が非常に大きい場合を示した。しか
し、エッチング速度比が小さい場合でも、犠牲材料パタ
ン５もしくは第１の平坦化材料６のエッチング後の厚さ
が減少し、図１（ｅ）の埋込み材料１０の部分が小さく
なるが、後の工程は同様にとることができる。図１
（ｅ）において、埋込み材料膜４の表面９の高さは、埋
込み材料膜４の初期膜厚とエッチング速度のばらつきの
影響を主に受け、第１の平坦化材料６の初期膜厚やエッ
チング速度の影響はほとんど受けないので、高精度に制
御できる。エッチング手法としては、埋込み材料膜４が
ＳｉＯ2 系で、第１の平坦化材料６が有機物レジストな
らば、ＣＦ4 ・Ｈ2 混合ガスを用いるＲＩＥ等が適用で
きる。
【００１６】次に、表面全体に再び第２の平坦化材料１
１を塗布し、平坦な表面を得る（図１（ｆ））。この
際、第２の平坦化材料１１としてはレジストやスピン・
オン・ガラス（ＳＯＧ）等が適用できる。
１を塗布し、平坦な表面を得る（図１（ｆ））。この
際、第２の平坦化材料１１としてはレジストやスピン・
オン・ガラス（ＳＯＧ）等が適用できる。
【００１７】最後に、埋込み材料膜４と第２の平坦化材
料１１がほぼ等しい速さでエッチングされるような条
件、より具体的には埋込み材料膜４と第２の平坦化材料
１１のエッチング速度比が２から０．５の範囲にある条
件で、突起状の埋込み材料１０と第２の平坦化材料１１
をエッチングして、平坦な埋込み材料表面を得る（図１
（ｇ））。ここにおいて、突起状の埋込み材料１０が表
面全体に占める面積は極めて少ないので、エッチングの
途中で突起状の埋込み材料１０が露出したとしても、埋
込み材料１０や第２の平坦化材料１１のエッチング速度
等にはほとんど影響がなく、良好な平坦化が達成され
る。エッチンング法としては、埋込み材料膜４がＳｉＯ
2 系で、第２の平坦化材料１１が有機物レジストなら
ば、ＣＦ4 ・Ｏ2 混合ガスを用いるＲＩＥ等が適用でき
る。
料１１がほぼ等しい速さでエッチングされるような条
件、より具体的には埋込み材料膜４と第２の平坦化材料
１１のエッチング速度比が２から０．５の範囲にある条
件で、突起状の埋込み材料１０と第２の平坦化材料１１
をエッチングして、平坦な埋込み材料表面を得る（図１
（ｇ））。ここにおいて、突起状の埋込み材料１０が表
面全体に占める面積は極めて少ないので、エッチングの
途中で突起状の埋込み材料１０が露出したとしても、埋
込み材料１０や第２の平坦化材料１１のエッチング速度
等にはほとんど影響がなく、良好な平坦化が達成され
る。エッチンング法としては、埋込み材料膜４がＳｉＯ
2 系で、第２の平坦化材料１１が有機物レジストなら
ば、ＣＦ4 ・Ｏ2 混合ガスを用いるＲＩＥ等が適用でき
る。
【００１８】なお、図１（ｆ）と（ｇ）に示す第２の平
坦化材料１１の塗布と、埋込み材料・平坦化材料の等し
い速度でのエッチングを順次複数回繰り返すことによ
り、表面の平坦性をさらに向上することも可能である。
坦化材料１１の塗布と、埋込み材料・平坦化材料の等し
い速度でのエッチングを順次複数回繰り返すことによ
り、表面の平坦性をさらに向上することも可能である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
埋込み材料が面積の小さい突起状になった状態で、埋込
み材料と第２の平坦化材料を等しい速度でエッチングす
るため、埋込み材料がエッチングの途中で露出すること
によって生じるエッチング特性の変動（ローディング効
果）を減らすことができ、極めて平坦な埋込み材料表面
を得ることができる。加えて高さの高い第１の領域上の
埋込み材料は、埋込み材料が主にエッチングされるよう
な条件で独立してエッチングされるため、埋込み材料の
残り膜厚が高精度に制御できる。これらの結果、表面が
より平坦で埋込み材料の残り膜厚がより正確に制御され
た絶縁物埋込み型素子分離構造や多層配線構造が実現さ
れる。
埋込み材料が面積の小さい突起状になった状態で、埋込
み材料と第２の平坦化材料を等しい速度でエッチングす
るため、埋込み材料がエッチングの途中で露出すること
によって生じるエッチング特性の変動（ローディング効
果）を減らすことができ、極めて平坦な埋込み材料表面
を得ることができる。加えて高さの高い第１の領域上の
埋込み材料は、埋込み材料が主にエッチングされるよう
な条件で独立してエッチングされるため、埋込み材料の
残り膜厚が高精度に制御できる。これらの結果、表面が
より平坦で埋込み材料の残り膜厚がより正確に制御され
た絶縁物埋込み型素子分離構造や多層配線構造が実現さ
れる。
【図１】本発明の製造方法の一実施例を示す工程断面図
である。
である。
【図２】従来の製造方法（絶縁物埋込み型素子分離工
程）の工程断面図である。
程）の工程断面図である。
【図３】図１もしくは図２の平坦化工程を、多層配線工
程へ適用する際の出発形状を示す断面図である。
程へ適用する際の出発形状を示す断面図である。
１ 基板 ２ 高さの高い第１の領域 ３ 高さの低い第２の領域 ４ 埋込み材料膜 ５ 犠牲材料パタン ６ 第１の平坦化材料 ７ 埋込み材料膜の表面 ８ 埋込み材料膜の表面 ９ 埋込み材料膜の表面 １０ 埋込み材料 １１ 第２の平坦化材料 １２ 導電体からなる配線
Claims (1)
- 【請求項１】 高さの高い第１の領域とこれより高さの
低い第２の領域からなる基板の表面全体に、前記第１の
領域と第２の領域の高さの差より厚い埋込み材料膜を堆
積し、前記第２の領域上の埋込み材料膜上に選択的に、
厚さが前記第１の領域と第２の領域の高さの差にほぼ等
しい犠牲材料パタンを形成する工程と、表面全体にエッ
チング速度が前記犠牲材料とほぼ等しく流動性のある第
１の平坦化材料を塗布し平坦な表面を得る工程と、前記
第１の平坦化材料が主にエッチングされる条件で前記第
１の平坦化材料をエッチングして、前記第１の領域上の
埋込み材料膜表面を露出させる工程と、埋込み材料が主
にエッチングされる条件で露出した前記埋込み材料膜を
エッチングして、前記第２の領域上の埋込み材料膜表面
と前記第１の領域上の埋込み材料膜表面の高さをほぼ等
しくする工程と、表面全体に流動性のある第２の平坦化
材料を塗布し平坦な表面を得る工程と、前記埋込み材料
と第２の平坦化材料がほぼ等しい速さでエッチングされ
る条件で前記埋込み材料と第２の平坦化材料を同時にエ
ッチングして前記埋込み材料膜表面を平坦化する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305617A JP3036178B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305617A JP3036178B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121538A JPH05121538A (ja) | 1993-05-18 |
| JP3036178B2 true JP3036178B2 (ja) | 2000-04-24 |
Family
ID=17947297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305617A Expired - Lifetime JP3036178B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036178B2 (ja) |
-
1991
- 1991-10-25 JP JP3305617A patent/JP3036178B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121538A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0545263B1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH08236526A (ja) | 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP3036178B2 (ja) | 半導体装置の製造方法 | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH076997A (ja) | 半導体集積回路の表面の全体的平坦化方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP3185274B2 (ja) | 半導体装置の製造方法 | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| KR100265177B1 (ko) | 반도체소자분리방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2003023066A (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| JPS6310898B2 (ja) | ||
| JPH0621043A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |