JPH0621043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621043A JPH0621043A JP17114492A JP17114492A JPH0621043A JP H0621043 A JPH0621043 A JP H0621043A JP 17114492 A JP17114492 A JP 17114492A JP 17114492 A JP17114492 A JP 17114492A JP H0621043 A JPH0621043 A JP H0621043A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist pattern
- film
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】段差を有する半導体基板上に、優れたカバレッ
ジ特性、平坦化特性を有し、膜質が良好な絶縁膜を形成
する半導体装置その製造方法を提供する。 【構成】段差が生じた半導体基板１上及び配線３上に形
成した第１の絶縁膜２の配線３と対応する領域上にレジ
ストパターン５を形成した後、レジストパターン５をマ
スクとして第１の絶縁膜２にエッチングを行い、当該レ
ジストパターン５を除去した後の第１の絶縁膜２上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜の少なくとも一方からなる第２の絶縁
膜７を形成する。
ジ特性、平坦化特性を有し、膜質が良好な絶縁膜を形成
する半導体装置その製造方法を提供する。 【構成】段差が生じた半導体基板１上及び配線３上に形
成した第１の絶縁膜２の配線３と対応する領域上にレジ
ストパターン５を形成した後、レジストパターン５をマ
スクとして第１の絶縁膜２にエッチングを行い、当該レ
ジストパターン５を除去した後の第１の絶縁膜２上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜の少なくとも一方からなる第２の絶縁
膜７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、素子形成により段差が生じた半導体基板
上及び当該素子上に形成した絶縁膜のカバレッジ特性、
平坦化特性及び膜質を向上する半導体装置の製造方法に
関する。
に係り、特に、素子形成により段差が生じた半導体基板
上及び当該素子上に形成した絶縁膜のカバレッジ特性、
平坦化特性及び膜質を向上する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】従来、半導体装置の微細化、高集積化に
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Chemical Vapor Deposition ）法による
堆積とエッチバックを組み合わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Chemical Vapor Deposition ）法による
堆積とエッチバックを組み合わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
【０００３】そして、前記（１）に記載した流動物を塗
布する方法の一例は、例えば、特開平３−１７７０２２
号公報に紹介されている。この方法は、素子形成により
段差が生じた半導体基板上及び素子上に、第１の絶縁膜
として、プラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』と
いう）を形成し、このＰ−ＳｉＯ2 膜上に、第２の絶縁
膜として、有機溶剤に溶けたガラス溶液を回転塗布し
て、表面が平坦な膜（以下、『ＳＯＧ膜』という）を形
成する。次いで、前記ＳＯＧ膜に、平行平板反応性イオ
ンエッチング装置を用いてエッチングを行った後、この
ＳＯＧ膜の全面をＳｉＯ2 膜で覆い、平坦化を達成する
ものである。
布する方法の一例は、例えば、特開平３−１７７０２２
号公報に紹介されている。この方法は、素子形成により
段差が生じた半導体基板上及び素子上に、第１の絶縁膜
として、プラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』と
いう）を形成し、このＰ−ＳｉＯ2 膜上に、第２の絶縁
膜として、有機溶剤に溶けたガラス溶液を回転塗布し
て、表面が平坦な膜（以下、『ＳＯＧ膜』という）を形
成する。次いで、前記ＳＯＧ膜に、平行平板反応性イオ
ンエッチング装置を用いてエッチングを行った後、この
ＳＯＧ膜の全面をＳｉＯ2 膜で覆い、平坦化を達成する
ものである。
【０００４】また、前記（２）に記載したＣＶＤ法とエ
ッチバックとの組合せの一例は、例えば、特開平３−１
９４９３２号公報に紹介されている。この方法は、素子
形成により段差が生じた半導体基板上及び素子上に、第
１の絶縁膜を形成した後、有機シラン及びオゾンを含む
ガスを用いた気相成長法（ＣＶＤ法）を行い、当該第１
の絶縁膜上に、第２の絶縁膜として、Ｏ3 −ＴＥＯＳ・
ＣＶＤ膜を形成する。次いで、前記Ｏ3 −ＴＥＯＳ・Ｃ
ＶＤ膜の表面に、異方性エッチング（エッチバック）を
行い、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を平坦化した後、
この上に、第３の絶縁膜を形成し、平坦化を達成するも
のである。
ッチバックとの組合せの一例は、例えば、特開平３−１
９４９３２号公報に紹介されている。この方法は、素子
形成により段差が生じた半導体基板上及び素子上に、第
１の絶縁膜を形成した後、有機シラン及びオゾンを含む
ガスを用いた気相成長法（ＣＶＤ法）を行い、当該第１
の絶縁膜上に、第２の絶縁膜として、Ｏ3 −ＴＥＯＳ・
ＣＶＤ膜を形成する。次いで、前記Ｏ3 −ＴＥＯＳ・Ｃ
ＶＤ膜の表面に、異方性エッチング（エッチバック）を
行い、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を平坦化した後、
この上に、第３の絶縁膜を形成し、平坦化を達成するも
のである。
【０００５】
【発明が解決しようとする課題】しかしながら、前記特
開平３−１７７０２２号公報や特開平３−１９４９３２
号公報に開示されている従来例は、第１の絶縁膜とし
て、主に、無機シランや有機シランを原料とするＰ−Ｓ
ｉＯ2 膜を使用している。そして、これらを原料とする
Ｐ−ＳｉＯ2 膜は、段差の側壁には形成されにくく、段
差でのカバレッジ特性が悪いため、前記第１の絶縁膜
が、オーバーハング形状やコンフォーマル形状で形成さ
れるという問題があった。このため、段差の密な部分で
は、段差部により生じる開口部分が小さくなり、この部
分に第２の絶縁膜が入り込めず、ボイドが形成され、こ
のボイド部分が真空状態となりうるため、その時には、
スパークが生じ易くなり、半導体装置に支障を来すとい
う問題があった。また、前記ボイド部分にガスなどが溜
まった場合には、後の熱処理工程で、前記ガスが膨張
し、絶縁膜にクラックを発生させるという問題もあっ
た。
開平３−１７７０２２号公報や特開平３−１９４９３２
号公報に開示されている従来例は、第１の絶縁膜とし
て、主に、無機シランや有機シランを原料とするＰ−Ｓ
ｉＯ2 膜を使用している。そして、これらを原料とする
Ｐ−ＳｉＯ2 膜は、段差の側壁には形成されにくく、段
差でのカバレッジ特性が悪いため、前記第１の絶縁膜
が、オーバーハング形状やコンフォーマル形状で形成さ
れるという問題があった。このため、段差の密な部分で
は、段差部により生じる開口部分が小さくなり、この部
分に第２の絶縁膜が入り込めず、ボイドが形成され、こ
のボイド部分が真空状態となりうるため、その時には、
スパークが生じ易くなり、半導体装置に支障を来すとい
う問題があった。また、前記ボイド部分にガスなどが溜
まった場合には、後の熱処理工程で、前記ガスが膨張
し、絶縁膜にクラックを発生させるという問題もあっ
た。
【０００６】そこで、前記ボイドの形成を抑制する方法
として、アルゴンガスを用いたＲＦスパッタ法を行い、
前記第１の絶縁膜の段差部により生じる開口部分を広げ
る方法が紹介されている（Solid State Technology 日
本版、１９９０年６月２６日発行）が、ＲＦスパッタの
プラズマダメージにより、半導体素子が破壊される可能
性があり、現実的な方法ではなかった。
として、アルゴンガスを用いたＲＦスパッタ法を行い、
前記第１の絶縁膜の段差部により生じる開口部分を広げ
る方法が紹介されている（Solid State Technology 日
本版、１９９０年６月２６日発行）が、ＲＦスパッタの
プラズマダメージにより、半導体素子が破壊される可能
性があり、現実的な方法ではなかった。
【０００７】本発明は、このような問題を解決すること
を課題とするものであり、段差を有する半導体基板上
に、優れたカバレッジ特性、平坦化特性を有し、且つ、
膜質が良好な絶縁膜を形成する半導体装置の製造方法を
提供することを目的とする。
を課題とするものであり、段差を有する半導体基板上
に、優れたカバレッジ特性、平坦化特性を有し、且つ、
膜質が良好な絶縁膜を形成する半導体装置の製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、素子形成により段差が生じた半導体基板
上及び当該素子上に第１の絶縁膜を形成する第１工程
と、前記第１の絶縁膜の前記素子と対応する領域上にレ
ジストパターンを形成する第２工程と、前記レジストパ
ターンをマスクとして第１の絶縁膜にエッチングを行っ
た後、当該レジストパターンを除去する第３工程と、前
記レジストパターンを除去した後の第１の絶縁膜上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜、の少なくとも一方からなる第２の絶
縁膜を形成する第４工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
に、本発明は、素子形成により段差が生じた半導体基板
上及び当該素子上に第１の絶縁膜を形成する第１工程
と、前記第１の絶縁膜の前記素子と対応する領域上にレ
ジストパターンを形成する第２工程と、前記レジストパ
ターンをマスクとして第１の絶縁膜にエッチングを行っ
た後、当該レジストパターンを除去する第３工程と、前
記レジストパターンを除去した後の第１の絶縁膜上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜、の少なくとも一方からなる第２の絶
縁膜を形成する第４工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
【０００９】そして、素子形成により段差が生じた半導
体基板上及び当該素子上に第１の絶縁膜を形成する第１
工程と、前記第１の絶縁膜の前記素子と対応する領域上
にレジストパターンを形成する第２工程と、前記レジス
トパターンをマスクとして第１の絶縁膜にエッチングを
行った後、当該レジストパターンを除去する第３工程
と、前記レジストパターンを除去した後の第１の絶縁膜
上に、有機溶剤に溶けたガラス溶液からなる絶縁膜、又
は、有機シラン及びオゾンを含むガスを用いた気相成長
法により得られる絶縁膜、の少なくとも一方からなる第
２の絶縁膜を形成した後、エッチングを行う第４工程
と、を含むことを特徴とする半導体装置の製造方法を提
供するものである。
体基板上及び当該素子上に第１の絶縁膜を形成する第１
工程と、前記第１の絶縁膜の前記素子と対応する領域上
にレジストパターンを形成する第２工程と、前記レジス
トパターンをマスクとして第１の絶縁膜にエッチングを
行った後、当該レジストパターンを除去する第３工程
と、前記レジストパターンを除去した後の第１の絶縁膜
上に、有機溶剤に溶けたガラス溶液からなる絶縁膜、又
は、有機シラン及びオゾンを含むガスを用いた気相成長
法により得られる絶縁膜、の少なくとも一方からなる第
２の絶縁膜を形成した後、エッチングを行う第４工程
と、を含むことを特徴とする半導体装置の製造方法を提
供するものである。
【００１０】
【作用】本発明によれば、前記第１の絶縁膜上の前記素
子と対応する領域にレジストパターンを形成し、このレ
ジストパターンをマスクとして第１の絶縁膜にエッチン
グを行なうことで、第１の絶縁膜の段差部により形成さ
れる開口部分、特に、上部を広げることができる。従っ
て、この開口部分に、次工程で形成する第２の絶縁膜を
入り込み易くすることができるため、段差部にボイドが
形成されることを防止することができる。また、前記第
２の絶縁膜は、平坦性に優れており、半導体装置の平坦
化を達成することができる。
子と対応する領域にレジストパターンを形成し、このレ
ジストパターンをマスクとして第１の絶縁膜にエッチン
グを行なうことで、第１の絶縁膜の段差部により形成さ
れる開口部分、特に、上部を広げることができる。従っ
て、この開口部分に、次工程で形成する第２の絶縁膜を
入り込み易くすることができるため、段差部にボイドが
形成されることを防止することができる。また、前記第
２の絶縁膜は、平坦性に優れており、半導体装置の平坦
化を達成することができる。
【００１１】また、前記レジストパターンを除去した後
の第１の絶縁膜上に、前記第２の絶縁膜を形成した後、
エッチングを行うことで、前記第２の絶縁膜の膜厚をコ
ントロールすることができると共に、さらに平坦化を達
成することができる。
の第１の絶縁膜上に、前記第２の絶縁膜を形成した後、
エッチングを行うことで、前記第２の絶縁膜の膜厚をコ
ントロールすることができると共に、さらに平坦化を達
成することができる。
【００１２】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図５は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、公知の方法で、半導体基
板１上に、所望の配線３を形成する。この時、半導体基
板１には、配線３の素子形成による段差が生じた。次い
で、前記半導体基板１上及び配線３上に、無機シランを
原料とするＰ−ＳｉＯ2膜を堆積し、第１の絶縁膜２を
形成する。この時、前記第１の絶縁膜は、オーバーハン
グ形状となり、段差部により生じる開口部６の上部開口
面積が狭くなった状態で形成された。
を参照して説明する。図１ないし図５は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、公知の方法で、半導体基
板１上に、所望の配線３を形成する。この時、半導体基
板１には、配線３の素子形成による段差が生じた。次い
で、前記半導体基板１上及び配線３上に、無機シランを
原料とするＰ−ＳｉＯ2膜を堆積し、第１の絶縁膜２を
形成する。この時、前記第１の絶縁膜は、オーバーハン
グ形状となり、段差部により生じる開口部６の上部開口
面積が狭くなった状態で形成された。
【００１３】次に、図２に示す工程では、図１に示す工
程で得た第１の絶縁膜２上に、フォトレジスト膜４を塗
布する。次いで、図３に示す工程では、図２に示す工程
で得たフォトレジスト膜４に、前記配線３を形成した際
に用いたマスクを用いてパターニングを行い、フォトレ
ジスト膜４の配線３と対応する領域上に、レジストパタ
ーン５を形成する。
程で得た第１の絶縁膜２上に、フォトレジスト膜４を塗
布する。次いで、図３に示す工程では、図２に示す工程
で得たフォトレジスト膜４に、前記配線３を形成した際
に用いたマスクを用いてパターニングを行い、フォトレ
ジスト膜４の配線３と対応する領域上に、レジストパタ
ーン５を形成する。
【００１４】次に、図４に示す工程では、図３に示す工
程で得たレジストパターン５をマスクとして、前記第１
の絶縁膜に等方性エッチングを行い、第１の絶縁膜２の
段差部により生じる開口部６をある程度除去し、開口部
６の開口面積を広くする。この時、前記開口部６の上部
は、他方向からエッチングが進むため、底部よりエッチ
ングされやすい。従って、開口部６の上部を底部より広
げることができ、後の工程で形成する第２の絶縁膜７
が、前記開口部６により入り込み易くなる。このエッチ
ングを終了した後、前記レジストパターン５を除去す
る。
程で得たレジストパターン５をマスクとして、前記第１
の絶縁膜に等方性エッチングを行い、第１の絶縁膜２の
段差部により生じる開口部６をある程度除去し、開口部
６の開口面積を広くする。この時、前記開口部６の上部
は、他方向からエッチングが進むため、底部よりエッチ
ングされやすい。従って、開口部６の上部を底部より広
げることができ、後の工程で形成する第２の絶縁膜７
が、前記開口部６により入り込み易くなる。このエッチ
ングを終了した後、前記レジストパターン５を除去す
る。
【００１５】次いで、図５に示す工程では、図４に示す
工程で得た第１の絶縁膜２に、有機シラン及びオゾンを
含むガスを用いたＣＶＤ法を行い、前記第１の絶縁膜２
上にＯ3 −ＴＥＯＳ膜からなる第２の絶縁膜７を形成す
る。ここで、図４に示す工程で得た第１の絶縁膜２の段
差により生じた開口部６は、開口面積が大きくなってい
るため、開口部６にボイドが形成されることなく、第２
の絶縁膜７が形成された。また、第２の絶縁膜７は、平
坦化が達成されていた。
工程で得た第１の絶縁膜２に、有機シラン及びオゾンを
含むガスを用いたＣＶＤ法を行い、前記第１の絶縁膜２
上にＯ3 −ＴＥＯＳ膜からなる第２の絶縁膜７を形成す
る。ここで、図４に示す工程で得た第１の絶縁膜２の段
差により生じた開口部６は、開口面積が大きくなってい
るため、開口部６にボイドが形成されることなく、第２
の絶縁膜７が形成された。また、第２の絶縁膜７は、平
坦化が達成されていた。
【００１６】その後、所望の素子を形成し、半導体装置
を完成する。なお、本実施例では、図１に示す工程で、
第１の絶縁膜２として、無機シランを原料とするＰ−Ｓ
ｉＯ2 膜を堆積したが、これに限らず、有機シランを原
料としたＰ−ＳｉＯ2 膜を堆積してもよい。また、第１
の絶縁膜２は、Ｐ−ＳｉＯ2膜に限らず、緻密で良好な
ＳｉＯ2 膜が得られれば、他の方法により形成してもよ
い。
を完成する。なお、本実施例では、図１に示す工程で、
第１の絶縁膜２として、無機シランを原料とするＰ−Ｓ
ｉＯ2 膜を堆積したが、これに限らず、有機シランを原
料としたＰ−ＳｉＯ2 膜を堆積してもよい。また、第１
の絶縁膜２は、Ｐ−ＳｉＯ2膜に限らず、緻密で良好な
ＳｉＯ2 膜が得られれば、他の方法により形成してもよ
い。
【００１７】また、図３に示す工程では、配線３を形成
した際に用いたマスクを用いてフォトレジスト膜４のパ
ターニングを行ったが、これに限らず、フォトレジスト
膜４のパターニングに使用するマスクは、第１の絶縁膜
２の形状や第１の絶縁膜２に行うエッチングの条件等に
より、配線３を形成するためのマスクと僅かにサイズを
変更してもよい。
した際に用いたマスクを用いてフォトレジスト膜４のパ
ターニングを行ったが、これに限らず、フォトレジスト
膜４のパターニングに使用するマスクは、第１の絶縁膜
２の形状や第１の絶縁膜２に行うエッチングの条件等に
より、配線３を形成するためのマスクと僅かにサイズを
変更してもよい。
【００１８】さらにまた、図４に示す工程では、第１の
絶縁膜２に等方性エッチングを行ったが、これに限ら
ず、異方性エッチングを行ってもよい。また、エッチン
グは、ドライエッチングでもウエットエッチングを行っ
てもよい。そして、図５に示す工程では、第２の絶縁膜
７として、有機シラン及びオゾンを含むガスを用いたＣ
ＶＤ法により得たＯ3 −ＴＥＯＳ膜を形成したが、これ
に限らず、有機溶剤に溶けたガラス溶液からなるＳＯＧ
膜を形成してもよい。そしてさらに、前記Ｏ3 −ＴＥＯ
Ｓ膜とＳＯＧ膜との二層構造からなる第２の絶縁膜を形
成してもよい。
絶縁膜２に等方性エッチングを行ったが、これに限ら
ず、異方性エッチングを行ってもよい。また、エッチン
グは、ドライエッチングでもウエットエッチングを行っ
てもよい。そして、図５に示す工程では、第２の絶縁膜
７として、有機シラン及びオゾンを含むガスを用いたＣ
ＶＤ法により得たＯ3 −ＴＥＯＳ膜を形成したが、これ
に限らず、有機溶剤に溶けたガラス溶液からなるＳＯＧ
膜を形成してもよい。そしてさらに、前記Ｏ3 −ＴＥＯ
Ｓ膜とＳＯＧ膜との二層構造からなる第２の絶縁膜を形
成してもよい。
【００１９】また、図５に示す工程の後で、第２の絶縁
膜にエッチングを行って、当該第２の絶縁膜の膜厚をコ
ントロールしてもよい。そして、このように第２の絶縁
膜にエッチングを行うことで、より平坦化を達成するこ
とができる。そして、本実施例では、配線３により段差
が生じた場合について説明したが、これに限らず、他の
素子形成により段差が生じた場合にも適用できることは
勿論である。
膜にエッチングを行って、当該第２の絶縁膜の膜厚をコ
ントロールしてもよい。そして、このように第２の絶縁
膜にエッチングを行うことで、より平坦化を達成するこ
とができる。そして、本実施例では、配線３により段差
が生じた場合について説明したが、これに限らず、他の
素子形成により段差が生じた場合にも適用できることは
勿論である。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
前記第１の絶縁膜上の前記素子と対応する領域にレジス
トパターンを形成し、このレジストパターンをマスクと
して第１の絶縁膜にエッチングを行なうことで、特に、
第１の絶縁膜の段差部により形成される開口部分の上部
を広げることができる。従って、この開口部分に、次工
程で形成する第２の絶縁膜が入り込み易くなり、ボイド
が形成されることを防止することができる。また、前記
第２の絶縁膜は、平坦性に優れており、半導体装置の平
坦化を達成することができる。この結果、段差を有する
半導体基板上に、優れたカバレッジ特性、平坦化特性を
有し、且つ、膜質が良好な絶縁膜を形成することができ
る。
前記第１の絶縁膜上の前記素子と対応する領域にレジス
トパターンを形成し、このレジストパターンをマスクと
して第１の絶縁膜にエッチングを行なうことで、特に、
第１の絶縁膜の段差部により形成される開口部分の上部
を広げることができる。従って、この開口部分に、次工
程で形成する第２の絶縁膜が入り込み易くなり、ボイド
が形成されることを防止することができる。また、前記
第２の絶縁膜は、平坦性に優れており、半導体装置の平
坦化を達成することができる。この結果、段差を有する
半導体基板上に、優れたカバレッジ特性、平坦化特性を
有し、且つ、膜質が良好な絶縁膜を形成することができ
る。
【００２１】また、前記レジストパターンを除去した後
の第１の絶縁膜上に、前記第２の絶縁膜を形成した後、
エッチングを行うことで、前記第２の絶縁膜の膜厚をコ
ントロールすることができると共に、さらに平坦化を達
成することができる。
の第１の絶縁膜上に、前記第２の絶縁膜を形成した後、
エッチングを行うことで、前記第２の絶縁膜の膜厚をコ
ントロールすることができると共に、さらに平坦化を達
成することができる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図５】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ 第１の絶縁膜 ３ 配線 ４ フォトレジスト膜 ５ レジストパターン ６ 開口部 ７ 第２の絶縁膜
Claims (2)
- 【請求項１】 素子形成により段差が生じた半導体基板
上及び当該素子上に第１の絶縁膜を形成する第１工程
と、前記第１の絶縁膜の前記素子と対応する領域上にレ
ジストパターンを形成する第２工程と、前記レジストパ
ターンをマスクとして第１の絶縁膜にエッチングを行っ
た後、当該レジストパターンを除去する第３工程と、前
記レジストパターンを除去した後の第１の絶縁膜上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜、の少なくとも一方からなる第２の絶
縁膜を形成する第４工程と、を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 素子形成により段差が生じた半導体基板
上及び当該素子上に第１の絶縁膜を形成する第１工程
と、前記第１の絶縁膜の前記素子と対応する領域上にレ
ジストパターンを形成する第２工程と、前記レジストパ
ターンをマスクとして第１の絶縁膜にエッチングを行っ
た後、当該レジストパターンを除去する第３工程と、前
記レジストパターンを除去した後の第１の絶縁膜上に、
有機溶剤に溶けたガラス溶液からなる絶縁膜、又は、有
機シラン及びオゾンを含むガスを用いた気相成長法によ
り得られる絶縁膜、の少なくとも一方からなる第２の絶
縁膜を形成した後、エッチングを行う第４工程と、を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17114492A JPH0621043A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17114492A JPH0621043A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621043A true JPH0621043A (ja) | 1994-01-28 |
Family
ID=15917807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17114492A Pending JPH0621043A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621043A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307761A2 (de) * | 1987-09-17 | 1989-03-22 | Agfa-Gevaert AG | Verfahren zur Handhabung von Röntgenaufnahmekassetten mit einer phosphorbeschichteten Folie und zur Durchführung des Verfahrens geeignete Lesestation |
| US4849630A (en) * | 1987-04-20 | 1989-07-18 | Fuji Photo Film Co., Ltd. | Cassette and erasure device for stimulable phosphor sheet |
-
1992
- 1992-06-29 JP JP17114492A patent/JPH0621043A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849630A (en) * | 1987-04-20 | 1989-07-18 | Fuji Photo Film Co., Ltd. | Cassette and erasure device for stimulable phosphor sheet |
| EP0307761A2 (de) * | 1987-09-17 | 1989-03-22 | Agfa-Gevaert AG | Verfahren zur Handhabung von Röntgenaufnahmekassetten mit einer phosphorbeschichteten Folie und zur Durchführung des Verfahrens geeignete Lesestation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5807660A (en) | Avoid photoresist lifting by post-oxide-dep plasma treatment | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0573338B2 (ja) | ||
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| JPH09312336A (ja) | 接続孔形成法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH09270464A (ja) | 微細空中配線の作製方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100216500B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| KR100201721B1 (ko) | 반도체장치의 제조방법 | |
| US6960496B2 (en) | Method of damascene process flow | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| JP2000082706A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 |