JPH0573338B2 - - Google Patents

Info

Publication number
JPH0573338B2
JPH0573338B2 JP63032005A JP3200588A JPH0573338B2 JP H0573338 B2 JPH0573338 B2 JP H0573338B2 JP 63032005 A JP63032005 A JP 63032005A JP 3200588 A JP3200588 A JP 3200588A JP H0573338 B2 JPH0573338 B2 JP H0573338B2
Authority
JP
Japan
Prior art keywords
etching
layer
polyimide
photoresist
metallurgy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63032005A
Other languages
English (en)
Other versions
JPS63304644A (ja
Inventor
Eva Hoerner
Reinhold Muehl
Hans-Joachim Trumpp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63304644A publication Critical patent/JPS63304644A/ja
Publication of JPH0573338B2 publication Critical patent/JPH0573338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
A 産業上の利用分野 本発明は、二重露光によるフオトレジスト工程
および多段乾式エツチング工程を使用して、二重
層絶縁膜中にヴアイア・ホールを作成する方法に
関する。本発明に基づく方法は、特に、VLSI技
術で集積回路構造の第1メタラジーと第2メタラ
ジーの間の二重層絶縁中にヴアイア・ホールを作
成するのに用いられる。 B 従来技術およびその問題点 集積回路技術では、従来、個々の構造要素を接
合するためのメタラジー・パターンは、半導体基
板上に金属層をブランケツト付着し、それをフオ
トレジスト工程およびその後のエツチングで当該
のメタラジー・パターンに従つて構造にするよう
にして作成されていた。このパターンを絶縁層で
覆い、その上に、ヴアイア・ホールを通して最初
のメタラジーと連絡する別のメタラジー・パター
ンを付着させていた。集積回路の回路密度が増加
するにつれて、メタラジー・パターンをその寸法
に比べてますます小さくかつ高密度で配列しなけ
ればならなくなつた結果、メタラジー・パターン
上の絶縁層の不規則性とでこぼこが増大した。こ
のようなこぼこな絶縁層の上にさらにメタラジー
を付着させると、このメタラジーは下の基板の段
の上で薄くなり、そのためにこの領域で電流密度
が増加し、電気移動の不良も生じるという結果に
なつた。また、フオトレジスト工程に関しても、
フオトレジスト層の明確で精密な露光および現像
が表面のでこぼこの増大に応じて不可能のなると
いう問題が生じた。 回路構造が小型化する過程で、上記のサブトラ
クテイブ・エツチング工程は、より高密度のメタ
ラジー・パターンを作成するのに役立つ、いわゆ
る金属リフトオフ法で置き換えらえた。この種の
方法は、たとえば、米国特許第2559389号、第
3849136号、第3873361号明細書に記載されてい
る。しかし、メタラジー・パターンの作成にこの
リフトオフ法を使用しても、前記のでこぼこの問
題はなくならない。 こうした欠点を克服する方法が、米国特許第
3985597号明細書に記載されている。この方法に
よれば、基板上に次々に3つの層を付着する。初
めの2層は有機ポリマー材料からなり、第3の最
上層は酸素中での反応性イオン・エツチングに対
して抵抗性があるものである。その後で、フオト
レジスト層を付着し、当該のメタラジー・パター
ンの反転パターンを露光によつて作成する。フオ
トレジストを現像し、得られる第3層の露光領域
を除去した後、第2層と第1層の対応する領域を
反応性イオン・エツチングによつて除去し、層厚
が第1層の厚さにほぼ等しい導電性金属を付着
し、第2層を選択的に溶解する溶媒に基板にさら
して、第2層およびその後のすべての層を剥離す
る。このようにして、埋込み型メタラジー・パタ
ーンが得られる。次に、ポリイミド層を付着し、
工程段階の第2段階で、上記ポリイミド層内にヴ
アイア・ホールをあけ、ヴアイア用のメタラジ
ー・パターンを作成する。この方法はきわめて有
効であるものの、半導体素子の密度をさらにかな
り増すことに関連し、特に、メタラジー層の数が
増すことに関連して、難点があつた。基本原則を
守り、金属および絶縁体がすべての層を完全に覆
うようにするために、ヨーロツパ特許0046525号
の主題であるプレーナ法が開発された。この方法
に従つて得られる構造では、下側のポリイミド層
と上側の酸素プラズマに対して抵抗力をもつ無機
絶縁層からなる複合層が、導電性メタラジー・パ
ターンを備えた半導体基板上に絶縁のための配置
されている。複合層中にヴアイア・ホール、反応
性イオン・エツチング法によつて作成する。 さらに、ポリイミドとSiN、SiO2、SiNxOyな
どプラズマ付着材料からなる二重層絶縁膜の場
合、約350ないし400℃の温度でポリイキドを気化
して除くと、上に載せたSiN、SiO2、または
SiNxOy層およびその上に付着されたメタラジー
中に欠陥を生じることが判明している(IBMテ
クニカル・デイスクロージヤ・ブルテン、第24
巻、第10A号(1985年3月)、5835〜36ページ)。
半導体基板上に配列されたメタラジーの上にまず
窒化物層をプラズマ付着法によつて付着し、次に
ポリイミド性をスピン・オンによつて付着した二
重層絶縁体が、R.M.ゲフケン(Geffken)による
国際電子デバイス会議の会議報告諸(the
Conference Report of the International
Electron Devices Meeting)、ワシントン特別
区、1983年12月5、6、7日、542〜545ペーシに
記載されている。絶縁層中のヴアイア・ホールを
作成する場合、下側の層上にエツチ・ストツプの
ないこと、および第2のメタラジーが画定されな
いことが、これまで一層高密度のヴアイア・ホー
ルの配置を制限するフアクターとなつていた。し
たがつて、下側の層上にエツチ・ストツプを有す
る絶縁体を選択すれば、第2メタラジーと第1の
メタラジーの間にあるヴアイア・ホールをより密
接して配置し、第1メタラジーの線と重なり合う
ようにできるはずである。前記報告書中に記載の
両方の絶縁体では、これらの条件が満たされてい
る。すなわち、下側の表面構造上に適当なエツ
チ・ストツプのあるエツチング技術が知られてい
る。一例をあげると、プラズマ窒化物の場合、
CF4を主成分とするいくつかの混合気体に関し
て、窒化物と下側のPSG/SiO2基板とのエツチ
ング速度の比は10:1よりも大きい。同様に、ポ
リイミド用としては、アルカリを主成分とする湿
式エツチング法または酸素を主成分とする乾式エ
ツチング法が知られており、この場合、下側の酸
化物と第1メタラジーがエツチ・ストツプとして
働く。 今日まで通用している技術では、2枚のフオト
マスクを使用して二重層絶縁中にヴアイア・ホー
ルをあけ、窒化層中またはその後ポリイミド層中
に次々にヴアイア・ホールをあけていた。この方
法の欠点は、窒化物層とは別のマスクを使つてあ
けたポリイミド層中のヴアイア・ホールが窒化層
中のヴアイア・ホールと自己位置合せされないこ
とにある。ポリイミド層中のヴアイア・ホールが
窒化層中のヴアイア・ホールよりも大きいので、
数個の高い段が形成され、それを第2メタラジー
で覆わなければならない。一枚のフオトマスクを
用いて二重層中にヴアイア・ホールをあけること
ができれば、多数の工程段階が節減でき、より充
分な角度とより緩やかな輪郭(プロフイル)をも
つ自己位置合せられたホールが両方の層を貫いて
実現できるはずであり、そうすれば第2メタラジ
ーによる被覆に非常にプラスの影響が出る。 したがつて、一枚のフオトマスクだけを使用し
て二重層絶縁膜中にヴアイア・ボールをあける方
法を提供するのが、本発明の目的である。 C 問題点を解決するための手段 本発明は、窒化物とポリイミドからなる二重絶
縁膜中にヴアイア・ホールをあける方法に関す
る。 一枚のフオトマスクだけを使つて、二重露光に
よるフオトレジスト法と多段乾式エツチング法を
適用して、ヴアイア・ホールを作成する。二重露
光はイメージに従つた(image−wise)露光とそ
れに続くブランケツト照射からなり、露光時間比
に応じて、フオトレジスト中で約60度と70度の間
のエツジ角をもたらす。この角度が、乾式エツチ
ング工程で、ポリイミド層の転写される。CF4
エツチング・ガスとして用いる第1のエツチング
段階で、大部分のポリイミドが除去される。ヴア
イア・ホール中の残存ポリイミドを除去するため
に、次に酸素中でのエツチング段階を行なう。し
たがつて、エツチ・バイアスが非常に低いレベル
に保たれる。CF4をエツチング・ガスとして用い
て窒化層を再びエツチングする。このエツチング
工程はn(nは2以上の整数)段階で行ない、各
工程の後にフオトレジストとポリイミドをレジス
ト角を介して横方向にシフトさせる酸素中でのエ
ツチング段階を行なう。段の高さを和らげること
により、より緩やかなヴアイア・ホールの輪郭が
得られ、したがつて第2メタラジーによる非常に
秀れた被覆が得られる。なお、以下の実施例では
n=2として説明している。 D 実施例 プラズマ窒化物は、その若干の特性によつて、
集積回路を不働態化(パツシベーシヨン)するの
に非常に適しており、また個々の金属層間の絶縁
体として非常に適している。絶縁の目的で使用す
る層の厚さでは、プラズマ窒化物膜はナトリウ
ム・イオンにとつて充分な障壁であり、したがつ
て下側の構成要素をイオンによる汚染から保護す
る。さらに、プラズマ窒化物は比較的耐湿性があ
り、この事実が集積回路の安定性を寄与してい
る。プラズマ窒化物は、他の多数の絶縁体と同様
に、高抵抗、低い電荷移動および電荷捕捉の値、
低レベルないし中レベルの応力などの特性をを備
えている。必要な当該の物理的特性および電子的
特性を有する窒化物膜の作成に適したプロセス・
ウインドーが存在する。プラズマ窒化物は、ウエ
ハ表面構造全体にわたつて層と厚さをまつたく均
一な共形膜を作るので、非常に精密な許容誤差と
エツチ・バイアスを有するヴアイア・ホールをあ
けることができる。 ここで、エツチ・バイアスは、エツチング中の
寸法の変化を示す尺度であり、エツチングを行な
う前の、(基板表面における)フオトレジスト・
イメージ幅と、エツチング後における、エツチン
グされた溝の、底部を測定した幅との比によつて
規定される。エツチングされた構造体が実質的に
垂直な側壁を持つ場合、エツチ・バイアスは実質
的にないことになる。 ポリイミドは、また、個々のイタラジー間の絶
縁体として適したいくつかの特徴を有する。プラ
ズマ窒化物とは逆に、ポリイミドは下側に表面構
造を平面化し、したがつて第2メタラジーを付着
するためのすぐれた出発点となることに留流され
たい。もうひとつの重要な特性は、その3.5とい
う低い誘電定数である。まず窒化物層、次にポリ
イミド層を付着するとき、非常に近接した第1メ
タラジーと第2メタラジーの間を絶縁するための
特に有利な条件が生じる。 従来技術(第8A図および第8B図)によれ
ば、第1メタラジーM1を付けた半導体基板上に、
共形(コンフオーマブル)窒化シリコン層を周知
の方法で付着し、フオトリソグラフイとCF4を主
成分とする乾式エツチング法を用いて、その基板
内にヴアイア・ホールをあける。その寸法が金属
1から金属2までのヴアイア表面を決定する。次
に、スピン・オンによつてポリイミド層を付着す
る。ポリイミド層中のヴアイア・ホールは、2番
目のマスクで画定されるので、窒化物層中のヴア
イア・ホールと自己位置合せされない。ポリイミ
ド層中のヴアイア・ホールを酸素を用いて反応性
イオン・エツチングする間に、いくつかの高い段
ができ(第8B図のΙ、)、それを第2メタラ
ジーで覆わなければならない。 本発明に基づく方法では、二重露光によるフオ
トレジスト法と多段階の独特の乾式エツチング法
を用いて、窒化物とポリイミドからなる二重層絶
縁膜中に自己位置合せられたヴアイア・ホールが
作成でき、そのヴアイア・ホールは当該の原則を
満足し、その輪郭が緩やかなので、室温での蒸着
でも第2メタラジーによる秀れた被覆ができる。
この方法の特定の利点は、1枚のフオトレジスト
だけを用いて二重層中にヴアイア・ホールをあけ
ることができる点にある。 まず第1図のフオトレジスト・マスク9の作成
について説明することにする。厚さが約3ないし
5μmのレジスト層を上に付着したフオトリソグ
ラフイ用の基板は、p型およびn型拡散領域(図
示せず)をもつ単結晶シリコンの基板1、半埋込
み型の熱成長酸化物SROX2、低圧下の化学蒸着
によつて付着された、トランジスタのチヤネル長
を決定するドープされたポリシリコン5、拡散領
域用に二酸化シリコン・スペーサ4、ホウリンケ
イ酸ガラスの絶縁膜3、ポジ型フオトレジストを
用いてリフトオフ法によつて画定したTaとAl−
Cu−Si合金の第1メタラジー6、厚さが通常約
0.2のないし0.8μmで、ウエハ表面構造全体と共
形な、気圧約1ミリバール、電力100ワツト、付
着温度約300℃でシラン、アンモニア、アルゴン
を含む雰囲気からプラズマ付着によつて作成さえ
た窒化シリコンの第1絶縁層7から構成される。
最後に、スピン・オンによつて、厚さが通常0.8
ないし2.0μmの第2の平面化用ポリイミド絶縁層
8を作成する。 ポリイミド層8上に、スピン・オンによりフオ
トレジスト層9を約3.0ないし5.0μmの厚さに付
着する。フオトレジストとしては、ポジ型フオト
レジスト材料、たとえばシツプリー(Shipley)
社製のマイクロポジツト(Microposit)1450Jの
商名で市販されている、フエノール・ホルムアル
デヒド樹脂とジアゾナフトキノン抑制剤を含有す
るレジストが利用できる。通常、レジストを露光
前に約85℃で約20分間、そして露光後に約105℃
で約10分間ベークする。本発明によると、フオト
レジスト層を投射マスクを通してイメージ露光し
てから、ブランケツト露光する。実際上は、個々
のチツプ・フイールドを「ウエハ上で直接」段階
的にイメージ露光し、そのあとウエバをブランケ
ツト露光する。 ここで、イメージ露光(image−wise
exposure)とは、半導体ウエハを被うレジスト
層に、あるパターンを画定するために行なう露光
のことを言う。イメージ露光の中には、マスクを
介して行なう投影の他に、電子ビームによる描画
を含まれる、イメージ露光とは対照的に、レジス
ト層に対して全面的に行なう露光をブランケツト
露光と呼ぶ。 露光は、波長436μm以下の光線で実施する。
ブランケツト露光時間とイメージ露光時間の比
は、約1:2.0ないし1:5の範囲内にあり、約
1:2.5の比率が好ましい。いずれにしても露光
は、全体で約3.0秒である。本明細書で開示する
露光工程、すなわちイメージ露光とその後のブラ
ンケツト露光によつて、フオトレジストは、透明
な投射マスク領域によつて画定される領域で可溶
性になるだけでなく、その可溶性自体が上層で増
加する。その結果、現像するとフオトレジスト・
パターンにエツジ傾斜ができる、すなわちホール
の上部の方が下部の基板レベルよりも大きくな
る。二重露光工程の詳細は、ヨーロツパ特許出願
85−116430.1号明細書中に記載されている。二重
露光を用いないでも、個々のチツプ・フイールド
と段階的露光で原則通りの必要な小寸法を実現す
ることは可能であるが、第2メタラジーによる被
覆にとつて非常に重要にフオトレジスト・パター
ン中に必要なエツジ角を実現することは不可能で
ある。エツジ角は、ブランケツト露光とイメージ
露光の比に依存する。ブランケツト露光とイメー
ジ露光の比が前記の1:2.5の場合、レジストを
現像すると、約60度と70度の間の、好ましくは約
65度のエツジ角が得られる。上記のポジ型フオト
レジストを現像する場合、メタケイ酸ナトリウム
とリン酸ナトリウムを主成分とする現像剤、たと
えばシルプリー社製のAZ現像剤が使用できる。
二重露光によつて、フオトレジソト層は、現像の
間に初めの厚さの約30%ほどが減少する。 フオトレジスト・パターン中で所定のエツジ角
を設定するため、フオトレジスト・パターンを加
熱して、フオトレジストを流動化させフオトレジ
スト角を小さくすることが提案されている
(IBMテクニカル・デイスクロージヤ・ブルテ
ン、第28巻、第7号、1985年12月、3136〜3137ペ
ージ所載のA.ベルゲンダール(Bergendahl)等
の論文)。次に反応性イオン・エツチング
(RIE)・システム中で酸素による灰化(アツシン
グ)を行なつて、イメージ開口部からレジストを
完全に除去する。この方法の欠点は、開口部の大
きさと密度に応じて、異なるフオトレジスト輪郭
が得られることである。ホール開口部が小さくな
るにつれて、オーバーハングと急なレジスト角が
得られる。高いホール密度のときも、同様な結果
が得られる。したがつて、この方法は本発明と併
用できない。多段エツチングに関するIBMテク
ニカル・デイスクロージヤ・ブルテン所載の開示
を、後で参照する。 約65度というフオトレジスト・マスク中の角
(第1図)が、次のエツチング工程でポリイミド
層8中に転写される。エツチングの間、良好なエ
ツチング輪郭と低いエツチ・バイアスを同時に実
現することが重要である。エツチ・バイアスが低
いと、数μm平方の寸法と完成したヴアイア・ホ
ールが、ほんの少しの寸法増大(10分の数μm程
度)した示さない。ポリイミドの厚さは基板の形
態(トポロジー)に応じて変わるので、すべての
ヴアイア・ホールが開いていることも確認された
い。 従来技術(IBMテクニカル・デイスクロージ
ヤ・ブルテン、A.ベルゲンダール等)によると、
多段反応性イオン・エツチング工程でエツチング
深さが次々に少しずつ増加するように処理パラメ
ータを修正した、こうしてエツチングされた開口
部の所定の輪郭が得られるようにして、材質の異
なる層を異方的エツチングすることができる。一
例をあげると、CHF3CO2中でのエツチング段階
をO2中でのレジストの灰化と交互に行なうよう
にして、SiO2層を段階的にエツチングする。
SiO2層の下のポリシリコン層も段階的にエツチ
ングするが、これはNF3を主成分とするエツチン
グ・ガスを使つて行なう。 こうした従来技術とは対照的に、本発明による
と、ポリイミド層を複数の小さな段階でエツチン
グするのでなく、CF4を主成分とするエツチン
グ・ガスを用いて、その2/3ないし3/4を一段階で
一気にエツチングする。ポリイミドと窒化物のエ
ツチングを分離するため、O2エツチング段階を
加える。次に、窒化物を、O2中での灰化と交互
に、CF4を主成分とするエツチング・ガスを用い
て段階的にエツチングする。このようにして、最
小のエツチング・バイアスがポリイミドのエツチ
ングで得られ、その結果、二重層絶縁膜中のエツ
ジ輪郭が緩やかになる。 以下では、ポリイミドについては第2図および
第3図を参照して、窒化物については第4図ない
し第7図に参照して、エツチング工程を2段に分
けて説明することにする。ポリイミドは、その平
面化特性により、異なる形態の領域で異なる層厚
を示すので、ヴアイア・ホールがオーハーエツチ
ングされる時間は様々であり、ポリイミド層がよ
り薄い領域ではレジスト角によるエツチ・バイア
スがよる高くなる、このより高いエツチ・バイア
スが、次に、エツチング中に窒化層中にも転写さ
れることになる。この寸法の不正確さをできる限
り小さく保つため、ポリイミドを、前のように酸
素低ではなくCF4中で(第2図)エツチする。ど
ちらのエツチング・ガスでも、レジストとポリイ
ミドのエツチング速度の比は約1:1:である。
しかし、CF4の場合にはエツチ・バイアスがほと
んど存在せず、O2の場合には等方性エツチング
による横方向エツチングのために約0.5μmのエツ
チ・バイアスの存在することになる。 最初のエツチング段階、ポリイミドの層厚の2/
3ないし3/4を一段階でエツチングする。すなわ
ち、ポリイミドの一番薄い領域がエツチングによ
つて貫通するばかりのところまで(第2図、右側
のヴアイア・ホール)エツチングを続ける。エツ
チングの終点は、レーザ干渉によつて決定する。
第2のエツチング段階は、酸素中で行なう。この
エツチング段階では、窒化物がエツチ・ストツプ
になる。エツチ・ストツプは、窒化物が全ヴアイ
ア・ホール中に露出するような長さである(第3
図)。この酸素エツチング段階により、1ヴアイ
ア・ボール当たり最大0.2μmのエツチ・バイアス
ができる。 これまで用いられてきた方法は、CF4中での一
段階の反応性イオン・エツチングを含んでいた。
この方の欠点は、窒化物中に比較的高い段が形成
され、第2メタラジー中に中断が生じる点にあ
る。したがつて、本発明に基づく方法は、酸素中
での横方向灰化によつて中断された、少なくとも
2回の一連の垂直方向反応性イオン・エツチング
段階をもたらす(第4図、第5図および第6図)。
最終段階で、もう一回、酸素中での灰化を行ない
(第7図)、その結果、ポリイミドは窒化物段階に
比べて再び後退し、ヴアイア・ホール輪郭の鋭さ
がさらに緩やかになる。この一連のエツチング段
階でのエツチ・バイアスはきわめて低く、約0.1μ
m未満の程度である。ポリイミおよび窒化物の反
応性イオン・エツチングでレジスト厚さの約半分
が消費され、その大半はポリイミド・エツチング
のエツチング中に、きわめて小部分が酸素による
灰化中に消費される。こうして、工程全体を通じ
て常に、盛り上がつた領域のポリイミドに対する
望ましくない浸食を防止するのに充分な残留フオ
トレジストが存在する。残留フオトレジストは、
N−メチルピロリドンを用いて剥がす。
【表】 具体的実施例: (A) フオトリソグラフイ工程 シツプリー社製の、ノヴオラク(Novolak)
を主成分としてジアゾナフトキノン抑制剤と
0.35%オラセト(Oracet)色素(Ciba−Geigy
社の商標)を含む厚4.8μmの、ポジ型フオトレ
ジストTF20を使用する、ブランケツト露光と
イメージ露光の比な、1:2.5であり、ブラン
ケツト露光に0.8秒、イメージ露光に2.2秒かか
つた。露光されたウエハを105℃で約10分間後
ベークしてから、次にAZ現像液を用いて比率
1:1で終点プラス50%まで現像した。現像後
のレジスト層の厚さは約3μm、フオトレジス
トのエツジ角は約65度あつた(第1図)。ポリ
イミドと窒化物の層厚は、それぞれ0.85μmお
よび0.4μmであつた。 (B) エツチング工程 すべてのエツチング段階は、HAPRO並列プ
レート反応性イオン・エツチング・システム内
で次々に実行する。たとえば、AME8100など
の6極反応性イオン・エツチング・システムや
ワン・ウエハ・エツチング装置も、同様に適し
ている。下記の反応性イオン・エツチングのパ
ラメータは、経験に基づくもので、すぐれた結
果をもたらした。このパラメータを、別の反応
性イオン・エツチング・システムで使用する場
合には、修正しなければならないことがある。 ポリイミド(0.85μm) 第1段階: 第2図 エツチング媒体 CF4 流 量 30sccm 圧 力 65マイクロバール 電 力 300ワツト 約75%に当たる約0.7μmのポリイミドが一気
にエツチングされる。レジストとポリイミドの
エツチング速度比は、1:1である。 第2段階: 第3図 エツチング媒体 O2 流 量 40sccm 圧 力 100マイクロバール 電 力 300ワツト 約0.3μmがエツチングされる。そのうち
0.15μmが終点までのエツチング、0.15μmがオ
ーバーエツチングに相当する。 窒化物(0.4μm) 第1段階: 第4図 エツチング媒体 CF4 流 量 30sccm 圧 力 65マイクロバール 電 力 300ワツト 約60%の当たる約0.25μmの窒化物が一気に
エツチングされる。 第2段階: 第5図 エツチング媒体 O2 流 量 40sccm 圧 力 100マイクロバール 電 力 200ワツト 垂直方向エツチングを適用して、レジスト角
を介してレジストとポリイミドの0.15μmの横
方向シフトを実現する。 第3段階: 第6図 エツチング媒体 CF4 流 量 30sccm 圧 力 65マイクロバール 電 力 300ワツト 約0.25μmがエツチングされる。そのうち
0.15μmは終点までのエツチング、0.1μmがオ
ーバーエツチングに相当する。 第4段階: 第7図 エツチング媒体 O2 流 量 40sccm 圧 力 100マイクロバール 電 力 200ワツト 垂直方向エツチングを適用して、レジスト角
を介してレジストとポリイミドの0.15μmの横
方向シフト実現する。第2段階と第4段階での
それぞれ0.15μmのポリイミドの横方向エツチ
ングに、0.3μmの垂直方向レジスト除去がそれ
ぞれ対応している。 これらの走査型電子顕微鏡写真では、厳密に
制御されたエツチング工程の結果を示してい
る。フオトレジスト層中の約60度ないし70度の
角が、60度以下の角度でポリイミド層の転写さ
れ、すなわち輪郭がエツチングの間に低くなつ
ている。ヴアイア・ホールは、それぞれ緩やか
な輪郭、または低い段を有する。窒化物とポリ
イミドと開口部が自己位置合せされるため、こ
れまでに知られている方法よりも概して起状が
少ない(第8A図および第8B図)。第1メタ
ラジーの共形被覆によつて実現された外側の窒
化物の段が失われている。内側の段の段高は、
2段に分割されることによつて弱められてい
る。本発明に基づくエツチング方法は、特に、
充分な金属被覆に関して、とりわけ金属リフト
オフ法を使用するとき、または常温でのTi−
Al−Cuなどの金属蒸着の際に有利である。本
発明の方法に基づいてあけたヴアイア・ホール
は、1ヴアイア・ホール当たり0.3Ω程度のす
ぐれた抵抗値を示す。 E 発明の効果 本発明によれば、1枚のフオトマスクだけを使
用して、2重絶縁層中に、緩やかな輪郭を持ち、
自己位置合せされた両絶縁層を貫くヴアイア・ホ
ールを形成することができる。
【図面の簡単な説明】
第1図は、二重層絶縁層中に1/2ホールをあけ
るためのレジスト・マスクを示す。第2図は、ポ
リイミド層を貫通する第1のエツチング段階を示
す。第3図は、ポリイミド層を貫通する第2のエ
ツチング段階を示す。第4図は、窒化層を貫通す
る第1のエツチング段階を示す。第5図はレジス
ト角を介してレジストとポリイミドを横方向にエ
ツチングする第2のエツチング段階を示す。第6
図は、窒化層を貫通する第3のエツチング段階を
示す。第7図は、レジスタ角を介してレジストと
ポリイミドを横方向にエツチングする第4のエツ
チング段階およびレジストの剥離を示す。第8A
図は、従来技術に基づいて窒化層中にホールをエ
ツチングする様子を示す。第8B図は、第8A図
に基づく窒化層の上に配置されたポリイミド層中
ホールをエツチングする様子を示す。 1……基板、2……熱成長酸化物、3……ホウ
リンケイ酸ガラス絶縁層、4……二酸化シリコン
スペーサ、5……ポリシリコン、6……第1メタ
ラジー、7……窒化シリコン第1絶縁層、8……
ポリイミド第2絶縁層、9……フオトレジスト
層。

Claims (1)

  1. 【特許請求の範囲】 1 (a) メタラジー層が形成された基板の上に、
    無機材料からなる第1の絶縁層を形成し、 (b) 上記第1の絶縁層の上に、ポリマー材料から
    なる第2の絶縁層を形成し、 (c) 上記第2の絶縁層の上にポジ型フオトレジス
    トからなるフオトレジスト層を形成した後、プ
    レ・ベーキングを行ない、 (d) 上記フオトレジスト層を対して、まずイメー
    ジ露光を行ない、次にブランケツト露光を行な
    い、その後でポスト・ベーキングを行ない、 (e) 上記フオトレジスト層を現像して上記フオト
    ジスト層を貫通する傾斜のついた開口を設け、 (f) 第1のエツチング・ガスを用いる反応性イオ
    ン・エツチングによつて、上記開口部にある第
    2の絶縁層を、その最も薄い部分での全厚みに
    ほぼ相当する深さにわたつて除去し、 (g) 第2のエツチング・ガスを用い、上記第1の
    絶縁層をエツチ・ストツプとする反応性イオ
    ン・エツチングによつて、上記開口部で残存し
    ている上記第2の絶縁層を完全に除去し、 (h) 上記第1のエツチング・ガスを用いる反応性
    イオン・エツチングによつて、上記開口部にあ
    る上記第1の絶縁層をその全厚みのほぼ1/n
    (nは2以上の整数)の深さにわたつて除去し、 (i) 上記傾斜のついた開口を通じて行なう、上記
    第2のエツチング・ガスを用いる反応性イオ
    ン・エツチングによつて、上記開口の周囲の上
    記フオトレジスト層と上記第2の絶縁層を、上
    記基板表面と平行な方向に関して後退させ、 (j) 上記(h)、(i)のステツプのこの順でさらに(n
    −1)回繰り返し、 (k) 残存している上記フオトレジストを除去する
    ことを特徴とする、2重絶縁層中にヴアイア・
    ホールを形成する方法。
JP63032005A 1987-04-16 1988-02-16 ヴアイア・ホール形成方法 Granted JPS63304644A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP87105700.6 1987-04-16
EP87105700A EP0286708B1 (de) 1987-04-16 1987-04-16 Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation

Publications (2)

Publication Number Publication Date
JPS63304644A JPS63304644A (ja) 1988-12-12
JPH0573338B2 true JPH0573338B2 (ja) 1993-10-14

Family

ID=8196930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63032005A Granted JPS63304644A (ja) 1987-04-16 1988-02-16 ヴアイア・ホール形成方法

Country Status (4)

Country Link
US (1) US4816115A (ja)
EP (1) EP0286708B1 (ja)
JP (1) JPS63304644A (ja)
DE (1) DE3776325D1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
US5258264A (en) * 1989-07-06 1993-11-02 International Business Machines Corporation Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
US5153303A (en) * 1990-01-19 1992-10-06 Ciba-Geigy Corporation Polyimides prepared from disubstituted aromatic tetracarboxylic acid dianhydrides
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JPH0760821B2 (ja) * 1991-05-17 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレイション ポリマー基材の状態調整方法
WO1993007629A1 (en) * 1991-10-04 1993-04-15 Motorola, Inc. Integrated deposited vertical resistor in a sequential multilayer substrate
US5223084A (en) * 1991-11-25 1993-06-29 Hewlett-Packard Company Simultaneous dielectric planarization and contact hole etching
JPH05243388A (ja) * 1991-11-29 1993-09-21 Nec Corp 半導体装置の製造方法
JPH06188229A (ja) * 1992-12-16 1994-07-08 Tokyo Electron Yamanashi Kk エッチングの後処理方法
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing
WO1996014657A1 (en) * 1994-11-07 1996-05-17 Macronix International Co., Ltd. Integrated circuit passivation process and structure
JP3360461B2 (ja) * 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US5661083A (en) * 1996-01-30 1997-08-26 Integrated Device Technology, Inc. Method for via formation with reduced contact resistance
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6245492B1 (en) 1998-08-13 2001-06-12 International Business Machines Corporation Photoresist system and process for aerial image enhancement
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
JP2002353195A (ja) * 2001-05-23 2002-12-06 Sony Corp 半導体装置の製造方法
DE10127580B4 (de) * 2001-05-29 2006-04-27 Infineon Technologies Ag In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
US7344825B2 (en) * 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100506943B1 (ko) * 2003-09-09 2005-08-05 삼성전자주식회사 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
CN103928396A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 扩大沟槽开口的方法
RU2645920C2 (ru) * 2016-06-24 2018-02-28 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Способ формирования контактных окон в слое защитного основания высоковольтного прибора

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
US4532002A (en) * 1984-04-10 1985-07-30 Rca Corporation Multilayer planarizing structure for lift-off technique
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
ATE68912T1 (de) * 1985-09-27 1991-11-15 Unisys Corp Verfahren zur herstellung einer konischen kontaktoeffnung in polyimid.
DE3581941D1 (de) * 1985-12-21 1991-04-04 Ibm Deutschland Verfahren zum herstellen eines photolackmusters.
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process

Also Published As

Publication number Publication date
US4816115A (en) 1989-03-28
DE3776325D1 (de) 1992-03-05
EP0286708B1 (de) 1992-01-22
JPS63304644A (ja) 1988-12-12
EP0286708A1 (de) 1988-10-19

Similar Documents

Publication Publication Date Title
JPH0573338B2 (ja)
US6514672B2 (en) Dry development process for a bi-layer resist system
JPS63104338A (ja) 複合絶縁層に傾斜のついた開口を形成する方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US4758305A (en) Contact etch method
JPH09312336A (ja) 接続孔形成法
JPH0563940B2 (ja)
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JPH08279488A (ja) 半導体装置の製造方法
JPH0750694B2 (ja) 導電層形成方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR20050067500A (ko) 하드마스크를 이용한 반도체 소자의 패턴 형성방법
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
KR100338091B1 (ko) 반도체소자제조방법
JPH05343371A (ja) 半導体装置の製造方法
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3239944B2 (ja) 半導体装置の製造方法
JPH06151388A (ja) 半導体装置のコンタクトホール形成方法
JPH04359544A (ja) 平坦型配線層の形成法
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR0172856B1 (ko) 미세패턴 형성방법