JPH05243388A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243388A JPH05243388A JP31587891A JP31587891A JPH05243388A JP H05243388 A JPH05243388 A JP H05243388A JP 31587891 A JP31587891 A JP 31587891A JP 31587891 A JP31587891 A JP 31587891A JP H05243388 A JPH05243388 A JP H05243388A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- forming
- polyimide resin
- resin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】スルーホール内壁に生じるデポ物を完全除去
し、スルーホールの配線接続を容易にし、長期信頼性を
向上させる。 【構成】（ｂ）に示すようにレジスト１１にスルーホー
ルパターンを形成する。次に（ｃ）に示すようにＥＣＲ
エッチング装置でＳＦ6 ，Ｏ2 ガスを用いたシリコン酸
化膜４に対してポリイミド樹脂膜５を選択的にエッチン
グする。次に（ｄ）に示すようにＲＩＥ装置でＣＦ4 ，
Ｏ2 を用いてシリコン酸化膜４をエッチングする。さら
に（ｅ）に示すようにアミン系剥離液でデポ物８とレジ
スト１１を除去することにより、スルーホールが形成さ
れる。
し、スルーホールの配線接続を容易にし、長期信頼性を
向上させる。 【構成】（ｂ）に示すようにレジスト１１にスルーホー
ルパターンを形成する。次に（ｃ）に示すようにＥＣＲ
エッチング装置でＳＦ6 ，Ｏ2 ガスを用いたシリコン酸
化膜４に対してポリイミド樹脂膜５を選択的にエッチン
グする。次に（ｄ）に示すようにＲＩＥ装置でＣＦ4 ，
Ｏ2 を用いてシリコン酸化膜４をエッチングする。さら
に（ｅ）に示すようにアミン系剥離液でデポ物８とレジ
スト１１を除去することにより、スルーホールが形成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線製造体の製造方法に関する。
関し、特に多層配線製造体の製造方法に関する。
【０００２】
【従来の技術】従来半導体装置の多層配線において層間
絶縁膜としては平坦性が優れていて形成が容易なポリイ
ミド樹脂膜が使われている。その形成技術を簡単に説明
すると、まず図３（ａ）に示すように周知の技術で第１
のアルミニウム配線３を形成後、同図（ｂ）に示すよう
にシリコン窒化膜４を全面に形成し、同図（ｃ）に示す
ようにポリイミド樹脂膜５を回転塗布し熱処理を行う。
次に同図（ｄ）に示すようにフォトリソグラフィー技術
及びドライエッチング技術を利用して前記ポリイミド樹
脂膜５と前記シリコン窒化膜４に同時にスルーホール６
を開口する。次に同図（ｅ）に示すように周知の技術で
第２の金属配線を形成する。以上のようにして多層配線
構造体が形成される。
絶縁膜としては平坦性が優れていて形成が容易なポリイ
ミド樹脂膜が使われている。その形成技術を簡単に説明
すると、まず図３（ａ）に示すように周知の技術で第１
のアルミニウム配線３を形成後、同図（ｂ）に示すよう
にシリコン窒化膜４を全面に形成し、同図（ｃ）に示す
ようにポリイミド樹脂膜５を回転塗布し熱処理を行う。
次に同図（ｄ）に示すようにフォトリソグラフィー技術
及びドライエッチング技術を利用して前記ポリイミド樹
脂膜５と前記シリコン窒化膜４に同時にスルーホール６
を開口する。次に同図（ｅ）に示すように周知の技術で
第２の金属配線を形成する。以上のようにして多層配線
構造体が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら従来技術
の半導体装置の製造方法は図４に示すようにポリイミド
樹脂膜５とシリコン窒化膜４にスルーホール６を同時開
口していたため膜厚が厚い分ドライエッチング時のオー
バーエッチが大きくスルーホール６の内壁にデポ物８が
大量に生じ剥離液で完全に除去できずスルーホールの配
線接続をオープンにしたり長期信頼性が低下するという
問題がある。
の半導体装置の製造方法は図４に示すようにポリイミド
樹脂膜５とシリコン窒化膜４にスルーホール６を同時開
口していたため膜厚が厚い分ドライエッチング時のオー
バーエッチが大きくスルーホール６の内壁にデポ物８が
大量に生じ剥離液で完全に除去できずスルーホールの配
線接続をオープンにしたり長期信頼性が低下するという
問題がある。
【０００４】このデポ物８はアルミニウムとエッチング
ガスに含まれるフッ素との化合物であることが確認され
ておりまた、同図に示すようにオーバーエッチング量が
大きい程デポ物８も大きくなることが確認されている。
ガスに含まれるフッ素との化合物であることが確認され
ておりまた、同図に示すようにオーバーエッチング量が
大きい程デポ物８も大きくなることが確認されている。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面上に第１のアルミニウム
配線を形成する工程と、前記アルミニウム配線上にＰ−
ＣＶＤ法により無機絶縁膜を形成する工程と前記無機絶
縁膜上に回転塗布法によりポリイミド樹脂膜を形成する
工程と、ドライエッチング技術を用いて前記ポリイミド
樹脂膜にスルーホールを開口する工程とさらにドライエ
ッチング技術を用いて前記無機絶縁膜の同一箇所にスル
ーホールを開口する工程を含むことを特徴とする半導体
装置の製造方法である。
造方法は、半導体基板の一主面上に第１のアルミニウム
配線を形成する工程と、前記アルミニウム配線上にＰ−
ＣＶＤ法により無機絶縁膜を形成する工程と前記無機絶
縁膜上に回転塗布法によりポリイミド樹脂膜を形成する
工程と、ドライエッチング技術を用いて前記ポリイミド
樹脂膜にスルーホールを開口する工程とさらにドライエ
ッチング技術を用いて前記無機絶縁膜の同一箇所にスル
ーホールを開口する工程を含むことを特徴とする半導体
装置の製造方法である。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体チップの断面図で
ある。
る。図１は本発明の一実施例の半導体チップの断面図で
ある。
【０００７】図１（ａ）において従来の実施例に示した
方法で第１のアルミニウム配線３とシリコン酸化膜４と
ポリイミド樹脂膜５が形成されている。
方法で第１のアルミニウム配線３とシリコン酸化膜４と
ポリイミド樹脂膜５が形成されている。
【０００８】次に同図（ｂ）に示すようにフォトリソグ
ラフィー技術を用いてレジスト１１にスルーオールパタ
ーンを形成する。次に同図（ｃ）に示すようにドライエ
ッチングによりシリコン酸化膜４に対してポリイミド樹
脂膜に選択的にスルーホールを開口する。この時のエッ
チング条件は次のとうりである。装置ＥＣＲエッチング
装置 ＳＦ6 ３ＳＣＣＭ Ｏ2 ２７ＳＣＣＭ 圧力 ０．００２Ｔｏｒｒ マイクロ波 ２１０ｍＡ ＲＦパワー １７５Ｗ エッチングレート比 ポリイミド／酸化膜＝２０ 次に同図（ｄ）に示すようにドライエッチングによりシ
リコン酸化膜４にスルーホールを開口する。この時のエ
ッチング条件は次のとうりである。
ラフィー技術を用いてレジスト１１にスルーオールパタ
ーンを形成する。次に同図（ｃ）に示すようにドライエ
ッチングによりシリコン酸化膜４に対してポリイミド樹
脂膜に選択的にスルーホールを開口する。この時のエッ
チング条件は次のとうりである。装置ＥＣＲエッチング
装置 ＳＦ6 ３ＳＣＣＭ Ｏ2 ２７ＳＣＣＭ 圧力 ０．００２Ｔｏｒｒ マイクロ波 ２１０ｍＡ ＲＦパワー １７５Ｗ エッチングレート比 ポリイミド／酸化膜＝２０ 次に同図（ｄ）に示すようにドライエッチングによりシ
リコン酸化膜４にスルーホールを開口する。この時のエ
ッチング条件は次のとうりである。
【０００９】 装置 ＲＩＥ ＣＦ4 ８ＳＣＣＭ Ｏ2 １２ＳＣＣＭ 圧力 ５Ｐａ ＲＦパワー ２００Ｗ 次に同図（ｅ）に示すようにレジスト１１とデポ物８を
アミン系剥離液で除去した後同図（ｆ）に示すようにス
パッタ技術とフォトリソグラフィー技術を用いて第２の
アルミニウム配線１３を形成することにより２層配線構
造体が形成される。
アミン系剥離液で除去した後同図（ｆ）に示すようにス
パッタ技術とフォトリソグラフィー技術を用いて第２の
アルミニウム配線１３を形成することにより２層配線構
造体が形成される。
【００１０】次に本発明の実施例２について図面を参照
して説明する。図２は本発明の一実施例の半導体チップ
の断面図である。
して説明する。図２は本発明の一実施例の半導体チップ
の断面図である。
【００１１】図２（ａ）において従来の実施例に示した
方法で第１のアルミニウム配線３とシリコン酸化膜４と
ポリイミド樹脂膜５が形成されている。
方法で第１のアルミニウム配線３とシリコン酸化膜４と
ポリイミド樹脂膜５が形成されている。
【００１２】次に同図（ｂ）に示すようにＰ−ＣＶＤ法
によりシリコン窒化膜１４を形成後フォトリソグラフィ
ー技術とドライエッチング技術を用いて前記シリコン窒
化膜１４にスルーホールパターンを開口する。次に同図
（ｃ）に示すようにＥＣＲエッチング装置を用いて実施
例１に示した条件で前記ポリイミド樹脂膜５にスルーホ
ールを開口する。次に同図（ｄ）に示すように等方性ド
ライエッチングによりシリコン窒化膜１３を除去する。
この時のエッチング条件は次のとおりである。
によりシリコン窒化膜１４を形成後フォトリソグラフィ
ー技術とドライエッチング技術を用いて前記シリコン窒
化膜１４にスルーホールパターンを開口する。次に同図
（ｃ）に示すようにＥＣＲエッチング装置を用いて実施
例１に示した条件で前記ポリイミド樹脂膜５にスルーホ
ールを開口する。次に同図（ｄ）に示すように等方性ド
ライエッチングによりシリコン窒化膜１３を除去する。
この時のエッチング条件は次のとおりである。
【００１３】 ＣＦ4 ３０ＳＣＣＭ Ｏ2 １０ＳＣＣＭ ＲＦパワー ２００Ｗ 次に同図（ｅ）に示すようにＲＩＥ装置で実施例１に示
した条件でシリコン酸化膜４を除去する。この時同時に
スルーホール部のポリイミドはラウンドエッチされる。
次に同図（ｆ）に示すようにアミン系剥離液でデポ物８
を除去後第２のアルミニウム配線１２を形成し２層配線
構造体が形成される。
した条件でシリコン酸化膜４を除去する。この時同時に
スルーホール部のポリイミドはラウンドエッチされる。
次に同図（ｆ）に示すようにアミン系剥離液でデポ物８
を除去後第２のアルミニウム配線１２を形成し２層配線
構造体が形成される。
【００１４】
【発明の効果】以上説明したように本発明はスルーホー
ルエッチングにおいてまずポリイミド樹脂膜を開口した
後酸化膜を開口したため、エッチング後のスルーホール
内壁に生じるデポ物が微量になる。したがって剥離液で
デポ物が完全に除去できスルーホールの配線接続がオー
プンになったり長期信頼性が低下するという問題がなく
なる。
ルエッチングにおいてまずポリイミド樹脂膜を開口した
後酸化膜を開口したため、エッチング後のスルーホール
内壁に生じるデポ物が微量になる。したがって剥離液で
デポ物が完全に除去できスルーホールの配線接続がオー
プンになったり長期信頼性が低下するという問題がなく
なる。
【００１５】実施例１は、１μｍ以上のスルーホールの
加工例で実施例２は、１μｍ以下のスルーホールの加工
例である。
加工例で実施例２は、１μｍ以下のスルーホールの加工
例である。
【図面の簡単な説明】
【図１】実施例１の説明図
【図２】実施例２の説明図
【図３】従来技術の説明図
【図４】従来技術の問題点の説明図
１ 基板 ２ ＢＰＳＧ ３ 第１のアルミニウム配線 ４ シリコン酸化膜 ５ ポリイミド樹脂膜 ６ スルーホール ７ 第２のアルミニウム配線 ８ デポ物 ９ シリコン窒化膜 １０ ポリシリ電極 １１ レジスト １２ 第２のアルミニウム配線 １３ シリコン酸化膜
Claims (1)
- 【請求項１】 半導体基板の一主面上に第１のアルミニ
ウム配線を形成する工程と前記アルミニウム配線上にＰ
−ＣＶＤ法により無機絶縁膜を形成する工程と前記無機
絶縁膜上に回転塗布法によりポリイミド樹脂膜を形成す
る工程と、ドライエッチング技術を用いて前記ポリイミ
ド樹脂膜にスルーホールを開口する工程と前記ドライエ
ッチング技術を用いて前記無機絶縁膜の同一箇所にスル
ーホールを開口する工程を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587891A JPH05243388A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587891A JPH05243388A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243388A true JPH05243388A (ja) | 1993-09-21 |
Family
ID=18070692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31587891A Pending JPH05243388A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243388A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0646954A2 (en) * | 1993-09-29 | 1995-04-05 | Fujitsu Limited | Low-defect one-step etching process |
| US6624061B2 (en) | 1998-05-28 | 2003-09-23 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304644A (ja) * | 1987-04-16 | 1988-12-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヴアイア・ホール形成方法 |
| JPH02235359A (ja) * | 1989-03-09 | 1990-09-18 | Oki Electric Ind Co Ltd | 多層配線形成方法 |
| JPH03198331A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-11-29 JP JP31587891A patent/JPH05243388A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304644A (ja) * | 1987-04-16 | 1988-12-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヴアイア・ホール形成方法 |
| JPH02235359A (ja) * | 1989-03-09 | 1990-09-18 | Oki Electric Ind Co Ltd | 多層配線形成方法 |
| JPH03198331A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0646954A2 (en) * | 1993-09-29 | 1995-04-05 | Fujitsu Limited | Low-defect one-step etching process |
| EP0646954A3 (en) * | 1993-09-29 | 1997-08-27 | Fujitsu Ltd | One-step etching process with low defects. |
| US6624061B2 (en) | 1998-05-28 | 2003-09-23 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| JP2000077625A5 (ja) | ||
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH0563940B2 (ja) | ||
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| JP2002289594A (ja) | 半導体装置およびその製造方法 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| US4990467A (en) | Method of preventing residue on an insulator layer in the fabrication of a semiconductor device | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JPH05243388A (ja) | 半導体装置の製造方法 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JP2515801B2 (ja) | 半導体装置 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| KR0144247B1 (ko) | 다층배선 형성방법 | |
| JP2921258B2 (ja) | 絶縁膜のエッチング方法 | |
| JPH02273922A (ja) | スルーホールの形成方法 | |
| KR920007067B1 (ko) | 층간배선 금속의 제조방법 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH03209828A (ja) | 多層構造半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |