JP2950059B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2950059B2
JP2950059B2 JP4292830A JP29283092A JP2950059B2 JP 2950059 B2 JP2950059 B2 JP 2950059B2 JP 4292830 A JP4292830 A JP 4292830A JP 29283092 A JP29283092 A JP 29283092A JP 2950059 B2 JP2950059 B2 JP 2950059B2
Authority
JP
Japan
Prior art keywords
photoresist
organic film
etching
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4292830A
Other languages
English (en)
Other versions
JPH06151611A (ja
Inventor
寛 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4292830A priority Critical patent/JP2950059B2/ja
Publication of JPH06151611A publication Critical patent/JPH06151611A/ja
Application granted granted Critical
Publication of JP2950059B2 publication Critical patent/JP2950059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に有機膜を層間絶縁膜に適用した多層配線技
術に関する。
【0002】
【従来の技術】有機膜であるポリイミド樹脂膜を層間絶
縁膜とする多層配線構造の従来技術の製造方法の工程断
面図を図5に示す。
【0003】まず、半導体基板3上の酸化シリコン膜2
の上に第1層目の第1のアルミ配線1を形成し全体にポ
リイミド樹脂膜4を回転塗布し、その表面に窒化シリコ
ン膜10をプラズマCVD法で成膜した後、その表面に
フォトレジスト5を回転塗布してそこに開口部31をパ
ターニングする(図5(a))。次に、フォトレジスト
5をエッチングマスクとして窒化シリコン膜10をエッ
チングしてそこに開口部41を形成して、フォトレジス
ト5を除去する(図5(b))。次に、窒化シリコン膜
10をエッチングマスクとして、開口部41下のポリイ
ミド樹脂膜4の部分に等方性エッチングによりテーパー
52をつけた後、異方性エッチングによりアルミ配線1
に達するスルーホール51を形成し(図5(c))、窒
化シリコン膜10を除去し(図5(d))、その後、ス
ルーホール51を通してアルミ配線1に接続する第2層
目の第2のアルミ配線(図示省略)を形成する。
【0004】
【発明が解決しようとする課題】この従来技術でポリイ
ミド樹脂膜にスルーホールのパターニングを行う場合、
エッチングマスクとして窒化シリコン膜を使用している
ので、窒化シリコン膜の成膜及び除去の工程ならびに窒
化シリコン膜のパターニング工程が必要となる。この為
に、工程数が増加し、コスト及びTAT(Turn・A
round・Time)増大を招いていた。またテーパ
ーを付けたスルーホールをエッチング形成する際に、等
方性エッチングと異方性エッチングの両者を必要として
いた。
【0005】
【課題を解決するための手段】本発明の特徴は、基板上
に有機膜、例えばポリイミド樹脂膜を回転塗布し、熱処
理する工程と、前記有機膜の表面上に披着してフォトレ
ジストを回転塗布し、露光、現像して上端部から前記有
機膜の表面に被着する下端部まで垂直側面を有する所定
の開口部を該フォトレジストに形成し、熱処理をする工
程と、前記フォトレジストの開口部の上端部がテーパー
形状にエッチングされ前記開口部内に露出する有機膜が
垂直形状にエッチングされるエッチング条件で異方性ド
ライエッチングを続行することにより、前記フォトレジ
ストの開口部の上端部のテーパー形状が上部に転写され
スルーホールを前記有機膜に形成する工程と、前記フ
ォトレジストを除去する工程とを有する半導体装置の製
造方法にある。
【0006】
【実施例】次に本発明について図面を参照して説明す
る。
【0007】図1および図2は本発明の第1の実施例の
製造方法を工程順に示した断面図である。
【0008】まず、半導体集積回路基板3上の酸化シリ
コン膜2の上に第1層目の第1のアルミ配線1を形成し
(図1(a))、その上の全面にポリイミド樹脂を回転
塗布し、100℃、250℃、400℃の各温度でそれ
ぞれ30分間の熱処理を行って膜厚1μmのポリイミド
樹脂膜4を形成する(図1(b))。次に、ポリイミド
樹脂膜4の表面に披着して膜厚2μmのフォトレジスト
5を回転塗布により形成し、フォトマスクを用いた露
光、現像、ベーク工程を経てフォトレジスト5に開口部
11を形成する(図1(c))。
【0009】次に、ポリイミド樹脂4とフォトレジスト
5の選択比が約1となる条件、例えばエッチングガスと
してSF6 を20SCCM、O2 を30SCCMを流
し、RFパワー300W、マイクロ波パワー100W、
圧力3mTorrの条件でECR(Electron
Cyclotron Resonance)方式のエッ
チング装置で異方性ドライエッチングを行うと、RFバ
イアス電圧の影響によりフォトレジスト5の開口部11
のエッジ部分のエッチングが速いためにテーパー12が
付き、ポリイミド樹脂膜4にスルーホール21を形成さ
れていく(図1(d))。
【0010】さらにエッチングを継続していくと、図2
(a)に示すように、フォトレジスト5の膜厚は薄くな
り、その開口部11のテーパー12は大きくなり、ポリ
イミド樹脂膜4のスルーホール21は深くなって第1層
目の第1のアルミ配線1に到達してそのコンタクト部を
露出させる。
【0011】さらにエッチングを継続していくと、図2
(b)に示すように、フォトレジスト5の膜厚は薄くな
りその開口部11のテーパー12は大きくなるので開口
部11はテーパー12のみから構成されるようになり、
この状態でなおエッチングを継続することにより、フォ
トレジスト5のテーパー12がポリイミド樹脂膜4のス
ルーホール21に転写されてスルーホール21のエッジ
部分にテーパー22がテーパー12と同じ角度で形成さ
れる。
【0012】次にフォトレジスト5を除去すると、テー
パー22が付いたことにより第2層目配線のステップカ
バレッジの良いスルーホール21がポリイミド樹脂膜4
に形成された構造が得られる(図2(c))。
【0013】次にスパッタ法で膜厚1μmのアルミ膜を
成膜し、これをパターニングして、スルーホール21を
通してアルミ配線1に接続する第2層目の第2のアルミ
配線8を形成する(図2(d))。
【0014】次に本発明の第2の実施例を説明する。図
3および図4は本発明の第2の実施例の製造方法を工程
順に示した断面図である。図3,図4において図1,図
2と同一もしくは類似の箇所は同じ符号で示してある。
【0015】この第2の実施例では層間絶縁膜を第1層
目の第1のアルミ配線1上の酸化シリコン膜9とポリイ
ミド樹脂膜4との2層構造としている。
【0016】この為にスルーホール形成の異方性ドライ
エッチングの条件は、第1の実施例のポリイミド樹脂4
のエッチング条件に加えて、図4(b)において酸化シ
リコン膜9を連続的にエッチングしてスルーホール21
の一部23を形成するためにのみ例えばエッチングガス
にCF4 が100%で50SCCMを流し、RFパワー
300W、マイクロ波パワー100W、圧力1mTor
rのECR方式の異方性ドライエッチングの条件が加わ
る。
【0017】
【発明の効果】以上説明したように本発明は、有機膜を
層間絶縁膜とする多層配線技術のスルーホール形成工程
において、フォトレジストをマスクにして異方性ドライ
エッチングによりフォトレジストにテーパーを付けなが
らこの形状を有機膜に転写することで有機膜のテーパー
エッチングを可能にした。これにより従来必要とされて
いた有機膜エッチング用の無機質マスクが不必要とな
り、テーパー形成のための等方性エッチングも不必要と
なったため、工程数が削減され、コスト低減及びTAT
短縮が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の製造方法を工程順に示
した断面図である。
【図2】図1の工程の続きの工程を順に示した断面図で
ある。
【図3】本発明の第2の実施例の製造方法を工程順に示
した断面図である。
【図4】図3の工程の続きの工程を順に示した断面図で
ある。
【図5】従来技術の製造方法を工程順に示した断面図で
ある。
【符号の説明】
1 第1層目のアルミ配線 2 酸化シリコン膜 3 基板 4 ポリイミド樹脂膜 5 フォトレジスト 8 第2層目のアルミ配線 9 酸化シリコン膜 10 窒化シリコン膜 11,31 フォトレジストの開口部 12 フォトレジストの開口部のテーパー 21,51 ポリイミド樹脂膜のスルーホール 22,52 ポリイミド樹脂膜のスルーホールのテー
パー 23 酸化シリコン膜9に形成されたスルーホールの
一部 41 窒化シリコン膜の開口部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/302 H01L 21/3205 - 21/3213 H01L 21/768

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に有機膜を回転塗布し、熱処理す
    る工程と、前記有機膜の表面上に披着してフォトレジス
    トを回転塗布し、露光、現像して上端部から前記有機膜
    の表面に被着する下端部まで垂直側面を有する所定の開
    口部を該フォトレジストに形成し、熱処理をする工程
    と、前記フォトレジストの開口部の上端部がテーパー形
    状にエッチングされ前記開口部内に露出する有機膜が垂
    直形状にエッチングされるエッチング条件で異方性ドラ
    イエッチングを続行することにより、前記フォトレジス
    トの開口部の上端部のテーパー形状が上部に転写された
    スルーホールを前記有機膜に形成する工程と、前記フォ
    トレジストを除去する工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項2】 前記エッチング条件は、前記フォトレジ
    ストと前記有機膜に対するエッチング選択比が約1とな
    る条件であることを特徴とする請求項1に記載の半導体
    装置の製造方法。
  3. 【請求項3】 有機膜はポリイミド樹脂膜であることを
    特徴とする請求項1もしくは請求項2に記載の半導体装
    置の製造方法。
  4. 【請求項4】 前記異方性ドライエッチングは、磁場を
    印加するECRプラズマを用いた方式のエッチング装置
    で行われることを特徴とする請求項1、請求項2もしく
    は請求項3に記載の半導体装置の製造方法。
  5. 【請求項5】 前記有機膜の下面に被着して無機絶縁膜
    が設けられており、前記スルーホールが前記有機膜から
    連続的に前記無機絶縁膜を貫通して形成されることを特
    徴とする請求項1、請求項2、請求項3もしくは請求項
    4に記載の半導体装置の製造方法。
JP4292830A 1992-10-30 1992-10-30 半導体装置の製造方法 Expired - Fee Related JP2950059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4292830A JP2950059B2 (ja) 1992-10-30 1992-10-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4292830A JP2950059B2 (ja) 1992-10-30 1992-10-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06151611A JPH06151611A (ja) 1994-05-31
JP2950059B2 true JP2950059B2 (ja) 1999-09-20

Family

ID=17786907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4292830A Expired - Fee Related JP2950059B2 (ja) 1992-10-30 1992-10-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2950059B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
JPH06151611A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
US4440804A (en) Lift-off process for fabricating self-aligned contacts
US4855252A (en) Process for making self-aligned contacts
JPH09312336A (ja) 接続孔形成法
JPS61171132A (ja) 貫通孔の形成方法
JP3123450B2 (ja) 半導体装置およびその製造方法
JP2950059B2 (ja) 半導体装置の製造方法
JPH09306901A (ja) 半導体装置の製造方法
JP2628339B2 (ja) 半導体装置の製造方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
JP3367490B2 (ja) 半導体装置の製造方法
JPH098131A (ja) 半導体装置の製造方法
JP2001168191A (ja) 半導体装置及びその製造方法
JPH0428231A (ja) 半導体装置の製造方法
JP2921258B2 (ja) 絶縁膜のエッチング方法
JPH05226333A (ja) 半導体装置の製造方法
JP2702010B2 (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
KR100290466B1 (ko) 반도체소자의 제조방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
JPH0237707A (ja) 半導体装置の製造方法
JPH04345054A (ja) 半導体装置及びその製造方法
JPH05206125A (ja) 半導体装置の製造方法
JP2636753B2 (ja) 半導体装置の製造方法
JPH08236477A (ja) 半導体装置の製造方法
JPH0481323B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990608

LAPS Cancellation because of no payment of annual fees